半导体器件和使用了半导体器件的电子装置.pdf

上传人:00062****4422 文档编号:683128 上传时间:2018-03-04 格式:PDF 页数:21 大小:1.15MB
返回 下载 相关 举报
摘要
申请专利号:

CN200410061525.2

申请日:

2004.12.27

公开号:

CN1638074A

公开日:

2005.07.13

当前法律状态:

授权

有效性:

有权

法律详情:

专利权的转移IPC(主分类):H01L 21/60变更事项:专利权人变更前权利人:松下电器产业株式会社变更后权利人:克莱博创新有限公司变更事项:地址变更前权利人:日本大阪府变更后权利人:美国加利福尼亚州登记生效日:20141203|||授权|||实质审查的生效|||公开

IPC分类号:

H01L21/60; H01L23/48; H01L23/12; H05K3/46

主分类号:

H01L21/60; H01L23/48; H01L23/12; H05K3/46

申请人:

松下电器产业株式会社;

发明人:

石田薰

地址:

日本大阪府

优先权:

2003.12.25 JP 428999/2003

专利代理机构:

中国专利代理(香港)有限公司

代理人:

刘宗杰;叶恺东

PDF下载: PDF下载
内容摘要

即使将BGA型的半导体集成电路和外围电路部件单面安装在多层基板上,也可将串扰抑制得很小。在配置于半导体集成电路芯片的背面的多个BGA凸点之中,将其外围电路部件必须安装在近旁的BGA凸点(高频信号引脚等)配置在最外围,而将外围电路部件安装在其近旁。将最外围的1列内侧的BGA凸点定为接地用端子,在内层与宽的接地布线图形连接。进而在其内侧配置不将外围电路部件安装在近旁也可的BGA凸点(逻辑控制信号引脚等),与距表层更深的内层的布线图形连接。由此,接地图形便被夹持在信号布线图形与控制布线图形之间,以确保这些布线图形之间的隔离,抑制成为串扰的原因的信号漏泄。

权利要求书

1: 一种半导体器件,它是将在一个表面上配置成网格状的具有 多个球栅阵列端子的半导体集成电路芯片和多个外围电路部件安装在 多层基板上,多层基板具有与一个表面上所形成的上述球栅阵列端子 和上述外围电路部件的端子连接的多个表层布线图形和多层的内层布 线图形的半导体器件,其特征在于: 上述半导体集成电路芯片的被配置成网格状的多个球栅阵列端子 包含配置于网格状的最外围的至少1个第1非接地球栅阵列端子、比 上述第1非接地球栅阵列端子配置在更靠内侧的至少1个第1接地球 栅阵列端子和比上述第1接地球栅阵列端子配置在更靠内侧的至少1 个第2非接地球栅阵列端子, 上述多层基板的的多层的内层布线图形包含至少1个接地用内层 布线图形和从上述表层算起比上述接地用内层布线图形在至少1层的 下层形成的至少1个非接地用内层布线图形, 将与上述第1非接地球栅阵列端子连接的第1的上述表层布线图 形与配置在上述半导体集成电路芯片的近旁的第1的上述外围电路部 件的端子连接, 将与上述第1接地球栅阵列端子连接的第2的上述表层布线图形 经第1通孔与上述接地用内层布线图形连接, 将与上述第2非接地球栅阵列端子连接的第3的上述表层布线图 形经第2通孔与上述非接地用内层布线图形的一端连接, 将与配置在上述半导体集成电路芯片的非近旁的第2的上述外围 电路部件的端子连接的第4的上述表层布线图形经第3通孔与上述非 接地用内层布线图形的另一端连接。
2: 如权利要求1所述的半导体器件,其特征在于: 将上述半导体集成电路芯片的配置成网格状的多个球栅阵列端子 包含配置在网格状的最外围的至少1个第2接地球栅阵列端子, 将与上述第2接地球栅阵列端子连接的第5的上述表层布线图形 经第4通孔与上述接地用内层布线图形连接。
3: 如权利要求1所述的半导体器件,其特征在于: 上述接地球栅阵列端子为2个以上, 上述2个以上的接地球栅阵列端子被配置成直线状。
4: 如权利要求1所述的半导体器件,其特征在于: 上述接地球栅阵列端子为3个以上, 上述3个以上的接地球栅阵列端子被配置成L字状。
5: 如权利要求1所述的半导体器件,其特征在于: 上述接地球栅阵列端子被配置成コ字状。
6: 如权利要求1所述的半导体器件,其特征在于: 上述接地球栅阵列端子被配置成环状。
7: 如权利要求1或2所述的半导体器件,其特征在于: 全部上述通孔是不贯通上述多层基板的通孔。
8: 如权利要求1或2所述的半导体器件,其特征在于: 全部上述通孔是贯通上述多层基板的通孔。
9: 一种电子装置,它是包括了半导体集成电路、高频发送接收 电路、控制处理部、显示部、输入部、存储介质部和电池的电子装置, 其特征在于: 用权利要求1所述的半导体器件的半导体集成电路芯片构成上述 半导体集成电路,用上述半导体器件的第1外围电路部件构成上述高 频发送接收电路,用上述半导体器件的第2外围电路部件构成上述控 制处理部,从而用上述半导体器件构成上述半导体集成电路、上述高 频发送接收电路和上述控制处理部, 在上述半导体器件的多层基板的背面侧,配置上述显示部、上述 输入部、上述存储介质部和上述电池之中的至少1种。

说明书


半导体器件和使用了半导体器件的电子装置

    【技术领域】

    本发明涉及高频用半导体集成电路等的可进行高密度安装的半导体器件和使用了半导体器件的电子装置。

    背景技术

    如果移动电话等的便携式电子装置为了进行图像或影像等的显示,或需要大画面的显示器,或内置存储卡等,功能的多样化就取得进展。与此同时,在移动电话中,折叠型的形状正成为主流。在这种情况下,在内部的印刷基板中,就要寻求更薄型地安装状态。而且,通过其单面设有大型的显示器或键盘等,安装其它部件正成为困难的状况。

    另一方面,对移动电话中所用的高频用半导体集成电路,用了QFP型的封装,就具有为了进行小型化而使引脚数减少的优点,在封装的背面,则要在设置共同接地用的平板、使之接地方面下工夫。使用了该QFP型的封装的结构示于图10。在图10中,1071是密封在QFP内的半导体集成电路芯片,1072是QFP的端子,1073是QFP的接地板,1074是所安装的多层基板,1075是表层接地图形,1076是外围电路部件,1077是通孔。如本图10中所示,QFP的半导体集成电路芯片1071被安装于基板1074的表层的芯片安装区1071A上,但由于有必要在相当于芯片1071的接地板1073的部分的基板1074的表层设置接地图形1075,信号布线必须全部从引脚(端子1072)的外层取出。因此,由于需要无法安装部件的无效空间,所以有安装面积变大的缺点。

    因此,在移动电话内所用的高频用半导体集成电路中,为了缩小安装面积,在使封装变得小型的对决中,从QFP型的封装至球栅阵列(BGA)型的芯片尺寸封装(CSP)正在实用化。在这样的封装中,如图8所示,通过外接在所安装基板的两面来安装外围部件,可实现小安装面积。在这里,在图8中,861是半导体集成电路芯片,862是多层布线基板,863是安装于表层的外围电路部件,864是安装于里层的外围电路部件。这样,通过在里层将外围电路部件864安装于半导体集成电路861的安装面的里侧,可得到布线长度短、与其它布线的交叉也少的安装形态(参照特开2003-204163号公报、专利3507300号公报)。

    然而,即使在上述的BGA型的CSP中,如上所述,在单面上安装其他部件成为困难的状况。因此,例如如图9所示,键盘966被配置于背面,在不容许两面安装的状况下,有必要将以往安装在背面的部件965(相当于图8的864)用内层布线或通孔等而提升了的布线一度安装在表层内。因此,作为结果,通过信号布线交错配置,存在产生串扰等不良现象的问题。

    【发明内容】

    本发明的目的在于,即使将BGA型的半导体集成电路和外围电路部件单面安装于多层基板上,也能提供可将串扰抑制得很小的半导体器件和使用了半导体器件的电子装置。

    为了达到上述目的,本发明第1方面的的半导体器件是这样一种半导体器件:将在一个表面上配置成网格状的具有多个球栅阵列端子的半导体集成电路芯片和多个外围电路部件安装在多层基板上,多层基板具有与一个表面上所形成的球栅阵列端子和外围电路部件的端子连接的多个表层布线图形和多层的内层布线图形的半导体器件,半导体集成电路芯片的被配置成网格状的多个球栅阵列端子包含配置于网格状的最外围的至少1个第1非接地球栅阵列端子、比第1非接地球栅阵列端子配置在更靠内侧的至少1个第1接地球栅阵列端子和比第1接地球栅阵列端子配置在更靠内侧的至少1个第2非接地球栅阵列端子,多层基板的的多层的内层布线图形包含至少1个接地用内层布线图形和从表层算起比接地用内层布线图形在至少1层的下层形成的至少1个非接地用内层布线图形,将与第1非接地球栅阵列端子连接的第1表层布线图形与配置在半导体集成电路芯片的近旁的第1外围电路部件的端子连接,将与第1接地球栅阵列端子连接的第2表层布线图形经第1通孔与接地用内层布线图形连接,将与第2非接地球栅阵列端子连接的第3表层布线图形经第2通孔与非接地用内层布线图形的一端连接,将与配置在半导体集成电路芯片的非近旁的第2外围电路部件的端子连接的第4表层布线图形经第3通孔与非接地用内层布线图形的另一端连接。

    按照本发明的半导体器件,通过将其外围电路部件必须安装在近旁的BGA端子配置在最外围,利用多层基板的表层布线图形与近旁的外围电路部件连接,将其内侧的BGA端子定为接地用端子,与多层基板的接地用内层布线图形连接,进而在其内侧配置不将外围电路部件安装在近旁也可的BGA端子,与距表层更深的内层的非接地用内层布线图形连接,接地用内层布线图形便被夹持在表层布线图形与控制布线等非接地用内层布线图形之间,确保了这些布线图形之间的隔离,抑制了成为串扰的原因的信号漏泄。因此,用BGA型的CSP,即使对单面安装基板也实现了高密度安装,可将串扰抑制得很小。

    本发明第2方面的半导体器件是这样一种半导体器件:在本发明第1方面的半导体器件中,将半导体集成电路芯片的配置成网格状的多个球栅阵列端子包含配置在网格状的最外围的至少1个第2接地球栅阵列端子,将与第2接地球栅阵列端子连接的第5表层布线图形经第4通孔与接地用内层布线图形连接。

    本发明第3方面的半导体器件是这样一种半导体器件:在本发明第1方面的半导体器件中,接地球栅阵列端子为2个以上,2个以上的接地球栅阵列端子被配置成直线状。

    本发明第4方面的半导体器件是这样一种半导体器件:在本发明第1方面的半导体器件中,接地球栅阵列端子为3个以上,3个以上的接地球栅阵列端子被配置成L字状。

    本发明第5方面的半导体器件是这样一种半导体器件:在本发明第1方面的半导体器件中,接地球栅阵列端子被配置成コ字状。

    本发明第6方面的半导体器件是这样一种半导体器件:在本发明第1方面的半导体器件中,接地球栅阵列端子被配置成环状。

    本发明第7方面的半导体器件是这样一种半导体器件:在本发明第1或第2方面的半导体器件中,全部通孔是不贯通多层基板的通孔。

    本发明第8方面的半导体器件是这样一种半导体器件:在本发明第1或第2方面的半导体器件中,全部通孔是贯通多层基板的通孔。

    本发明第9方面的电子装置是包括了半导体集成电路、高频发送接收电路、控制处理部、显示部、输入部、存储介质部和电池的电子装置,用本发明第1方面的半导体器件的半导体集成电路芯片构成半导体集成电路,用半导体器件的第1外围电路部件构成高频发送接收电路,用半导体器件的第2外围电路部件构成控制处理部,从而用半导体器件构成半导体集成电路、高频发送接收电路和控制处理部,在半导体器件的多层基板的背面侧,配置显示部、输入部、存储介质部和电池之中的至少1种。

    对使用本发明的半导体器件而构成的电子装置,也有同样的效果。

    【附图说明】

    图1是本发明第1实施例的半导体器件的俯视图。

    图2是本发明第1实施例的半导体器件的剖面图。

    图3是本发明第1实施例的半导体器件的分解斜视图。

    图4是本发明第2实施例的半导体器件的分解斜视图。

    图5是本发明第2实施例的半导体器件的剖面图。

    图6是本发明第1、第2实施例的半导体器件的另一例的俯视图。

    图7是本发明第3实施例的电子装置的框图。

    图8是表示现有的BGA型的两面安装的半导体器件的斜视图。

    图9是表示现有的BGA型的单面安装的半导体器件的斜视图。

    图10是表示现有的QFP型的半导体器件的平面图。

    【具体实施方式】

    以下,用附图说明本发明的实施例。

    (第1实施例)

    首先,用图1、图2、图3说明本发明的第1实施例。图1是本发明第1实施例的半导体器件的俯视图。在图1中,101是被加工成BGA型的CSP形态的半导体集成电路芯片,102是多层安装基板,103是外围电路部件(第1外围电路部件),104是通孔,105是在表层形成的接地图形,106是在表层形成的接地以外的布线图形(第1表层布线图形)。另外,图2是本发明第1实施例的半导体器件的剖面图。在图2中,211是被加工成BGA型的CSP形态的半导体集成电路芯片(图1的101),212是BGA凸点,213是多层安装基板(图1的102),214是表面的布线图形(图1的106),215是接地用非贯通通孔(第1通孔),216是内层的接地布线图形(接地用内层布线图形),217是信号布线用非贯通通孔(第2通孔),218是内层的信号布线图形(非接地用内层布线图形),219是外围电路部件(图1的103)。另外,图3是本发明第1实施例的半导体器件的分解斜视图。在图3中,331是被加工成BGA型的CSP形态的半导体集成电路芯片(图1的101),332是多层安装基板的表面的布线和第1电介质层,333是多层安装基板的第1内层的布线和第2电介质层,334是多层安装基板的第2内层的布线和第3电介质层,335是最外围信号用端子图形,336是接地用端子图形(第2表层布线图形),337是控制信号用端子图形(第3表层布线图形),338是用非贯通通孔与336的接地用端子图形连接的内层接地图形,339是用非贯通通孔与337的控制信号用端子图形连接的内层图形,340是内层的控制信号图形(图2的218),341是外围电路部件(图1的103)。除了图3的333(多层安装基板的第1内层的布线和第2电介质层)的表面的中央部分的斜线部分333A是图2的接地布线图形216,圆形的内层接地图形338是斜线部分333A的一部分区域。接地用端子图形336是在表层形成的接地图形105,往往也是例如在连接BGA凸点212的区域形成的图形,或者例如无法将接地用的通孔配置在IC的正下方的情况等从凸点212的被连接区域进一步引出的布线图形。另外,最外围信号用端子图形335是在表层形成的布线图形106(图2的214)。

    再有,所谓非贯通通孔,是指在贯通各电介质层的通孔之中在以是否贯通多层安装基板的全部层来看的情况下未贯通的通孔。贯通多层安装基板的全部层的通孔称为贯通通孔(第2实施例)。例如,图2所示的贯通各电介质层的通孔(215、217等)全部是非贯通通孔。另外,在图1、图2、图3中,外围电路部件的个数和配置,及多层安装基板的表面的布线和端子图形或内层布线等在各自的图中并未完全对应地示出。图1~图3是以下说明的本实施例的基本的结构被简化至能看清的程度而示出的图。

    在本实施例中,通过在半导体集成电路芯片211的背面被配置成网格状的多个BGA凸点212之中,将其外围电路部件219必须安装在近旁的BGA凸点212(高频信号引脚、电源引脚等)配置在最外围,以防止将外围电路部件(高频匹配电路、旁路电容器等)安装在BGA凸点212的近旁致使特性变坏,将其1列内侧的列的BGA凸点212定为接地用端子,在多层的安装基板213的内层经非贯通通孔215与宽的接地布线图形216连接,进而在其内侧配置不将外围电路部件安装在近旁也可的BGA凸点212(逻辑控制信号引脚等),经非贯通通孔217与距表层更深的内层的布线图形218(340)连接,接地图形216便被夹持在信号布线图形214与控制布线图形218之间,能确保这些布线图形之间的隔离,抑制成为串扰的原因的信号漏泄,可将串扰抑制得很小。

    再有,虽然在图2中没有示出,但控制布线图形218(340)经在其上形成的非贯通通孔(第3通孔)和表层布线图形(第4表层布线图形),与不安装在BGA凸点212的近旁也可的外围电路部件(第2外围电路部件)连接。不安装在该BGA凸点212的近旁也可的外围电路部件相当于在图8中安装在多层布线基板的背面侧的外围电路部件864。另外,如图3的333A中所示,内层接地布线图形216(333A)以不与接地用的端子或布线图形以外的端子或布线图形(控制布线图形218、337等)电连接的方式避开与它们连接的非贯通通孔而形成,除了那些非贯通通孔及其近旁以外,在第2电介质层(333的一部分)的表面的几乎整个面上形成。

    (第2实施例)

    接着,用图4、图5说明本发明的第2实施例。图4是本发明的第2实施例的半导体器件的分解斜视图。在图4中,与图3相同的部分将标号的后2位统一成相同,其说明从略。442是用贯通通孔与436的接地用端子图形和438的第1内层接地图形连接的第2内层接地图形。图5是本发明的第2实施例的半导体器件的剖面图。在图5中,与图2相同的部分将标号的后2位统一成相同,其说明从略。520是接地用贯通通孔,521是信号布线用贯通通孔。本发明的第2实施例的半导体器件的俯视图与图1相同。

    在本第2实施例中,与第1实施例的差异仅仅是多层基板内的非贯通通孔变成了贯通通孔这一点。这时,也如图4所示,通过以避开第2内层接地图形442的方式对内层的信号图形440布线,可得到与第1实施例相同的效果。

    再有,在第1和第2实施例中,表层接地用图形105虽然形成为环状,但显然,必要的高频信号引脚或电源引脚的数目或根据配置在逻辑控制引脚之间如图6(在图6中,与图1相同的部分将标号的后2位统一成相同,其说明从略。)所示,即使形成为コ字型,或二字型,或L字型,或直线型,也可得到同样的效果。

    另外,即使是必须有外围电路部件的端子(BGA凸点)在没有必要将外围电路部件安装在近旁的情况下,即使不是最外围端子,即使配置在内侧的控制端子引脚上,也能得到同样的效果。

    此外,接地端子虽然作为靠最外围1个内侧的列,但显然,也可根据需要配置在最外围,还可配置在内侧的引脚上,等等,在不脱离本发明的基本的想法的范围内,即使加以变更,也能得到同样的效果。

    (第3实施例)

    接着,用图7说明本发明的第3实施例。图7是本发明的第3实施例的电子装置的一例即便携式通信装置的框图。在图7中,751是半导体集成电路,752是天线,753是天线共用器,754是接收放大器,755是接收滤波器,756是发送滤波器,757是发送放大器,758是控制处理部。在半导体集成电路751中,从接收滤波器755输入信号,将信号输出给发送滤波器756,并与控制处理部758进行信号的授受。另外,在控制处理部758中,从输入部输入信号,将信号输出给显示部,与半导体集成电路751进行数据的交换。

    半导体集成电路751具有连结与控制处理部758之间的逻辑控制信号端子,具有在发送接收的信号端子或电源端子等端子近旁必须有外围电路部件的端子。另外,在所安装的多层基板的背面侧,由于配置显示部或键盘等的输入部或作为存储介质部的存储卡、电池等,已无部件的安装空间。在这里,以半导体集成电路751作为半导体集成电路芯片,用第1、第2实施例中所述那样的结构进行安装,将构成高频发送接收电路的天线共用器753、接收放大器754、接收滤波器755、发送滤波器756、发送放大器757作为安装在半导体集成电路芯片的BGA凸点近旁的外围电路部件,安装在多层基板的同一面上,以此可实现高密度的便携式通信装置的无线块,进而抑制高频信号向逻辑布线的漏泄,从而也可防止串扰等的误工作。控制处理部758作为没有必要安装在半导体集成电路芯片的BGA凸点的近旁的外围电路部件,被安装在与半导体集成电路芯片的同一多层基板的安装面上。

    再有,在本实施例中,作为半导体集成电路751,所举的例子仅是一例,显然,只要是在信号端子、电源端子等的端子近旁必须有外围电路部件的端子与逻辑控制端子共存的BGA型的装置,只要用相同的结构,就会得到同样的效果。

半导体器件和使用了半导体器件的电子装置.pdf_第1页
第1页 / 共21页
半导体器件和使用了半导体器件的电子装置.pdf_第2页
第2页 / 共21页
半导体器件和使用了半导体器件的电子装置.pdf_第3页
第3页 / 共21页
点击查看更多>>
资源描述

《半导体器件和使用了半导体器件的电子装置.pdf》由会员分享,可在线阅读,更多相关《半导体器件和使用了半导体器件的电子装置.pdf(21页珍藏版)》请在专利查询网上搜索。

即使将BGA型的半导体集成电路和外围电路部件单面安装在多层基板上,也可将串扰抑制得很小。在配置于半导体集成电路芯片的背面的多个BGA凸点之中,将其外围电路部件必须安装在近旁的BGA凸点(高频信号引脚等)配置在最外围,而将外围电路部件安装在其近旁。将最外围的1列内侧的BGA凸点定为接地用端子,在内层与宽的接地布线图形连接。进而在其内侧配置不将外围电路部件安装在近旁也可的BGA凸点(逻辑控制信号引脚等。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1