通信控制器的实现方法.pdf

一种用于数字通信技术领域的通信控制器的实现方法，通信控制器与通信电台的基带信号处理模块共用一块数字信号处理器芯片，用此数字信号处理器芯片为通信电台的主要基带信号处理器和通信控制器芯片，设计数字信号处理器与个人计算机之间通信电路及方法，通过通用异步收发器接口芯片与个人计算机建立串行通信链路，并采用现场可编程门阵列器件与数字信号处理器交换数据的电路及方法和通信控制器的通信控制协议，实现操作人员通过个人计算机对通信电台的通信及工作进行监测与控制。本通信控制器的核心部分集成在通信电台的基带模块中，节约了硬件资源和系统体积，适应了通信电台软件无线电化的发展趋势，具有很高的可靠性和工程应用价值。

1、  一种通信控制器的实现方法，其特征在于，通信控制器与通信电台的基带信号处理模块共用一块数字信号处理器芯片即通信控制器的硬件平台，用此数字信号处理器芯片为通信电台的主要基带信号处理器和通信控制器芯片，设计数字信号处理器与个人计算机之间通信电路及方法，通过通用异步收发器接口芯片与个人计算机建立串行通信链路，并采用现场可编程门阵列器件与数字信号处理器交换数据的电路及方法和通信控制器的通信控制协议，实现操作人员通过个人计算机对通信电台的通信及工作进行监测与控制。

2、  根据权利要求1所述的通信控制器的实现方法，其特征是，所述的通信控制器的硬件平台，其实现流程如下：
上变频模块把射频端的数据送现场可编程门阵列器件进行解码，现场可编程门阵列器件解码后的数据放在自己的发送数据缓冲区，此缓冲区大小为1024字节，当此缓冲区满时产生一个中断信号触发数字信号处理器，数字信号处理器内开辟另一个大小为1024字节的发送缓冲区，此发送缓冲区通过数据总线方式接收现场可编程门阵列器件发来的数据，当数字信号处理器的发送缓冲区满时，再通过数字信号处理器的定时器中断方式把此发送缓冲区内的1024字节的数据发往异步收发器接口芯片内的发送数据缓冲区，此发送数据缓冲区内的1024字节数据最终发往个人计算机，个人计算机对这些数据进行分析和处理；当个人计算机有数据和命令要发送时，首先把个人计算机内的数据或命令以9600bps的速度通过异步收发器接口芯片的接收数据缓冲区发送到数字信号处理器中的1024字节的接收数据缓冲区，当数字信号处理器的接收数据缓冲区的数据满时，查询现场可编程门阵列器件的接收数据缓冲是否有空，如果现场可编程门阵列器件的接收缓冲区空时，则把数字信号处理器的接收数据缓冲区的数据发往现场可编程门阵列器的接收数据缓冲区，现场可编程门阵列器对接收缓冲区的数据进行编码处理后送上变频模块。

3、  根据权利要求1所述的通信控制器的实现方法，其特征是，所述的数字信号处理器与个人计算机之间通信电路及方法，具体如下：
采用异步收发器接口芯片与数字信号处理器的多通道缓冲串行口直接连接，异步数据的发送和接收由异步收发器接口芯片实现数字信号处理器与个人计算机之间的通信，数字信号处理器与异步收发器接口芯片之间的同步数据通信用硬件连接和软件编程实现同步到异步的串行数据格式转换，数字信号处理器的多通道缓冲串行口工作于同步串行口模式时直接与异步收发器接口芯片进行连接，从而实现与个人计算机进行异步数据传输，此时数字信号处理器作为同步串行口的通信协议中的主设备，数字信号处理器的发送时钟信号作为异步收发器接口芯片的串行时钟输入，发送帧同步脉冲信号作为异步收发器接口芯片的片选信号，在同步串行口的通信协议中，主设备提供时钟信号并控制数据传输过程，多通道缓冲串行口接口电路必须按时序图正确设置数字信号处理器的多通道缓冲串行口，保证与多通道缓冲串行口的时序相配合，异步收发器接口芯片的中断请求信号管脚与数字信号处理器的用户中断三相连。

4、  根据权利要求1所述的通信控制器的实现方法，其特征是，所述的现场可编程门阵列器件与数字信号处理器交换数据的电路及方法，具体如下：
现场可编程门阵列器件和数字信号处理器之间的数据交换采用总线方式或数字信号处理器的多通道缓冲串行口的串行传输方式通过中断触发来完成数据交换，现场可编程门阵列器件的发送缓冲区满或接收缓冲区空时，产生一低电平触发数字信号处理器的外部中断二，首先在中断服务程序中判断是现场可编程门阵列器件的发送缓冲区满事件产生的中断还是现场可编程门阵列器件的接收缓冲区空事件产生的中断，如果是现场可编程门阵列器件的发送缓冲区满事件中断时，现场可编程门阵列器件通过数据总线方式向数字信号处理器发送数据，如果是现场可编程门阵列器件的接收缓冲区空事件中断时，数字信号处理器通过多通道缓冲串行口发送数据至现场可编程门阵列器件的接收缓冲区。

5、  根据权利要求1所述的通信控制器的实现方法，其特征是，通信控制器的通信控制方法，具体如下：
通过个人计算机发送或接受控制命令、通信数据，从而监控通信电台单工、半双工、全工通信，个人计算机向数字信号处理器发送命令帧和数据帧两种帧格式，命令帧用于向数字信号处理器发送开机、关机、复位命令用来监控电台的工作，数据帧用于定义个人计算机和数字信号处理器进行数据交换的格式，命令帧共5个字节，即5×8位，数据帧共128个字节，即128×8位，通信控制器控制流程包括电台接收数据和电台发送数据两部分：在电台接收数据部分，当现场可编程门阵列器件的发送缓冲区中从下变频模块接收到1024个字节时，该发送缓冲区满，产生一中断信号触发数字信号处理器的外部中断二，数字信号处理器的发送缓冲区以总线方式接收完现场可编程门阵列器件的发送缓冲区发来的1024个字节后启动数字信号处理器的定时器中断，数字信号处理器通过多通道缓冲串行口向异步收发器接口芯片的发送缓冲区发送1024个字节，这1024个字节最后送到个人计算机端，个人计算机对这些数据进行分析、处理，电台接收来的一帧数据就如此处理结束；在电台发送数据部分，当个人计算机先把要发送的数据打包，每帧1024个字节，个人计算机先把这1024个字节发给异步收发器接口芯片的接收数据缓冲区，异步收发器接口芯片的接收数据缓冲区中每接收到1个字节就产生一个信号触发数字信号处理器的外部中断三，在中断服务子程序中把这个字节通过多通道缓冲串行口发给数字信号处理器的接收数据缓冲区，当数字信号处理器的接收数据缓冲区中有1024个字节时数字信号处理器查询现场可编程门阵列器件的接收缓冲区是否处于空状态，如果现场可编程门阵列器件的接收缓冲区为空则通过数字信号处理器的多通道缓冲串行口接收完数字信号处理器的接收数据缓冲区发来的1024个字节，这1024个字节进行编码后送上变频模块，如果现场可编程门阵列器件的接收缓冲区满则告知数字信号处理器的接收数据缓冲区等待直到现场可编程门阵列器件的接收缓冲区为空后再接收数字信号处理器的接收数据缓冲区的1024个字节，个人计算机精确计算完一帧数据发送结束后再发送下一帧数据。

6、  根据权利要求5所述的通信控制器的实现方法，其特征是，或者用嵌入式系统或数据采集传感器代替个人计算机，通过串行通信实现其与通信电台的自动双向数据交换。

通信控制器的实现方法
技术领域
本发明涉及一种通信控制器的实现方法，尤其是一种偏重于通信控制器物理层和链路层的实现方法，用于数字通信技术领域。
背景技术
目前在世界范围内，随着大规模集成电路技术和数字信号处理器技术的飞速发展，通信控制器作为控制通信电台正常工作的关键模块，其采用的元器件工艺和系统实现方法也不断得到发展。在通信电台的研制过程中，人们于上世纪九十年代初提出软件无线电的思想，即把整个通信系统模块化和标准化，因此提高了各个模块的兼容性和独立性。
经文献检索发现，陈丽等人在《华东交通大学学报》2002年7月上发表的“一种新型通信控制器的实现”，该文中提及了一种基于单片机系统构造的通信控制器的实现方法，这种实现方法由于采用单片机而使其处理数据或命令的速度较慢，不能适应现代通信电台高速数据处理和传输的需要，所以这种方法只能适合低速、控制复杂度低的系统，发展空间有限。该文中还论述了另一种基于数字信号处理器系统的独立的通信控制器的实现方法，这种实现方法把通信控制器作为独立于通信电台的模块，虽然这种通信控制器的数据处理速度和控制能力都能很好地满足通信电台的要求，但此通信控制器的软硬件实现复杂度太高，独立的数字信号处理器系统不仅需要一套独立的时钟、接口、电源等外围接口而且需要独立的软件程序支持系统运行，因此这种方法不能满足中小型通信电台对通信控制器的高性能、低价格、易实现的要求。
发明内容
本发明的目的在于针对现有技术的不足和缺陷，提供一种通信控制器的实现方法，使其摒弃了采用独立单片机模块的方法和采用独立于通信电台的单独数字信号处理器系统的方法，通信控制器的核心部分集成在通信电台的基带模块中，节约了硬件资源和系统体积，适应了通信电台小型化、便携化的趋势。
本发明是通过以下技术方案实现的，本发明通信控制器与通信电台的基带信号处理模块共用一块数字信号处理器芯片即通信控制器的硬件平台，用此数字信号处理器芯片为通信电台的主要基带信号处理器和通信控制器芯片，设计数字信号处理器与个人计算机之间通信电路及方法，通过通用异步收发器接口芯片与个人计算机建立串行通信链路，并采用现场可编程门阵列器件与数字信号处理器交换数据的电路及方法和通信控制器的通信控制协议，实现操作人员通过个人计算机对通信电台的通信及工作进行监测与控制。
以下是对本发明方法作进一步的说明：
(1)通信控制器的硬件平台
本发明的硬件平台采用通信控制器模块和通信电台基带处理模块共用一块数字信号处理器芯片，把通信控制器的功能用软件来实现，完全符合了软件无线电的思想，设计简单、可靠性高，节约了硬件资源。通信控制器和通信电台基带信号处理模块共用一块数字信号处理器芯片。该硬件平台的实现流程如下：
上变频模块把射频端的数据送现场可编程门阵列器件进行解码，现场可编程门阵列器件解码后的数据放在自己的发送数据缓冲区，此缓冲区大小为1024字节，当此缓冲区满时产生一个中断信号触发数字信号处理器，数字信号处理器内开辟另一个大小为1024字节的发送缓冲区，此发送缓冲区通过数据总线方式接收现场可编程门阵列器件发来的数据，当数字信号处理器的发送缓冲区满时，再通过数字信号处理器的定时器中断方式把此发送缓冲区内的1024字节的数据发往异步收发器接口芯片内的发送数据缓冲区，此发送数据缓冲区内的1024字节数据最终发往个人计算机，个人计算机对这些数据进行分析和处理；当个人计算机有数据和命令要发送时，首先把个人计算机内的数据或命令以9600bps的速度通过异步收发器接口芯片的接收数据缓冲区发送到数字信号处理器中的1024字节的接收数据缓冲区，当数字信号处理器的接收数据缓冲区的数据满时，查询现场可编程门阵列器件的接收数据缓冲是否为空，如果现场可编程门阵列器件的接收缓冲区空时，则把数字信号处理器的接收数据缓冲区的数据发往现场可编程门阵列器的接收数据缓冲区，现场可编程门阵列器对接收缓冲区的数据进行编码处理后送上变频模块。
(2)数字信号处理器与个人计算机之间通信电路及方法
本发明采用异步收发器接口芯片与数字信号处理器的多通道缓冲串行口直接连接，硬件上无需任何其它外围器件。同时由于异步数据地发送和接收由异步收发器接口芯片以硬件方案实现数字信号处理器与个人计算机之间的通信，所以要考虑的是数字信号处理器与异步收发器接口芯片之间的同步数据通信。可以用最简单的硬件连接和软件编程实现同步到异步的串行数据格式转换。数字信号处理器的多通道缓冲串行口工作于同步串行口模式时可直接与异步收发器接口芯片进行连接，从而实现与个人计算机进行异步数据传输。此时数字信号处理器作为同步串行口的通信协议中的主设备。数字信号处理器的发送时钟信号作为异步收发器接口芯片的串行时钟输入，发送帧同步脉冲信号作为异步收发器接口芯片的片选信号。在同步串行口的通信协议中，主设备提供时钟信号并控制数据传输过程。多通道缓冲串行口接口电路必须按时序图要求正确设置数字信号处理器的多通道缓冲串行口于适当的方式才能保证与多通道缓冲串行口的时序相配合。异步收发器接口芯片的中断请求信号管脚与数字信号处理器的用户中断三相连。
(3)现场可编程门阵列器件与数字信号处理器交换数据的电路及方法
现场可编程门阵列器件和数字信号处理器之间的数据交换采用总线方式或数字信号处理器的多通道缓冲串行口的串行传输方式通过中断触发来完成数据交换。现场可编程门阵列器件的发送缓冲区满或接收缓冲区空时，产生一低电平触发数字信号处理器的外部中断二，首先在中断服务程序中判断是现场可编程门阵列器件的发送缓冲区满事件产生的中断还是现场可编程门阵列器件的接收缓冲区空事件产生的中断，如果是现场可编程门阵列器件的发送缓冲区满事件中断时，现场可编程门阵列器件通过数据总线方式向数字信号处理器发送数据，如果是现场可编程门阵列器件的接收缓冲区空事件中断时，数字信号处理器通过多通道缓冲串行口发送数据至现场可编程门阵列器件的接收缓冲区。现场可编程门阵列器件的数据缓冲空或满状态作为数字信号处理器的中断触发事件，避免了数字信号处理器的中央处理器采用查询方式，节省了数字信号处理器的中央处理器资源和软件开销。
(4)通信控制器的通信控制方法
操作人员可以通过个人计算机发送或接受控制命令、通信数据，从而监控通信电台单工、半双工、全工通信。该方案也可进一步拓展，用嵌入式系统或数据采集传感器代替个人计算机，通过串行通信实现其与通信电台的自动双向数据交换，从而使通信控制器应用于无人值守场合或恶劣环境。本通信控制器的个人计算机向数字信号处理器发送命令帧和数据帧两种帧格式，命令帧用于向数字信号处理器发送开机、关机、复位等命令用来监控电台的工作，数据帧用于定义个人计算机和数字信号处理器进行数据交换的格式。命令帧共5个字节，即5×8位，数据帧共128个字节，即128×8位。通信控制器控制流程包括电台接收数据和电台发送数据两部分。在电台接收数据部分，当现场可编程门阵列器件的发送缓冲区中从下变频模块接收到1024个字节时，该发送缓冲区满，产生一中断信号触发数字信号处理器的外部中断二，数字信号处理器的发送缓冲区以总线方式接收完现场可编程门阵列器件的发送缓冲区发来的1024个字节后启动数字信号处理器的定时器中断，数字信号处理器通过多通道缓冲串行口向异步收发器接口芯片的发送缓冲区发送1024个字节，这1024个字节最后送到个人计算机端，个人计算机对这些数据进行分析、处理，电台接收来的一帧数据就如此处理结束。在电台发送数据部分，当个人计算机先把要发送的数据打包，每帧1024个字节，个人计算机先把这1024个字节发给异步收发器接口芯片的接收数据缓冲区，异步收发器接口芯片的接收数据缓冲区中每接收到一个字节就产生一个信号触发数字信号处理器的外部中断三，在中断服务子程序中把这个字节通过多通道缓冲串行口发给数字信号处理器的接收数据缓冲区，当数字信号处理器的接收数据缓冲区中有1024个字节时数字信号处理器查询现场可编程门阵列器件的接收缓冲区是否处于空状态，如果现场可编程门阵列器件的接收缓冲区为空则通过数字信号处理器的多通道缓冲串行口接收完数字信号处理器的接收数据缓冲区发来的1024个字节，这1024个字节进行编码后送上变频模块，如果现场可编程门阵列器件的接收缓冲区满则告知数字信号处理器的接收数据缓冲区等待直到现场可编程门阵列器件的接收缓冲区为空后再接收数字信号处理器的接收数据缓冲区的1024个字节，个人计算机精确计算完一帧数据发送结束后再发送下一帧数据。
本发明省去了独立的通信控制器模块，与通信电台的基带信号处理模块共用一块数字信号处理器芯片，达到操作人员可以通过个人计算机对通信电台的通信及工作进行监测与控制的功能。本通信控制器的核心部分集成在通信电台的基带模块中，节约了硬件资源和系统体积，适应了通信电台软件无线电化的发展趋势，具有很高的可靠性和工程应用价值。
附图说明
图1通信链路原理图
图2通信控制器硬件原理图
图3通信控制器电路接线图
图4数字信号处理器与现场可编程门阵列器件交换数据原理图
图5异步收发器接口芯片时序图
图6多通道缓冲串行口时钟停止模式二的时序图
图7命令帧格式
图8数据帧格式
具体实施方式
如图1所示，本发明的通信控制器的实现方法是为了满足了自适应短波数据传输通信电台间歇式通信的需要，运用本发明的通信控制器的实现方法已在一种自适应短波数据传输通信电台中成功地实现，通信控制器和通信电台通信链路图。
具体实施例如下：
(1)通信控制器的硬件平台
本发明的通信控制器和通信电台基带信号处理模块共用一块TMS320VC5416型数字信号处理器(DSP)芯片，其原理如图2所示，该硬件平台的工作原理如下，上变频模块把射频端的数据送现场可编程门阵列(FPGA)进行解码，FPGA解码后的数据放在FPGA发送数据缓冲区，此缓冲区大小设置为1024字节大小，当此缓冲区满时产生一中断触发DSP，DSP内开辟一个大小为1024字节的发送缓冲区(txqueue)，txqueue通过数据总线方式接收FPGA的发送数据缓冲区发来的数据，当txqueue满时，再通过DSP的定时器中断方式把txqueue内的1024个字节的数据发往异步收发器接口芯片(MAX3111E)内的发送数据缓冲区(Buffer)，此Buffer内的数据最终发往个人计算机(PC)，PC机对这些数据进行分析和处理。当PC机有数据和命令要发送时，首先把PC内的数据或命令以9600bps的速度通过MAX3111E的接收数据缓冲区(FIFO)发送到DSP中1024个字节大小的接收数据缓冲区(rxqueue)，当rxqueue的数据满时，查询FPGA的接收数据缓冲有没有空，如果FPGA的接收缓冲区空时，则把rxqueue的数据发往FPGA的接收数据缓冲区，FPGA对接收缓冲区的数据进行编码处理后送上变频模块。
(2)DSP与PC机之间通信电路及方法
本发明采用美国MAXIM公司的MAX3111E型串行异步收发器，与DSP的MCBSP口直接连接。硬件上无需任何其它外围器件，同时由于异步数据的发送和接收由MAX3111E以硬件方案实现DSP与PC机之间的通信方法，所以软件编程需要考虑的也只是DSP与MAX3111E之间的同步数据通信。这样，用最简单的硬件连接和软件编程就能实现同步到异步的串行数据格式转换。DSP的MCBSP串行接口工作于SPI模式时可直接与MAX3111E进行连接，从而实现与RS-232设备进行异步数据传输。此时DSP作为SPI协议中的主设备，其接口电路如附录中的图3所示。DSP的发送时钟信号(BCLKK)作为MAX3111E的串行时钟输入，发送帧同步脉冲信号(BGSX)作为MAX3111E的片选信号(CS)。BDX与DIN连接作为发送数据线，BDR与DOUT连接作为接收数据线。MAX3111E的TX与T1IN连接，RX与R1OUT连接，以便利用其片内的转换器实现UART到RS-232电平的转换。MAX3111E的中断信号(IRQ)与DSP的外部中断三相连。在SPI串行协议中，主设备提供时钟信号并控制数据传输过程。由MAX3111E接口电路时序图如附录的图5可知，必须设置DSP的MCBSP于适当的方式才能保证与MAX3111E的时序相配合。MAX3111E要求在数据传输过程中CS信号必须为低电平，在传输完毕后必须为高电平。此信号由MCBSP的BFSX引脚提供，因此必须正确设置DSP的帧脉冲发生器，使之在每个数据包传输期间产生帧同步脉冲，即在数据包传输的第一位变为有效状态，然后保持此状态直到数据包传输结束。MCBSP的采样率发生器产生适当频率的时钟信号，由BCLKX引脚输出，保证主从设备间的同步数据传输。因此必须正确设置DSP的采样率发生器时钟源(CLKSM)和时钟降频因子(CLKGDV)。根据SPI传输协议，必须正确设置数据发送延迟时间(XDATDLY)。由附录中图6可知MAX3111E要求在SCLK变高之间的半个周期开始传输数据。当MCBSP处于时钟停止模式时，发送器和接收器是内部同步的，此时MCBSP可以设置为SPI通信的主设备。发送端输出信号(BDX)就作为SPI协议从设备的MOSI信号；接收端输入信号(BDR)就作为SPI协议从设备的MISO信号；发送帧同步脉冲信号(BFSX)作为从设备片选信号；而发送时钟信号(BCLKX)就与SPI协议的串行时钟信号(SCLK)相对应。C5416与MAX3111E的接口电路如图3所示，MAX3111E的中断请求信号管脚与C5416的用户中断三(INT3)相连。
(3)FPGA与DSP交换数据的电路及方法
FPGA发送缓冲区满或接收缓冲区空时，产生一低电平触发DSP的一个外部中断(如INT2)，首先在中断服务程序中判断是FPGA发送缓冲区满事件产生的中断还是FPGA接收缓冲区空事件产生的中断，如果是FPGA发送缓冲区满事件中断时，FPGA通过数据总线方式向DSP发送数据，如果是FPGA接收缓冲区空事件中断时，DSP通过MCBSP1口发送数据至FPGA的接收缓冲区。FPGA数据缓冲空或满状态作为DSP的中断触发事件，避免了DSP的CPU采用查询方式，节省了DSP的CPU资源和软件开销，原理如附录中的图4所示。
(4)通信控制器的通信控制方法
本通信控制器的PC机向DSP发送命令帧和数据帧两种帧格式，命令帧用于向DSP发送开机、关机、复位等命令用来监控电台的工作，数据帧用于定义PC和DSP进行数据交换的格式。命令帧如附录中的图7所示，共5字节，即5×8bit，其中帧头为70H、70H表示一帧开始传输，data1表示所要发送的命令(包括开机、关机、复位等)，校验字用于检验所发命令是否正确，帧尾7EH表示帧传输结束。数据帧如附录中的图8所示，共128字节，即128×8bit，其中帧头为7EH、7EH表示一帧开始传输，Point1、Point0用于计算已传输出帧的个数，Point1表示计数器的高位数值，data0～data121表示所要发送的数据，校验字CRC1、CRC0用于检验所发命令是否正确，此类帧采用循环校验码CRC的16位校验方式，此帧不设结束标志，校验结束即表示数据帧传输结束。通信控制器程序流程包括电台接收数据和电台发送数据两部分。在电台接收数据部分，当FPGA的发送缓冲区中从下变频模块接收到1024个字节时，该发送缓冲区满，产生一中断信号触发DSP的外部中断二(INT2)，DSP的txqueue缓冲区以总线方式接收完FPGA发来的1024个字节后启动DSP的定时器中断，DSP通过MCBSP1口向MAX3111E的发送Buffer发送1024个字节，这1024个字节最后送到PC端，PC机对这些数据进行分析、处理，电台接收来的一帧数据就如此处理结束。在电台发送数据部分，当PC机先把要发送的数据打包，每帧1024个字节，PC机先把这1024个字节发给MAX3111E的接收FIFO，MAX3111E的FIFO中每接收到1个字节就产生一个信号触发DSP的外部中断三(INT3)，在中断服务子程序中把这个字节通过MCBSP0口发给DSP的接收数据缓冲区rxqueue，当rxqueue中有1024个字节时DSP查询FPGA的接收缓冲区是否处于空状态，如果FPGA接收缓冲区为空则通过DSP的MCBSP1口接收完rxqueue发来的1024个字节，这1024个字节进行编码后送上变频模块，如果FPGA接收缓冲区满则告知DSP的rxqueue等待直到FPGA接收缓冲区为空后再接收rxqueue的1024个字节，PC估计一帧数据发送结束后再发送下一帧数据。
(5)通信控制器的测试结果
通信控制器负责打通通信电台物理层链路的功能，其测试的成功与否关系到整个通信系统能否正常工作。为了验证通信控制器的有效性和可实现性，分别进行了PC机端环回测试，FPGA接口测试，DSP的底层驱动测试，最后对整个通信链路进行了环回测试。测试结果表明，各种底层接口驱动正常，数据可以可靠传输，控制功能可以实时可靠执行。
本发明的通信控制器已在开发的某型号电台中实现，它相比于陈丽等人在《华东交通大学学报》2002年7月上发表的“一种新型通信控制器的实现”中提及的基于单片机的通信控制器的实现方式，本通信控制器提高了通信系统的对命令和数据的处理速度和传输能力，避免了采用单片机系统，节约了至少30％的硬件成本和软硬件资源；相比“基于独立DSP的通信控制器的实现方式”，本通信控制器的实现复杂度大大降低，且避免采用一块单独DSP的系统，节约了将近50％的硬件成本和软硬件资源，但性能未有任何损失。本通信控制器的实现方法在中小型通信电台的应用结果很令人满意，因此本发明的通信控制器具有很高的性价比和广阔的工程应用前景。