具有硅化物薄膜的半导体器件及其制造方法.pdf

本发明涉及一种具有硅化物薄膜的半导体器件及其制造方法。该半导体器件包括含硅的硅衬底、形成于硅衬底上的栅极氧化物膜、形成于栅极氧化物膜上的含硅的栅极电极、形成于栅极氧化物膜和栅极电极的侧壁上的隔离壁、形成于硅衬底中隔离壁下的LDD区、形成于硅衬底中的源极/漏极区、源极/漏极区和栅极电极上的NiSi薄膜、以及通过采用氩等离子体的表面处理形成于NiSi薄膜上的氮化物膜。于是，具有NiSi薄膜的半导体器件具有低片电阻，且可以获得高热稳定性。

1.  一种具有NiSi薄膜的半导体器件，包括：
含硅的硅衬底；
形成于该硅衬底上的栅极氧化物膜；
形成于该栅极氧化物膜上的含硅的栅极电极；
形成于该栅极氧化物膜和该栅极电极的侧壁上的隔离壁；
形成于该隔离壁下该硅衬底中的LDD区；
形成于该硅衬底中的源极/漏极区；
位于该源极/漏极区和该栅极电极上的NiSi薄膜；以及
通过采用氩等离子体的表面处理形成于该NiSi薄膜上的氮化物膜。

2.  按照权利要求1的半导体器件，其中该硅衬底由自单晶硅、多晶硅、掺杂硅、非晶硅、Si_XGe_1-X(X为0＜X＜1)、Si_XN_1-X(X为0＜X＜1)和SiC构成的组中选出的含硅的材料构成。

3.  按照权利要求1的半导体器件，其中形成于该NiSi薄膜上的该氮化物膜是自NiSiN、SiN和NiN构成的组中选出的一种。

4.  按照权利要求1的半导体器件，其中该半导体器件是CMOS逻辑器件、存储器件和嵌入式存储器件中的一种。

5.  一种制造在硅衬底上包括栅极氧化物膜、含硅的栅极电极、以及源极/漏极区的半导体器件的方法，包括：
在该栅极电极和该源极/漏极区上形成金属层；
采用氩等离子体处理该金属层的表面；以及
通过在预定温度退火形成于该硅衬底上的该金属层来形成硅化物薄膜。

6.  按照权利要求5的方法，其中该硅衬底由自单晶硅、多晶硅、掺杂硅、非晶硅、Si_XGe_1-X(X为0＜X＜1)、Si_XN_1-X(X为0＜X＜1)和SiC构成的组中选出的含硅的材料构成。

7.  按照权利要求5的方法，还包括在形成该硅化物薄膜后去除未反应的金属层。

8.  按照权利要求5的方法，其中该金属层是Ni层。

9.  按照权利要求8的方法，其中该硅化物薄膜是NiSi薄膜。

10.  按照权利要求9的方法，其中该氮化物膜在预定温度的退火过程中形成于该NiSi薄膜上。

11.  按照权利要求10的方法，其中该氮化物膜由自NiSiN、SiN和NiN构成的组中选出的一种构成。

12.  按照权利要求10的方法，其中在形成该硅化物薄膜后去除该氮化物膜。

13.  按照权利要求8的方法，其中采用ICP，在约25-35瓦的射频功率、约900-1100瓦的ICP功率和约15-25sccmAr流速下，以氩等离子体处理该金属层的表面。

14.  按照权利要求5的方法，其中在约300-800℃的温度在氮气氛下通过RTA进行该退火一预定时间，以形成硅化物薄膜。

15.  按照权利要求5的方法，其中退火的温度范围考虑要形成的金属硅化物的种类和该金属硅化物的形成温度范围来确定。

16.  按照权利要求13的方法，其中当该硅化物薄膜由NiSi组成时，该退火的预定温度范围为约300-800℃。

17.  按照权利要求5的方法，其中该半导体器件是CMOS逻辑器件、存储器件和嵌入式存储器件中的一种。

18.  一种制造具有NiSi薄膜的半导体器件的方法，包括：
依次在含硅的硅衬底上形成栅极氧化物膜层和栅极电极层；
通过将该栅极氧化物膜层和该栅极电极层构图成预定形状来形成栅极电极和栅极氧化物膜；
利用该栅极氧化物膜和该栅极电极作为掩模在该硅衬底中形成LDD区；
在该栅极氧化物膜和该栅极电极的侧壁上形成隔离壁；
利用该栅极电极和该隔离壁作为掩模形成源极/漏极区；
在该栅极电极以及该源极和漏极区上形成Ni层；
以氩等离子体处理该Ni层的表面；以及
通过在预定温度退火该Ni层来形成NiSi。

19.  按照权利要求18的方法，其中该硅衬底由自单晶硅、多晶硅、掺杂硅、非晶硅、Si_XGe_1-X(X为0＜X＜1)、Si_XN_1-X(X为0＜X＜1)和SiC构成的组中选出的含硅的材料构成。

20.  按照权利要求18的方法，还包括在形成该NiSi层后去除未反应的金属层。

21.  按照权利要求18的方法，其中采用ICP，在约25-35瓦的射频功率、约900-1100瓦的ICP功率和约15-25sccmAr流速下，以氩等离子体处理该Ni层的表面。

22.  按照权利要求18的方法，其中当该硅化物薄膜由NiSi组成时，退火的预定温度范围为约300-800℃。

23.  按照权利要求18的方法，其中该半导体器件是CMOS逻辑器件、存储器件和嵌入式存储器件中的一种。

具有硅化物薄膜的半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制作方法，且更加特别地，涉及含采用氩等离子体处理含硅衬底的表面获得热稳定的硅化物薄膜的半导体器件及其制作方法。
背景技术
硅器件制造技术的迅速发展导致亚微米器件的获得。相应地，由于用于形成栅极和源/漏极接触的区域的细小，接触电阻和片电阻(sheet resistance)增加。该现象导致硅器件操作速度大大减小，因为出现RC延迟的增加。
为解决该问题，片电阻和接触电阻通过在如栅极和源/漏极的接触区域中形成硅化物来减小，该硅化物为硅和金属之间形成的稳定的金属化合物。同样，通过与高性能逻辑器件、逻辑和动态随机存取存储器(DRAM)结合，自对准硅化物(salicide)工艺现在用于下一代组合器件的器件制作工艺。
用于制造硅器件的硅化物通常为TiSi₂和CoSi₂。这两种硅化物具有低的电阻率，适合器件操作，然而按照J.A.Kittle等发表在VLSI技术研讨会技术文摘1996年14页(Digest of Technical Papers of the symposium VLSITechnology，pp 14，1996)和J.B.Lasky等发表在IEEE Trans.Electrton Devices，1991年第38卷第261页中的公开，TiSi₂有严重问题，诸如：难于发生从高电阻率的C-49 TiSi₂向低电阻率的C-54 TiSi₂的相变；产生窄线条效应(narrow line effect)，其中电阻率由于线宽的减少而增加；以及桥接效应(bridge effect)，其可成为分立的器件间电学断开的。同样，按照D.K.Sohn等发表在J.Electrochem.Soc.2000年第147卷第373页和E.G.Colgan等发表在Mater.Sci.Eng.R.1996年第16卷第43页中的公开，尽管CoSi₂比TiSi₂有优势，但因为Co与Si剧烈反应，所以存在产生CoSi₂尖钉(spike)的可能性，且因为形成CoSi₂所需硅化物的数量大于形成其他硅化物所需的数量，所以非常难于在浅结中形成CoSi₂而具有低的结泄漏电流。
近年来，按照F.Deng等发表在J.Appl.Phys.1997年第81卷第8047页中的公开，克服了TiSi₂和CoSi₂的问题的一硅化镍(NiSi)被提出，且被应用于制造下一代高性能硅器件。
同时，按照T.Morimoto等发表在Tech.Dig.Int.Electron Devices Meet.1991年第653页和T.Hou等发表在IEEE Electron Devices Letters 1999年第20卷第572页中的公开，具有14μΩ·cm低电阻率的NiSi薄膜可以采用一次热处理得到，且所得到的NiSi薄膜没有在TiSi₂中出现的窄线条效应或桥接效应。此外，形成预定厚度NiSi所需的Si量远小于其他硅化物，尤其是CoSi₂。因此，NiSi是合适的硅化物，用于具有浅结的下一代Si器件。
当特别地应用NiSi于Si器件中时，随着热处理温度升高，NiSi急剧提高片电阻，也即热稳定性降低。这些问题主要由于氧沾污引起的NiSi薄膜的氧化导致，如T.Ohguro等发表在Tech.Dig.Int.Electron Devices Meet.1995年第453页中的公开那样。同样，如果NiSi薄膜被氧化，在NiSi和Si衬底之间的界面处产生严重的起伏，且NiSi薄膜的表面形貌严重劣化。
为解决这些问题，广泛采用TiN覆盖层(capping layer)。如日本专利特许公开第7-38104号中所指出，通过在Ni上形成TiN覆盖层来形成扩散阻挡层以阻止氧沾污。然而，尽管采用覆盖层时可以有效地阻止氧沾污，但是由于NiSi薄膜和Si衬底的界面处大的起伏，难于对浅结应用覆盖层，如T.Ohguro等发表在Tech.Dig.Int.Electron Devices Meet.1995年第453页所指出的那样。
另一减少被氧沾污的NiSi薄膜氧化的方法公开在美国专利第5,840,626号中。这是一种在少量氮气下、在Si衬底上沉积Ni后通过热处理Ni薄膜形成NiSi的方法。当通过该方法形成NiSi时，NiSi薄膜的表面发生氮化，且NiSi薄膜表面的氮化有效地阻止NiSi薄膜的氧化。然而，该方法的缺点在于必须添加大量氮到Ni薄膜中，因为Ni不易与氮气反应，如美国专利第6,410,427号所指出的那样。同样，该方法的缺点在于，形成具有低电阻的NiSi薄膜时热处理所需的温度随着氮气浓度的增加而提高。
发明内容
本发明提出包含采用NiSi的具有改善性能的金属硅化物膜的半导体器件。
本发明还提出包含采用NiSi的具有改善性能的金属硅化物膜的半导体器件的制作方法。
按照本发明的一方面，提出一种含有NiSi薄膜的半导体器件，其包括：含Si的硅衬底、形成于该硅衬底上的栅极氧化物膜、形成于该栅极氧化物膜上的含Si的栅极电极、形成于该栅极氧化物膜和该栅极电极的侧壁上的隔离壁(spacer)、形成于该隔离壁下方硅衬底中的LDD区、形成于硅衬底中的源极/漏极区、该源极/漏极区和栅极电极上的NiSi薄膜、以及通过使用氩气等离子体的表面处理形成于该NiSi薄膜上地氮化物膜。
按照本发明的另一方面，提出一种制作在硅衬底上包括栅极氧化物膜、含硅的栅极电极、以及源极/漏极区的半导体器件的方法，包括：在栅极电极和源极/漏极区上形成金属层、采用Ar等离子体处理该金属层的表面、以及通过在预定温度下退火形成于硅衬底上的该金属层来形成硅化物薄膜。
按照本发明的另一方面，提出一种制作含有NiSi薄膜的半导体器件的方法，包括：在含硅的硅衬底上依次形成栅极氧化物膜层和栅极电极层、通过构图该栅极氧化物膜层和栅极电极层成预定形状来形成栅极电极和栅极氧化物膜、采用该栅极氧化物膜和栅极电极作为掩模在硅衬底中形成LDD区、在该栅极氧化物膜和栅极电极的侧壁上形成隔离壁、以该栅极电极和隔离壁作为掩模形成源极/漏极区、在该栅极电极与该源极和漏极区上形成Ni层、采用Ar等离子体处理Ni层表面，以及通过在预定温度退火该Ni层形成NiSi层。
硅衬底可以由含硅材料组成，该材料选自单晶硅、多晶硅、掺杂硅、非晶硅、Si_XGe_1-X(X为0＜X＜1)、Si_XN_1-X(X为0＜X＜1)和SiC构成的组。
同样，制作含有硅化物薄膜的半导体器件的方法进一步可包括在形成硅化物薄膜后去除未反应的金属层。
同样，如果金属层由Ni组成，则金属层的表面可以采用ICP在约25-35瓦的射频功率、约900-1100瓦的ICP功率和约15-25sccm的氩气流速下，以Ar等离子体处理。
制作半导体器件的方法进一步包括在约100-900℃温度下，氮气氛中，快速热退火(RTA)含有以氩等离子体处理过的金属层的硅衬底一预定时间，以形成硅化物薄膜。
同样，氮化物膜在预定温度下的退火过程中形成于NiSi薄膜上。
同样，氮化物薄膜由NiSiN、SiN和NiN构成的组中选出的一种组成。
同样，退火的温度范围可考虑要形成的金属硅化物的种类和金属硅化物的形成温度范围而定。
同样，当硅化物薄膜由NiSi组成时，退火的预定温度范围约为300-800℃。
同样，半导体器件可为CMOS逻辑器件、存储器件和嵌入式存储器件中的一种。
附图说明
本发明的上述和其他特征及优点将通过参照附图详细描述实施例而显而易见，其中：
图1A到1E是截面图，示出按照本发明一实施例制造含有热稳定硅化物薄膜的半导体器件的方法；
图2是曲线图，说明采用氩等离子体处理的试样和没有采用氩等离子体处理的试样的片电阻与RTA温度的关系；
图3A和3B是曲线图，示出针对没有采用氩等离子体处理的试样和采用氩等离子体处理的试样的不同RTA温度的掠射角X射线衍射(GXRD)结果；
图4A和4B是没有采用氩等离子体处理的原沉积试样(as-depositedspecimen)和采用氩等离子体处理的原沉积试样的截面的透射电子显微镜(TEM)照片；
图5A和5B是曲线图，示出用俄歇电子光谱(AES)测量的，存在于没有采用氩等离子体处理的原沉积试样和采用氩等离子体处理的原沉积试样中的元素深度分布；
图6A和6B是SEM照片，示出约650℃下的RTA后没有采用氩等离子体处理的试样和采用氩等离子体处理的试样的表面的形貌变化；
图7A和7B是AFM照片，示出约650℃下的RTA后没有采用氩等离子体处理的试样和采用了氩等离子体处理的试样的表面的形貌变化；
图8A到8C是约650℃下的RTA后，没有采用氩等离子体处理的一个试样和采用了氩等离子体处理的二个试样的截面的TEM照片；
图9A和9B是曲线图，示出约650℃下的RTA后，用AES测量的存在于没有采用氩等离子体处理的试样和采用了氩等离子体处理的试样中的元素的深度分布；以及
图10是曲线图，示出第二次退火后，没有采用氩等离子体处理的试样和采用了氩等离子体处理的试样的片电阻。
具体实施方式
含有热稳定的NiSi薄膜的半导体器件及其制作方法将参考显示本发明实施例的附图得以更详细描述。相同的附图标记在所有附图中表示相同的元件。
按照采用NiSi薄膜的硅器件的制作方法，当在沉积Ni后通过进行氩等离子体处理来热处理Ni膜表面时，Ni的表面被活化从而容易与氮反应。接着，因为热处理过程中Ni与RTA环境氮气反应，所以氮化在Ni的表面发生，Ni的氮化后的表面作为阻挡氧的扩散阻挡层。因此，能发生Ni和Si之间的均匀反应，于是可以形成具有平坦表面形貌和界面均匀性的NiSi薄膜。
图1A到1E是截面图，示出按照本发明实施例的，包含具有热稳定性的NiSi薄膜的半导体器件的制作方法。
参照图1A，栅极氧化物膜层和由诸如多晶硅的材料组成的栅极电极层依次形成于含硅的硅衬底102上。接着，通过采用光刻蚀刻工艺(photolithography of an etching process)将栅极电极层和栅极氧化物膜层构图成预定形状，栅极氧化物膜104和栅极电极106形成于硅衬底102上。按照本实施例，硅衬底102可由从单晶硅、多晶硅、掺杂硅、非晶硅、Si_XGe_1-X(其中X为0＜X＜1)、Si_XN_1-X(其中X为0＜X＜1)构成的组中选出的含硅的材料组成，或可使用SiC。
接着，通过以栅极电极106和栅极氧化物膜104为掩模离子注入低浓度掺杂剂，轻掺杂漏极(LDD)区108形成于硅衬底102中。然后隔离壁110形成于栅极氧化物膜104和栅极电极106的侧壁上。栅极电极106可由含硅的多晶硅形成。
接着，通过以栅极电极106和隔离壁110为掩模离子注入高浓度掺杂剂，源极/漏极区112形成于硅衬底102中。这完成了金属氧化物半导体(MOS)的基本结构。
接着，可以从将要形成硅化物的区域除去自然氧化物膜(native oxidefilm)。用于除去自然氧化物膜的试剂是HF，但是可以用其他能够去除自然氧化物膜的试剂。
参考图1B，在去除自然氧化物膜后，由诸如Ni的材料组成的金属薄膜114用诸如电子束蒸发器的设备沉积至所需厚度。除了使用电子束蒸发器外，用于沉积金属薄膜114的方法包括溅镀、化学气相沉积(CVD)、物理气相沉积(PVD)、金属有机物化学气相沉积(MOCVD)和分子束外延(MBE)。然而，本发明不限于此。
此外，由Ni组成的金属薄膜114可以形成约10-100纳米的厚度。然而，即使金属的厚度不限于此，本发明的目的也可以达到。此外，金属薄膜114可由从Ni、Ti、Pt、Pd、Ir、Ta、Nb、V、Cr、Hf、Zr、Mo和这些金属组成的合金构成的组中选出的至少一种构成。
参见图1C，金属薄膜114的表面用氩处理。在本实施例中，当金属薄膜114由Ni组成时，金属薄膜114的表面用感应耦合等离子体(ICP)在约25-35W射频功率、900-1100W ICP功率和15-25sccmAr流速下处理。
接着，参见图1D，所得产品在有氮气的情况下快速热退火(RTA)一预定时间以形成NiSi。
退火的温度范围可考虑要形成的金属硅化物的种类和金属硅化物的形成温度范围来定。例如，为形成NiSi，所需温度范围为约300-800℃，因为如果温度低于300℃，会形成Ni₂Si，且如果温度超过800℃，则会形成NiSi₂。
在RTA过程中，由NiSi组成的金属硅化物薄膜116作为Ni和Si之间反应的结果而形成，这是由于金属薄膜114的Ni原子扩散进入硅衬底102的源极区和漏极区112、以及由多晶硅组成的接触金属薄膜114的栅极电极106。
在预定温度下的退火过程中，氮化膜118形成于金属硅化物薄膜116上，且氮化膜118由NiSiN、SiN和NiN中的一种构成。
当Ni的表面用氩等离子体处理时，金属硅化物薄膜116的表面中的大量Ni被活化，且接着氮化发生于NiSi薄膜的表面，这归因于与用作RTA环境气体的氮的反应。因此，NiSi薄膜表面上的氮化用作阻挡RTA过程中可能产生的氧的扩散阻挡层，由此使得Ni和Si之间能均匀反应。结果是，金属硅化物薄膜116的表面形貌、以及金属硅化物薄膜116和硅衬底102之间的界面均匀性得到改善。
在本实施例中，由于金属薄膜114由Ni组成，所以形成金属硅化物薄膜116。然而，如果金属薄膜114由选自Ni、Ti、Pt、Pd、Ir、Ta、Nb、V、Cr、Hf、Zr、Mo和这些金属的合金构成的组中的一种组成，可形成多种金属硅化物薄膜。
此外，在本实施例中，金属薄膜114直接形成于硅衬底102上；然而，金属薄膜114可形成于置于金属薄膜114和硅衬底102之间的扩散阻挡层(未示出)上。该扩散阻挡层可由自Mo、Ta、Mn、Cr、W、Pd、Au、Ag、Cu、Hf、Fe、Zn、Ru、Pb、Mg和这些金属的合金构成的组中选出的至少一种材料组成。
参见图1E，在RTA过程中未与硅衬底102和栅极电极106反应的未反应金属被去除。最后，包含具有热稳定性的硅化物薄膜的半导体器件通过去除金属硅化物薄膜116上形成的氮化物膜118而获得。
图2是曲线图，说明针对采用氩等离子体处理的试样和没有采用氩等离子体处理的试样的片电阻与RTA温度的关系。
根据参考图1A至1E所述的方法制作的包含具有热稳定性的NiSi薄膜的半导体器件的片电阻在每个RTA温度用四探针法(four-point probe)测量，且结果用□标记；根据如图1所述的工艺制作的、但是RTA处理没有氩等离子体工艺的包含NiSi薄膜的半导体器件的片电阻在每个RTA温度采用四探针法测量，且结果用■标记。
参见图2，两种试样的片电阻无论是否采用氩等离子体处理均几乎保持恒定直到约650℃，但是在超过该温度后急剧增大。然而，用氩等离子体处理过的试样□的片电阻低于未用氩等离子体处理的试样■的值。
相应地，如图2所示，所测量的片电阻表明，当在以氩等离子体处理Ni表面后通过RTA制作NiSi薄膜时，可有效防止随着RTA温度增加出现的片电阻劣化。
图3A和3B是曲线图，示出针对没有采用氩等离子体处理的试样和采用氩等离子体处理的试样的不同RTA温度的掠射角X射线衍射(GXRD)的结果。
参照图3A和3B，在两试样中，仅NiSi在约600℃之下的温度存在，且NiSi和NiSi₂共存于约700℃，但是仅NiSi₂存在于超过750℃的温度。也即，GXRD结果显示，氩等离子体工艺不影响NiSi形成的温度范围。
图4A和4B是没有采用氩等离子体处理的原沉积试样(as-depositedspecimen)和采用氩等离子体处理的原沉积试样的截面的透射电子显微镜(TEM)照片。
在图4A和4B的左下角，高分辨TEM照片进一步显示每个试样的Ni表面的细节观察。制备试样前，在Ni表面沉积金薄膜以防止采用TEM观察试样前制备试样过程中氧的额外沾污。在每个试样中都观察到了Ni和Si间的界面处厚度约4纳米的层(用箭头示出)。
该层被认为是沉积Ni时，在Ni和Si之间的反应中形成的硅化物层(Choi等J.Electrochem.Soc.2002年第149卷第517页)。在图4A中，在试样没有用氩等离子体处理的情况下，还观察到厚度约4纳米的自然氧化物膜存在于Ni表面上；然而，在图4B中，当试样用氩等离子体处理过时，约25纳米厚的通过氩等离子体处理形成的破坏层“D”存在于Ni表面上。
图5A和5B是曲线图，示出用俄歇电子光谱(AES)测量的，刚好在沉积后存在于没有采用氩等离子体处理的试样和采用氩等离子体处理的试样中的元素的深度分布。
从AES结果观察到，当试样没有采用氩等离子体处理时Ni表面被氧污染物氧化，如图5A所示；但是当试样的AES分布采用氩等离子体处理时，没有在Ni表面观察到氧。
总结图4和图5的结果，发现，按照本发明实施例的氩等离子体处理有效地防止了Ni沉积后Ni薄膜暴露于空气中时Ni薄膜的氧沾污。
图6A和6B是SEM照片，示出约650℃下的RTA后，没有采用氩等离子体处理的试样的表面和采用了氩等离子体处理的试样的表面的形貌变化。
图7A和7B是AFM照片，示出约650℃下的RTA后，没有采用氩等离子体处理的试样的表面和采用了氩等离子体处理的试样的表面的形貌变化。
参照图6和图7，如图6A和6B所示，与没有用氩等离子体处理的试样的相比，以氩等离子体处理过的试样具有非常少的因硅化物的结块(agglomeration)而未被硅化物所覆盖的硅区(由图6A和6B中的箭头所指示)。
同样，如图7A和7B所示，用AFM测量了相同试样中表面粗糙度的均方根(RMS)，且测量结果表明氩等离子体处理过的试样具有约16埃的RMS，没有用氩等离子体处理的试样具有27.8埃。也即，从SEM和AFM结果看出，氩等离子体处理通过防止NiSi薄膜的结块改善了表面形貌。
图8A到8C是约650℃下的RTA后，没有采用氩等离子体处理的一个试样和采用了氩等离子体处理的二个试样的截面的TEM照片。
参照图8A，未用氩等离子体处理的试样具有许多热凹槽(thermalgroove)，其形成于NiSi和硅衬底之间的界面处，如箭头所示。热凹槽的形成表示，严重结块出现在未用氩等离子体处理的试样中。
然而，如图8B所示，在采用氩等离子体处理的试样中观察到NiSi和硅衬底之间的均匀界面。
同样，如图8C所示，在高分辨TEM像中观察到采用氩等离子体处理的试样表面上新层N的形成。
图9A和9B是曲线图，示出约650℃下的RTA后，用AES测量的存在于没有采用氩等离子体处理的试样和采用了氩等离子体处理的试样中的元素的深度分布。
参照图9A和9B，当通过AES分析量化存在于相同试样中的元素的分布时，其上进行了氩等离子体处理的表面上和其上未进行氩等离子体处理的表面上存在的元素间有大的差异。
也即，如图9A所述，当比较两种试样的表面时，在未用氩处理的试样中，看见随着硅数量增加，一定数量的氧同时存在于该表面上。这显示，由于氧沾污，氧化发生在未用氩等离子体处理的试样的表面上。
另一方面，如图9B所示，在以氩等离子体处理过的试样中观察到大量的氮而不是氧。也即，图8C中观察到的存在于氩等离子体处理过的试样的表面上的新层经由RTA工艺后形成的NiSi薄膜表面的氮化形成。
按照本发明实施例的以氩等离子体处理过的试样的NiSi薄膜的优于未用氩等离子体处理的试样的均匀表面形貌和界面均匀性可由以下原因解释。
如F.Deng等发表在J.Appl.Phys.1997年第81卷第8047页中的公开所指出的那样，NiSi薄膜被RTA工艺中用作环境气氛的氮氮化可能是较困难的过程，因为Ni不易与氮反应。
然而，当Ni表面用氩等离子体处理时，Ni表面被显著地活化。于是，由于与RTA过程中用作环境气氛的氮的反应，NiSi薄膜表面上的氮化易于发生。NiSi薄膜表面上的氮化作为扩散阻挡层阻挡RTA过程中可能出现的氧，且Ni和Si之间反应均匀。作为结果，NiSi的表面形貌和NiSi与硅衬底之间的界面均匀性可被改善。
同样，基于SEM、TEM和AES的结果，用氩等离子体处理过的试样的图2中观察到的低片电阻源于改善的NiSi的表面形貌和NiSi与硅衬底之间的界面均匀性。如F.L.Via等发表在J.Vac.Sci.&Tech.B.1998年第16卷第1129页和Choi等发表在Japan.J.App.Phys.2002年第41卷第1969页中的公开所显示的那样，NiSi表面形貌的非均匀性和界面非均匀性引起可干扰电载流子流动的散射，因此增加片电阻。
也即，按照本发明实施例经氩等离子体处理的试样的低片电阻是改善的NiSi的表面形貌和NiSi与硅衬底之间的界面均匀性的结果。
硅化工艺后在相对高的温度下进行的退火工艺在半导体制造工艺中非常必要。因此，必须使用具有优异热稳定性的硅化物来制作具有优异性能的硅器件。
图10是曲线图，示出第二次退火后，没有采用氩等离子体处理的试样和采用了氩等离子体处理的试样的片电阻。
也即，该曲线图示出两步退火试样后，采用四探针法测量的片电阻，以检验经氩等离子体处理的试样的热稳定性。在第一步中，试样在约600℃的温度进行RTA处理，且去除未反应的Ni。接着，在氮气氛下管式炉中，在约600、650和700℃的温度下第二次退火该试样，在每个温度下退火30分钟。
参见图10，随着第二次退火温度提高，经氩处理的试样□的片电阻的增加远小于未经氩等离子体处理的试样■。结果显示，经氩等离子体处理过的试样的热稳定性大大优于未经氩等离子体处理的试样的热稳定性。
经氩等离子体处理的试样□的热稳定性的优越可以用没有NiSi的结块来解释。结块是硅化物热稳定性劣化的主要原因，且包括热凹槽形成的第一阶段和硅化物岛自发产生以减小硅化物的表面能和界面能的第二阶段。
也即，硅化物的结块与热凹槽的形成有紧密联系。从图8B所示的TEM结果看出，在以氩等离子体处理的试样中，第一次RTA处理后在NiSi和硅衬底之间的界面处没有形成热凹槽。相应地，以氩等离子体处理的试样的热稳定性的优越可通过以下事实解释：第二次退火工艺中以氩等离子体处理的试样上的结块速率小于未经氩等离子体处理的试样上的结块速率，在后者试样中在第一次RTA后形成了大量热凹槽。
注意，所有这些以及包括涉及本说明书的和在准备本申请时向公众公开的内容和文章的文件，被采用在本发明的说明书中作为参考。
在按照本发明实施例的制造含有具热稳定性的NiSi薄膜的半导体器件的方法中，当通过RTA工艺前的氩等离子体工艺和接着的RTA工艺制备NiSi薄膜时，包含具有低片电阻和热稳定性的NiSi薄膜的半导体器件可被制作。
因此，当按照本发明实施例的制造含有具热稳定性的NiSi薄膜的半导体器件的方法通过将该方法应用在实际硅器件或下一代ULSI器件中来商业化时，高品质的半导体器件可被有效制作，且产品的竞争力也可通过最大化器件的性能来提高。
虽然已参考本发明的实施例具体展示并描述了本发明，但本领域技术人员应该理解，可以在不脱离由所附权利要求限定的本发明的实质和范围的情况下，对其作形式和细节上的各种改变。