《基于链式分数阶积分电路模块的01阶MUTHUSWAMYCHUA混沌系统电路.pdf》由会员分享，可在线阅读，更多相关《基于链式分数阶积分电路模块的01阶MUTHUSWAMYCHUA混沌系统电路.pdf（12页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104202153A43申请公布日20141210CN104202153A21申请号201410483814522申请日20140919H04L9/0020060171申请人王忠林地址256603山东省滨州市新立河西路661号东12502室72发明人王忠林54发明名称基于链式分数阶积分电路模块的01阶MUTHUSWAMYCHUA混沌系统电路57摘要本发明提供一种基于链式分数阶积分电路模块的01阶MUTHUSWAMYCHUA混沌系统电路，链式分数阶积分电路模块，电阻RX与电容CX并联，形成第一部分，电阻RY与电容CY并联，形成第二部分，电阻RZ与电容CZ并联，形成第三部分，电阻。
2、RW与电容CW并联，形成第四部分，级联输入引脚PI1、PI2和输出引脚P接第一部分，第一部分接输出引脚P1和第二部分，第二部分接输出引脚P2和第三部分，第三部分接输出引脚P3和第四部分，第四部分接输出引脚P4和级联输出引脚PO1、PO2。本发明采用链式结构，设计制作了PCB电路，01阶分数阶积分电路由前三部分组成，第四部分不用，悬空，采用这种方法的实现01阶分数阶混沌系统电路，可靠性高，不易出错。51INTCL权利要求书2页说明书5页附图4页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书5页附图4页10申请公布号CN104202153ACN104202153A1/2页21。
3、一种链式分数阶积分电路模块，其特征是在于电阻RX与电容CX并联，形成第一部分，电阻RY与电容CY并联，形成第二部分，电阻RZ与电容CZ并联，形成第三部分，电阻RW与电容CW并联，形成第四部分，级联输入引脚PI1、PI2和输出引脚P接第一部分，第一部分接输出引脚P1和第二部分，第二部分接输出引脚P2和第三部分，第三部分接输出引脚P3和第四部分，第四部分接输出引脚P4和级联输出引脚PO1、PO2。2根据权利要求1所述一种链式分数阶积分电路模块，其特征在于所述电阻RX由电位器RX1和电阻RX2、RX3、RX4、RX5串联组成，所述电容CX由电容CX1、CX2、CX3、CX4并联组成；所述电阻RY由电。
4、位器RY1和电阻RY2、RY3、RY4、RY5串联组成，所述电容CY由电容CY1、CY2、CY3、CY4，并联组成；所述电阻RZ由电位器RZ1和电阻RZ2、RZ3、RZ4、RZ5串联组成，所述电容CZ由电容CZ1、CZ2、CZ3、CZ4并联组成；所述电阻RW由电位器RW1和电阻RW2、RW3、RW4、RW5串联组成，所述电容CW由电容CW1、CW2、CW3、CW4并联组成。3根据权利要求1所述一种链式分数阶积分电路模块，所述01阶积分电路模块，其特征在于所述级联输入引脚PI1、PI2悬空，所述输出引脚P1、P2、P4悬空，所述级联输出引脚PO1、PO2悬空，所述电阻RX0636M，所述电位器R。
5、X1500K，所述电阻RX2100K、RX320K、RX410K、RX551K，所述电容CX1572UF，所述电容CX110UF、CX247UF、CX31UF、CX4悬空；所述电阻RY03815M，所述电位器RY1200K,所述电阻RY2100K、RY351K、RY420K、RY520K，所述电容CY01572UF，所述电容CY1100NF、CY210NF、CY347NF、CY4悬空；所述电阻RZ056725M，所述电位器RZ1500K和所述电阻RZ251K、RZ310K、RZ451K、RZ51K，所述电容CZ06335NF，所述电容CZ1033NF、CZ2033NF、CZ3悬空、CZ4悬空；。
6、所述电阻RW，所述电位器RW1和所述电阻RW2、RW3、RW4、RW5，所述电容CW和所述电容CW1、CW2、CW3、CW4，均悬空。4基于链式分数阶积分电路模块的01阶MUTHUSWAMYCHUA混沌系统电路，其特征在于1MUTHUSWAMYCHUA混沌系统的数学模型IIA1,B1/3,C06,3/22一个01阶MUTHUSWAMYCHUA混沌系统的数学模型II为IIA1,B1/3,C06,3/2,013根据01阶MUTHUSWAMYCHUA混沌系统的数学模型II构造模拟电路，利用运算放大器U1、运算放大器U2及电阻和01阶积分电路模块U5、01阶积分电路模块U6、01阶积权利要求书CN10。
7、4202153A2/2页3分电路模块U7构成反相加法器和反相01阶积分器，利用乘法器U3和乘法器U4实现乘法运算，所述运算放大器U1和运算放大器U2采用LF347N，所述乘法器U3和乘法器U4采用AD633JN；所述运算放大器U1连接运算放大器U2、乘法器U3和01阶积分电路模块U5、01阶积分电路模块U6，所述运算放大器U2连接乘法器U3、乘法器U4和01阶积分电路模块U7，所述乘法器U3连接运算放大器U1，所述乘法器U4连接运算放大器U2；所述运算放大器U1的第1引脚通过电阻R6与U1的第6引脚相接，第2引脚通过电阻R5与第1引脚相接，第3、5、10、12引脚接地，第4引脚接VCC，第11。
8、引脚接VEE，第6引脚接01阶积分电路模块U6的P引脚，第7引脚接输出Y,接01阶积分电路模块U6的P3引脚，接乘法器U4的第1引脚，通过电阻R4与第2引脚相接，通过电阻R2与第13引脚相接，通过电阻R11接U2的第9引脚，第8引脚接输出X,通过电阻R8与第6引脚相接，接01阶积分电路模块U5的P3引脚，第9引脚接01阶积分电路模块U5的P引脚，第13引脚通过电阻R1与第14引脚相接,第14引脚通过电阻R3与第9引脚相接，；所述运算放大器U2的第1、2、6、7引脚悬空，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚输出Z，接01阶积分电路模块U7的P3引脚，接乘法。
9、器U3的第3引脚，接乘法器U4的第3引脚，通过电阻R12与第9引脚相接，第9引脚接01阶积分电路模块U7的P引脚，第13引脚接通过电阻R9与第14引脚相接，第14引脚通过电阻R13与第9引脚相接；所述乘法器U3的第1引脚接乘法器U4的第7脚，第3引脚接U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R7接运算放大器U1的第9引脚，第8引脚接VCC；所述乘法器U4的第1引脚接运算放大器U1的第7脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R10接运算放大器U2第13引脚，接乘法器U3的第1引脚，第8引脚接VCC；所述。
10、01阶积分电路模块U5的PI1、PI2、PO1、PO2、P1、P2、P4引脚悬空，P引脚接运算放大器U1的第9引脚，P3引脚接接运算放大器U1的第8引脚；所述01阶积分电路模块U6的PI1、PI2、PO1、PO2、P1、P2、P4引脚悬空，P引脚接运算放大器U1的第6引脚，P3引脚接接运算放大器U1的第7引脚；所述01阶积分电路模块U7的PI1、PI2、PO1、PO2、P1、P2、P4引脚悬空，P引脚接运算放大器U2的第9引脚，P3引脚接接运算放大器U2的第8引脚。权利要求书CN104202153A1/5页4基于链式分数阶积分电路模块的01阶MUTHUSWAMYCHUA混沌系统电路技术领域00。
11、01本发明涉及一种通用分数阶积分电路模块及其01阶混沌系统电路实现，特别涉及一种基于链式分数阶积分电路模块的01阶MUTHUSWAMYCHUA混沌系统电路。背景技术0002因为实现分数阶混沌系统的电路的电阻和电容都是非常规电阻和电容，一般采用电阻串联和电容并联的方法实现，目前，实现的主要方法是利用现有的电阻和电容在面包板上组合的方法，这种方法可靠性和稳定性比较低，并且存在容易出错，出错后不易查找等问题，本发明为克服这个问题，采用链式结构，设计制作了PCB电路，电路由四部分组成，每部分又由四个电阻和一个电位器串联后，与四个电容并联组成的通用分数阶积分模块电路，01阶分数阶积分电路由前三部分组成，。
12、第四部分不用，悬空，采用这种方法的实现01阶分数阶混沌系统电路，可靠性高，不易出错。发明内容0003本发明要解决的技术问题是提供一种基于链式分数阶积分电路模块的01阶MUTHUSWAMYCHUA混沌系统电路，本发明采用如下技术手段实现发明目的00041、一种链式分数阶积分电路模块，其特征是在于电阻RX与电容CX并联，形成第一部分，电阻RY与电容CY并联，形成第二部分，电阻RZ与电容CZ并联，形成第三部分，电阻RW与电容CW并联，形成第四部分，级联输入引脚PI1、PI2和输出引脚P接第一部分，第一部分接输出引脚P1和第二部分，第二部分接输出引脚P2和第三部分，第三部分接输出引脚P3和第四部分，第。
13、四部分接输出引脚P4和级联输出引脚PO1、PO2。00052、根据权利要求1所述一种链式分数阶积分电路模块，其特征在于所述电阻RX由电位器RX1和电阻RX2、RX3、RX4、RX5串联组成，所述电容CX由电容CX1、CX2、CX3、CX4并联组成；所述电阻RY由电位器RY1和电阻RY2、RY3、RY4、RY5串联组成，所述电容CY由电容CY1、CY2、CY3、CY4，并联组成；所述电阻RZ由电位器RZ1和电阻RZ2、RZ3、RZ4、RZ5串联组成，所述电容CZ由电容CZ1、CZ2、CZ3、CZ4并联组成；所述电阻RW由电位器RW1和电阻RW2、RW3、RW4、RW5串联组成，所述电容CW由电容。
14、CW1、CW2、CW3、CW4并联组成。00063、根据权利要求1所述一种链式分数阶积分电路模块，所述01阶积分电路模块，其特征在于所述级联输入引脚PI1、PI2悬空，所述输出引脚P1、P2、P4悬空，所述级联输出引脚PO1、PO2悬空，所述电阻RX0636M，所述电位器RX1500K，所述电阻RX2100K、RX320K、RX410K、RX551K，所述电容CX1572UF，所述电容CX110UF、CX247UF、CX31UF、CX4悬空；所述电阻RY03815M，所述电位器RY1200K,所述电阻RY2100K、RY351K、RY420K、RY520K，所述电容CY01572UF，所述电容。
15、CY1100NF、CY210NF、CY347NF、CY4悬空；所述电阻RZ056725M，所述电位器RZ1500K和所述电阻RZ251K、RZ310K、RZ451K、RZ51K，所述电容CZ06335NF，说明书CN104202153A2/5页5所述电容CZ1033NF、CZ2033NF、CZ3悬空、CZ4悬空；所述电阻RW，所述电位器RW1和所述电阻RW2、RW3、RW4、RW5，所述电容CW和所述电容CW1、CW2、CW3、CW4，均悬空。00074、基于链式分数阶积分电路模块的01阶MUTHUSWAMYCHUA混沌系统电路，其特征在于00081MUTHUSWAMYCHUA混沌系统的数学模。
16、型I0009IA1,B1/3,C06,3/20010201阶MUTHUSWAMYCHUA混沌系统的数学模型II为0011IIA1,B1/3,C06,3/2,0100123根据01阶MUTHUSWAMYCHUA混沌系统的数学模型II构造模拟电路，利用运算放大器U1、运算放大器U2及电阻和01阶积分电路模块U5、01阶积分电路模块U6、01阶积分电路模块U7构成反相加法器和反相01阶积分器，利用乘法器U3和乘法器U4实现乘法运算，所述运算放大器U1和运算放大器U2采用LF347N，所述乘法器U3和乘法器U4采用AD633JN；0013所述运算放大器U1连接运算放大器U2、乘法器U4和01阶积分电路。
17、模块U5、01阶积分电路模块U6，所述运算放大器U2连接乘法器U3、乘法器U4和01阶积分电路模块U7，所述乘法器U3连接运算放大器U1，所述乘法器U4连接运算放大器U2；0014所述运算放大器U1的第1引脚通过电阻R6与U1的第6引脚相接，第2引脚通过电阻R5与第1引脚相接，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第6引脚接01阶积分电路模块U6的P引脚，第7引脚接输出Y,接01阶积分电路模块U6的P3引脚，接乘法器U4的第1引脚，通过电阻R4与第2引脚相接，通过电阻R2与第13引脚相接，通过电阻R11接U2的第9引脚，第8引脚接输出X,通过电阻R8与第6引脚相接。
18、，接01阶积分电路模块U5的P3引脚，第9引脚接01阶积分电路模块U5的P引脚，第13引脚通过电阻R1与第14引脚相接,第14引脚通过电阻R3与第9引脚相接，；0015所述运算放大器U2的第1、2、6、7引脚悬空，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚输出Z，接01阶积分电路模块U7的P3引脚，接乘法器U3的第3引脚，接乘法器U4的第3引脚，通过电阻R12与第9引脚相接，第9引脚接01阶积分电路模块U7的P引脚，第13引脚接通过电阻R9与第14引脚相接，第14引脚通过电阻R13与第9引脚相接；0016所述乘法器U3的第1引脚接乘法器U4的第7脚，第3引脚接。
19、U2的第8引脚，第说明书CN104202153A3/5页62、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R7接运算放大器U1的第9引脚，第8引脚接VCC；0017所述乘法器U4的第1引脚接运算放大器U1的第7脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R10接运算放大器U2第13引脚，接乘法器U3的第1引脚，第8引脚接VCC；0018所述01阶积分电路模块U5的PI1、PI2、PO1、PO2、P1、P2、P4引脚悬空，P引脚接运算放大器U1的第9引脚，P3引脚接接运算放大器U1的第8引脚；0019所述01阶积分电路模块U6的PI1。
20、、PI2、PO1、PO2、P1、P2、P4引脚悬空，P引脚接运算放大器U1的第6引脚，P3引脚接接运算放大器U1的第7引脚；0020所述01阶积分电路模块U7的PI1、PI2、PO1、PO2、P1、P2、P4引脚悬空，P引脚接运算放大器U2的第9引脚，P3引脚接接运算放大器U2的第8引脚。0021本发明的有益效果是采用链式结构，设计制作了PCB电路，电路由四部分组成，每部分又由四个电阻和一个电位器串联后，与四个电容并联组成的通用分数阶积分模块电路，01阶分数阶积分电路由前三部分组成，第四部分不用，悬空，采用这种方法的实现01阶分数阶混沌系统电路，可靠性高，不易出错。附图说明0022图1为本发明。
21、的链式分数阶积分电路模块内部结构示意图A、内部实际连接图B和01阶积分电路实际连接图C。0023图2为本发明优选实施例的电路连接结构示意图。0024图3和图4为本发明的电路实际连接图。具体实施方式0025下面结合附图和优选实施例对本发明作更进一步的详细描述，参见图1图4。00261、一种链式分数阶积分电路模块，其特征是在于电阻RX与电容CX并联，形成第一部分，电阻RY与电容CY并联，形成第二部分，电阻RZ与电容CZ并联，形成第三部分，电阻RW与电容CW并联，形成第四部分，级联输入引脚PI1、PI2和输出引脚P接第一部分，第一部分接输出引脚P1和第二部分，第二部分接输出引脚P2和第三部分，第三部。
22、分接输出引脚P3和第四部分，第四部分接输出引脚P4和级联输出引脚PO1、PO2。00272、根据权利要求1所述一种链式分数阶积分电路模块，其特征在于所述电阻RX由电位器RX1和电阻RX2、RX3、RX4、RX5串联组成，所述电容CX由电容CX1、CX2、CX3、CX4并联组成；所述电阻RY由电位器RY1和电阻RY2、RY3、RY4、RY5串联组成，所述电容CY由电容CY1、CY2、CY3、CY4，并联组成；所述电阻RZ由电位器RZ1和电阻RZ2、RZ3、RZ4、RZ5串联组成，所述电容CZ由电容CZ1、CZ2、CZ3、CZ4并联组成；所述电阻RW由电位器RW1和电阻RW2、RW3、RW4、RW。
23、5串联组成，所述电容CW由电容CW1、CW2、CW3、CW4并联组成。00283、根据权利要求1所述一种链式分数阶积分电路模块，所述01阶积分电路模块，其特征在于所述级联输入引脚PI1、PI2悬空，所述输出引脚P1、P2、P4悬空，所述级联输出引脚PO1、PO2悬空，所述电阻RX0636M，所述电位器RX1500K，所述电阻RX2100K、RX320K、RX410K、RX551K，所述电容CX1572UF，所述电容CX110UF、CX2说明书CN104202153A4/5页747UF、CX31UF、CX4悬空；所述电阻RY03815M，所述电位器RY1200K,所述电阻RY2100K、RY35。
24、1K、RY420K、RY520K，所述电容CY01572UF，所述电容CY1100NF、CY210NF、CY347NF、CY4悬空；所述电阻RZ056725M，所述电位器RZ1500K和所述电阻RZ251K、RZ310K、RZ451K、RZ51K，所述电容CZ06335NF，所述电容CZ1033NF、CZ2033NF、CZ3悬空、CZ4悬空；所述电阻RW，所述电位器RW1和所述电阻RW2、RW3、RW4、RW5，所述电容CW和所述电容CW1、CW2、CW3、CW4，均悬空。00294、基于通用分数阶积分电路模块的01阶MUTHUSWAMYCHUA混沌系统电路，其特征在于00301MUTHUSW。
25、AMYCHUA混沌系统的数学模型I0031IA1,B1/3,C06,3/200322一个01阶MUTHUSWAMYCHUA混沌系统的数学模型II为0033IIA1,B1/3,C06,3/2,0100343根据01阶MUTHUSWAMYCHUA混沌系统的数学模型II构造模拟电路，利用运算放大器U1、运算放大器U2及电阻和01阶积分电路模块U5、01阶积分电路模块U6、01阶积分电路模块U7构成反相加法器和反相01阶积分器，利用乘法器U3和乘法器U4实现乘法运算，所述运算放大器U1和运算放大器U2采用LF347N，所述乘法器U3和乘法器U4采用AD633JN；0035所述运算放大器U1连接运算放大。
26、器U2、乘法器U4和01阶积分电路模块U5、01阶积分电路模块U6，所述运算放大器U2连接乘法器U3、乘法器U4和01阶积分电路模块U7，所述乘法器U3连接运算放大器U1，所述乘法器U4连接运算放大器U2；0036所述运算放大器U1的第1引脚通过电阻R6与U1的第6引脚相接，第2引脚通过电阻R5与第1引脚相接，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第6引脚接01阶积分电路模块U6的P引脚，第7引脚接输出Y,接01阶积分电路模块U6的P3引脚，接乘法器U4的第1引脚，通过电阻R4与第2引脚相接，通过电阻R2与第13引脚相接，通过电阻R11接U2的第9引脚，第8引脚接。
27、输出X,通过电阻R8与第6引脚相接，接01阶积分电路模块U5的P3引脚，第9引脚接01阶积分电路模块U5的P引脚，第13引脚通过电阻R1与第14引脚相接,第14引脚通过电阻R3与第9引脚相接，；0037所述运算放大器U2的第1、2、6、7引脚悬空，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚输出Z，接01阶积分电路模块U7的P3引脚，接乘法器U3说明书CN104202153A5/5页8的第3引脚，接乘法器U4的第3引脚，通过电阻R12与第9引脚相接，第9引脚接01阶积分电路模块U7的P引脚，第13引脚接通过电阻R9与第14引脚相接，第14引脚通过电阻R13与第9。
28、引脚相接；0038所述乘法器U3的第1引脚接乘法器U4的第7脚，第3引脚接U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R7接运算放大器U1的第9引脚，第8引脚接VCC；0039所述乘法器U4的第1引脚接运算放大器U1的第7脚，第3引脚接运算放大器U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R10接运算放大器U2第13引脚，接乘法器U3的第1引脚，第8引脚接VCC；0040所述01阶积分电路模块U5的PI1、PI2、PO1、PO2、P1、P2、P4引脚悬空，P引脚接运算放大器U1的第9引脚，P3引脚接接运算放大器U1的第8引脚；0041。
29、所述01阶积分电路模块U6的PI1、PI2、PO1、PO2、P1、P2、P4引脚悬空，P引脚接运算放大器U1的第6引脚，P3引脚接接运算放大器U1的第7引脚；0042所述01阶积分电路模块U7的PI1、PI2、PO1、PO2、P1、P2、P4引脚悬空，P引脚接运算放大器U2的第9引脚，P3引脚接接运算放大器U2的第8引脚。0043电路中电阻R1R3R5R6R9R1010K，R2R11100K，R4200K，R45K，R8300K，R12160K。0044当然，上述说明并非对本发明的限制，本发明也不仅限于上述举例，本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也属于本发明的保护范围。说明书CN104202153A1/4页9图1说明书附图CN104202153A2/4页10图2说明书附图CN104202153A103/4页11图3说明书附图CN104202153A114/4页12图4说明书附图CN104202153A12。