《一种薄膜晶体管阵列基板、其制造方法及显示装置.pdf》由会员分享，可在线阅读，更多相关《一种薄膜晶体管阵列基板、其制造方法及显示装置.pdf（11页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104064568A43申请公布日20140924CN104064568A21申请号201410309416122申请日20140630H01L27/12200601H01L21/7720060171申请人上海天马微电子有限公司地址201201上海市浦东新区汇庆路889号申请人天马微电子股份有限公司72发明人翟应腾吴勇54发明名称一种薄膜晶体管阵列基板、其制造方法及显示装置57摘要本发明公开一种薄膜晶体管阵列基板、其制造方法及包括该薄膜晶体管阵列基板的显示装置。所述薄膜晶体管阵列基板包括基板；设置在所述基板上的相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的。
2、多个像素单元；设置在所述基板上的第一金属层；设置在所述第一金属层上的绝缘层，所述绝缘层包括多个过孔，所述过孔暴露出部分第一金属层；设置在所述绝缘层上的半导体层，所述半导体层电连接所述第一金属层；设置在所述半导体层上的第二金属层，所述第二金属层电连接所述半导体层。本发明使用半导体作为刻蚀保护层，在干刻时，可以保护在其下面的栅极金属不被刻蚀，就不需要大面积的源漏金属保护栅极金属，提高设计的自由度。51INTCL权利要求书1页说明书5页附图4页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书5页附图4页10申请公布号CN104064568ACN104064568A1/1页21一种。
3、薄膜晶体管阵列基板，其特征在于，包括基板；设置在所述基板上的相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；设置在所述基板上的第一金属层；设置在所述第一金属层上的绝缘层，所述绝缘层包括多个过孔，所述过孔暴露出部分第一金属层；设置在所述绝缘层上的半导体层，所述半导体层电连接所述第一金属层；设置在所述半导体层上的第二金属层，所述第二金属层电连接所述半导体层。2如权利要求1所述的薄膜晶体管阵列基板，其特征在于，还包括设置在所述像素单元内的多个薄膜晶体管，所述薄膜晶体管包括栅极、栅极绝缘层、半导体有源层、源极和漏极。3如权利要求2所述的薄膜晶体管阵列基板，其特征在于，所。
4、述第一金属层与所述薄膜晶体管的栅极同层。4如权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述绝缘层与所述薄膜晶体管的栅极绝缘层同层。5如权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述半导体层与所述薄膜晶体管的半导体有源层同层。6如权利要求5所述的薄膜晶体管阵列基板，其特征在于，所述第二金属层与所述薄膜晶体管的源极和/或漏极同层。7一种显示装置，其特征在于，包括如权利要求16任一项所述的薄膜晶体管阵列基板。8一种薄膜晶体管阵列基板的制造方法，其特征在于，包括提供一基板；在所述基板上形成一第一金属层，图案化所述金属层，形成栅极；在所述第一金属层上形成一绝缘层，图案化所述绝缘层，绝缘层上形。
5、成多个过孔，所述过孔暴露出部分所述第一金属层；在所述绝缘层上形成一半导体层，所述半导体层电连接所述第一金属层；在所述半导体层上形成一第二金属层，所述第二金属层电连接所述半导体层。9如权利要求8所述的薄膜晶体管阵列基板的制造方法，其特征在于，在所述基板上形成一第一金属层，图案化所述第一金属层，还形成薄膜晶体管的栅极。10如权利要求9所述的薄膜晶体管阵列基板的制造方法，其特征在于，在所述绝缘层上形成一半导体层，还形成薄膜晶体管的半导体有源层。11如权利要求10所述的薄膜晶体管阵列基板的制造方法，其特征在于，在所述半导体层上形成一第二金属层，图案化所述第二金属层，还形成薄膜晶体管的源极和/或漏极。权。
6、利要求书CN104064568A1/5页3一种薄膜晶体管阵列基板、其制造方法及显示装置技术领域0001本发明涉及显示领域，特别是涉及一种薄膜晶体管阵列基板、其制造方法及包括该薄膜晶体管阵列基板的显示装置。背景技术0002有机发光二极管ORGANICLIGHTEMITTINGDIODE，OLED由于同时具备自发光，不需背光源、对比度高、厚度薄、视角广、反应速度快、可用于挠曲性面板、使用温度范围广、构造及制程较简单等优异之特性，被认为是下一代的平面显示器新兴应用技术。0003现有技术中，有机发光二极管显示器的电源线通常设置在像素区域内，驱动元件和被驱动元件被连接在电源线之间，并且通过控制所述驱动元。
7、件的电导来获得期望的显示图像。在使用薄膜晶体管作为驱动元件的情况下，薄膜晶体管的源极端连接到一电源，并且通过与显示数据对应的电压施加到薄膜晶体管栅极端，将薄膜晶体管的跨栅极和源极的电压对应的电流提供给被驱动元件。有机发光二极管显示器的像素区域内电路需要在不同晶体管之间换线，而换线是通过绝缘层上的过孔来完成。0004现有过孔设计为在栅极绝缘层上直接打孔，使栅极金属露出。然后源漏金属覆盖在过孔上使源漏金属与栅极金属联通。在进行过孔设计时，源漏金属边缘离过孔边缘需要有足够的间距，以保证源漏金属可以完整覆盖过孔。防止栅极金属露出。否则，刻蚀源漏金属时，栅极金属有被刻蚀的风险，从而带来过孔连接电阻过大以。
8、及过孔被腐蚀的问题。如果保证源漏金属面积，会降低过孔区域的栅极金属被误刻蚀风险，但会导致过孔区域源漏金属面积过大。考虑到曝光精度，过孔周边的源漏金属走线便需要远离过孔，这为OLED像素电路设计带来了麻烦，不利于提高OLED显示器的PPI以及稳定性。发明内容0005有鉴于此，本发明提供一种薄膜晶体管阵列基板，包括0006基板；0007设置在所述基板上的相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；0008设置在所述基板上的第一金属层；0009设置在所述第一金属层上的绝缘层，所述绝缘层包括多个过孔，所述过孔暴露出部分第一金属层；0010设置在所述绝缘层上的半导体层。
9、，所述半导体层电连接所述第一金属层；0011设置在所述半导体层上的第二金属层，所述第二金属层电连接所述半导体层。0012本发明还提供了一种显示装置，包括上述的薄膜晶体管阵列基板。0013本发明还提供了一种薄膜晶体管阵列基板的制造方法，包括0014提供一基板；0015在所述基板上形成一第一金属层，图案化所述金属层，形成栅极；说明书CN104064568A2/5页40016在所述第一金属层上形成一绝缘层，图案化所述绝缘层，绝缘层上形成多个过孔，所述过孔暴露出部分所述第一金属层；0017在所述绝缘层上形成一半导体层，所述半导体层电连接所述第一金属层；0018在所述半导体层上形成一第二金属层，所述第二。
10、金属层电连接所述半导体层。0019与现有技术相比，本发明具有如下突出的优点之一0020本发明使用半导体作为刻蚀保护层，在干刻源漏金属时，半导体的刻蚀速率极低，因此可以保护在下面的栅极金属不被刻蚀。这样，就不需要大面积的源漏金属保护过孔下的栅极金属。同时，由于半导体与源漏金属不使用同一道光罩图案化，所以没有曝光精度问题。即使考虑到对位偏差，在现有工艺条件下，相对于现有技术案，过孔周围的SD金属走线可以更加靠近过孔。从而提高设计的自由度。附图说明0021图1是现有技术中一种OLED显示器阵列基板上像素单元的结构示意图；0022图2为图1中换线区域的局部放大图；0023图3为换线区域的剖面结构示意图。
11、；0024图4是本发明实施例一提供的薄膜晶体管阵列基板的换线区域的结构示意图；0025图5是本发明实施例一提供的薄膜晶体管阵列基板的换线区域的剖面结构示意图；0026图6至图9是本发明实施例二提供的制程过程中薄膜晶体管阵列基板换线区域的结构示意图。具体实施方式0027请参考图1和图2，图1为现有技术中一种OLED显示器阵列基板上像素单元的结构示意图。从图1中可得，现有技术中的OLED显示器阵列基板上像素单元内设置有多个薄膜晶体管及发光单元，所述薄膜晶体管控制提供给被发光元件的电流，像素区域内电路需要在不同晶体管之间换线，即在换线区域101内，栅极金属和源漏极金属通过绝缘层上的过孔来完成换线。请。
12、参考图2和图3，图2为图1中换线区域的局部放大图，图3为换线区域的剖面结构示意图。从图中可得，现有技术中的OLED显示器阵列基板的换线区域101包括基板图中未示出；设置在所述基板上的栅极层103；设置在所述栅极层103上的绝缘层106，所述绝缘层106形成有过孔102；设置在所述过孔102位置的源漏极金属104。0028现有技术中，过孔设计为在栅极绝缘层上直接打孔，使栅极金属露出。然后源漏金属覆盖在过孔上使源漏金属与栅极金属联通。在进行过孔设计时，源漏金属边缘离过孔边缘需要有足够的间距，以保证源漏金属可以完整覆盖过孔。防止栅极金属露出。否则，刻蚀源漏金属时，栅极金属有被刻蚀的风险，从而带来过孔。
13、连接电阻过大以及过孔被腐蚀的问题。如果保证源漏金属面积，会降低过孔区域的栅极金属被误刻蚀风险，但会导致过孔区域源漏金属面积过大。考虑到曝光精度，过孔周边的源漏金属走线便需要远离过孔，这为OLED像素电路设计带来了麻烦，不利于提高OLED显示器的PPI以及稳定性。0029现在，将在下文中参照附图更充分地描述本发明，在附图中示出了本发明的示例性实施例。然而，本发明可以以多种不同的形式来实施，不应该被理解为局限于在此提出的说明书CN104064568A3/5页5实施例。相反，提供这些实施例使本公开将是彻底的和完全的，并会将本发明的范围充分地传达给本领域的技术人员。相同的标号始终表示相同的元件。003。
14、0应该理解，当元件被称作“在”另一元件“上”时，该元件可以直接在另一元件上，或者可以在它们之间存在中间元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。如这里所使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。0031应该理解的是，虽然术语第一、第二、第三等可以在这里用来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组。
15、件、区域、层或部分。0032这里使用的术语仅为了描述具体的实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。0033另外，在这里可以使用诸如“下”或“底部”以及“上”或“顶部”的相对术语来描述如附图中示出的一个元件与其他元件的关系。应该理解的是，相对术语意在包括装置的除在附图中描述的方位之外不同方位。例如，如果在一个附图中的装置被翻转。
16、，则被描述为在其它元件“下”侧上的元件应该被随后定位为在其它元件“上”侧。因此，根据附图的具体方位，示例性术语“下”可以包括“下”和“上”两个方向。类似地，如果一个附图中的装置被翻转，则被描述为“在”其它元件“下”或“下方”的元件应该被随后定位为“在”其它元件“上”。因此，示例性术语“在下”或“在下方”可以包括上和下两种方位。0034本发明提供一种薄膜晶体管阵列基板，包括基板；设置在所述基板上的相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；设置在所述基板上的第一金属层；设置在所述第一金属层上的绝缘层，所述绝缘层包括多个过孔，所述过孔暴露出部分第一金属层；设置在。
17、所述绝缘层上的半导体层，所述半导体层电连接所述第一金属层；设置在所述半导体层上的第二金属层，所述第二金属层电连接所述半导体层。0035本发明还提供了一种显示装置，包括上述的薄膜晶体管阵列基板。0036本发明还提供了一种薄膜晶体管阵列基板的制造方法，包括提供一基板；在所述基板上形成一第一金属层，图案化所述金属层，形成栅极；在所述第一金属层上形成一绝缘层，图案化所述绝缘层，绝缘层上形成多个过孔，所述过孔暴露出部分所述第一金属层；在所述绝缘层上形成一半导体层，所述半导体层电连接所述第一金属层；在所述半导体层上形成一第二金属层，所述第二金属层电连接所述半导体层。0037本发明使用半导体作为刻蚀保护层，。
18、在干刻源漏金属时，半导体的刻蚀速率极低，因此可以保护在下面的栅极金属不被刻蚀。这样，就不需要大面积的源漏金属保护过孔下的栅极金属。同时，由于半导体与源漏金属不使用同一道光罩图案化，所以没有曝光精度问题。即使考虑到对位偏差，在现有工艺条件下，相对于现有技术案，过孔周围的SD金属走线说明书CN104064568A4/5页6可以更加靠近过孔。从而提高设计的自由度。0038为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。0039实施例一0040请参考图4和图5，图4是本发明实施例一提供的薄膜晶体管阵列基板的换线区域的结构示意图，图5是本发明实施例一提供的薄。
19、膜晶体管阵列基板的换线区域的剖面结构示意图。从图中可得，本发明实施例一提供的薄膜晶体管阵列基板，包括基板图中未示出，所述基板可以是刚性基板也可以是柔性基板，本实施例并未对此作出限制；设置在所述基板上的相交且绝缘的多条扫描线和多条数据线图中未示出，及所述扫描线和所述数据线定义的多个像素单元图中未示出；设置在所述基板上的第一金属层203；设置在所述第一金属层203上的绝缘层206，所述绝缘层206包括多个过孔202，所述过孔202暴露出部分第一金属层203；设置在所述绝缘层206上所述过孔202位置的半导体层205，所述半导体层205电连接所述第一金属层203，所述半导体层205可以是非晶硅半导体。
20、、多晶硅半导体层、氧化物半导体层等，本实施例并未对此作出限制，本实施例以所述半导体层205为氧化物半导体层为例；设置在所述半导体层205上的第二金属层204，所述第二金属层204电连接所述半导体层205。0041所述的薄膜晶体管阵列基板，还包括设置在所述像素单元内的多个薄膜晶体管，所述薄膜晶体管包括栅极、栅极绝缘层、半导体有源层、源极和漏极。可选的，所述第一金属层与所述薄膜晶体管的栅极同层，所述绝缘层与所述薄膜晶体管的栅极绝缘层同层，所述半导体层与所述薄膜晶体管的半导体有源层同层，所述第二金属层与所述薄膜晶体管的源极和/或漏极同层。这样在使用半导体层作为栅极金属的刻蚀阻挡层时，制程不需要增加任。
21、何步骤即可完成。0042有研究显示，金属原子十分容易扩散入氧化物半导体层，将其转化为导体，并且电阻接近ITO的水平。由于氧化物层膜后只有501000，栅极金属和源漏极金属间多出的氧化物中间层不会带来大的过孔电阻。0043本实施例提供的方案特别适用于OLED像素设计。本实施例使用氧化物半导体作为刻蚀保护层，在干刻源漏金属时，氧化物的刻蚀速率极低，因此可以保护在下面的栅极金属不被刻蚀。这样，就不需要大面积的源漏金属保护过孔下的栅极金属，从而可以缩小过孔面积。同时，由于氧化物半导体与源漏金属不使用同一道光罩图形化，所以没有曝光精度问题。即使考虑到对位偏差，在现有工艺条件下，相对于现有技术，过孔周围的。
22、源漏金属走线可以更加靠近过孔。从而提高设计的自由度。0044为了提高氧化物半导体的导电特性，在氧化物半导体层和源漏金属制成结束后进行退火处理。使得金属层中的金属粒子扩散入透明氧化物半导体层，使之产生大量氧空位缺陷而变为导体。再考虑到氧化物膜层厚度只有501000。从而不会产生过大的电阻。0045本实施例还提供一种显示装置，包括上述的薄膜晶体管阵列基板。所述显示装置可以是液晶显示装置，也可以是有机发光显示装置等。0046实施例二0047请参考图6至图9，图6至图9是本发明实施例二提供的制程过程中薄膜晶体管阵列基板换线区域的结构示意图。本实施例提供的薄膜晶体管阵列基板换线区域的制造说明书CN104。
23、064568A5/5页7方法，包括提供一基板图中未示出；在所述基板上形成一第一金属层，图案化所述金属层，形成栅极203，如图6所示；在所述栅极203上形成一绝缘层206，图案化所述绝缘层206，绝缘层上形成多个过孔202，所述过孔202暴露出部分所述栅极203，如图7所示；在所述绝缘层206上过孔202处形成一半导体层205，所述半导体层205电连接所述栅极203，如图8所示；在所述半导体层205上形成一第二金属层204，所述第二金属层204电连接所述半导体层205，如图9所示。0048其中，在所述基板上形成一第一金属层，图案化所述第一金属层，还形成薄膜晶体管的栅极。在所述绝缘层上形成一半导体。
24、层，还形成薄膜晶体管的半导体有源层。在所述半导体层上形成一第二金属层，图案化所述第二金属层，还形成薄膜晶体管的源极和/或漏极。0049以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。说明书CN104064568A1/4页8图1说明书附图CN104064568A2/4页9图2图3说明书附图CN104064568A3/4页10图4图5说明书附图CN104064568A104/4页11图6图7图8图9说明书附图CN104064568A11。