《一种新型上电复位电路.pdf》由会员分享，可在线阅读，更多相关《一种新型上电复位电路.pdf（9页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104135255A43申请公布日20141105CN104135255A21申请号201410373318422申请日20140730H03K17/2220060171申请人遵义师范学院地址563000贵州省遵义市上海路830号72发明人杨洁邹江彭侨74专利代理机构北京路浩知识产权代理有限公司11002代理人谷庆红54发明名称一种新型上电复位电路57摘要本发明提供了一种新型上电复位电路，包括基准电流源单元、电流镜单元、延时单元、掉电检测单元和触发器单元；所述基准电流源单元、电流镜单元、延时单元、掉电检测单元和触发器单元依次导线顺序连接，所述基准电流源单元的输入端与电源连接，。
2、所述触发器单元的输出端与复位控制输入端连接，所述电流镜单元的输出端还与掉电检测单元的输入端连接，所述延时单元的输出端还与触发器单元的输入端连接。本发明上电复位电路采用PF级的电容就能实现100MS以上的复位时间，适用于需要较长复位时间的大规模SOC系统；此外，上电复位信号的复位时间受温度影响较小，改善了改POR电路的温度特性，该电路使用的电阻和电容比较小，有利于片上集成。51INTCL权利要求书2页说明书4页附图2页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书4页附图2页10申请公布号CN104135255ACN104135255A1/2页21一种新型上电复位电路，包括。
3、基准电流源单元101、电流镜单元102、延时单元103、掉电检测单元104和触发器单元105，其特征在于所述基准电流源单元101、电流镜单元102、延时单元103、掉电检测单元104和触发器单元105依次导线顺序连接，所述基准电流源单元101的输入端与电源连接，所述触发器单元105的输出端与复位控制输入端连接，所述电流镜单元102的输出端还与掉电检测单元104的输入端连接，所述延时单元103的输出端还与触发器单元105的输入端连接。2如权利要求1所述的新型上电复位电路，其特征在于所述触发器单元105为施密特触发器单元。3如权利要求1所述的新型上电复位电路，其特征在于所述基准电流源单元101包括。
4、电容C1，电阻R1，PMOS管MP1、MP2，NMOS管MN1MN5，所述NMOS管MN4的栅极与NMOS管MN5的漏极连接后通过电容C1与电源VDD连接；所述PMOS管MP1和MP2的源级均与电源VDD连接，所述PMOS管MP1和MP2的栅极相连接后与NMOS管MN4的漏极连接，再与PMOS管MP2的漏极连接，所述NMOS管MN4的漏极与电流镜单元102的输入端连接；所述PMOS管MP1和MP2的漏级分别与NMOS管MN1、MN2的漏极连接，所述NMOS管MN1和MN2的栅极相连接后与NMOS管MN1的漏极连接，所述NMOS管MN1的源级与NMOS管MN3的漏极连接，所述NMOS管MN3的栅。
5、极和漏极连接后与NMOS管MN5的栅极连接，所述NMOS管MN2的源级经电阻R1与接地点VSS连接，所述NMOS管MN3、MN4、MN5的源级均与接地点VSS连接。4如权利要求1所述的新型上电复位电路，其特征在于所述电流镜单元102包括PMOS管MP3MP6，NMOS管MN6MN9，所述PMOS管MP3MP6的源级均与电源VDD连接，所述PMOS管MP3的栅极与基准电流源单元101的输出端连接，所述PMOS管MP3的漏极与NMOS管MN6的漏极连接，所述NMOS管MN6和MN7的栅极相连接后与NMOS管MN6的漏极连接，所述NMOS管MN7的漏极与PMOS管MP4的漏极连接，所述PMOS管MP。
6、4和MP5的栅极相连接后与PMOS管MP4的漏极连接，所述PMOS管MP5的漏极与NMOS管MN8的漏极连接，所述NMOS管MN8和MN9的栅极相连接后与NMOS管MN8的漏极连接，所述NMOS管MN8的漏极还与掉电检测单元104的输入端连接，所述NMOS管MN9的漏极与PMOS管MP6的漏极连接，所述PMOS管MP6的栅极与漏极相连接后与延时单元103的输入端连接，所述NMOS管MN6MN9的源级均与接地点VSS连接。5如权利要求1所述的新型上电复位电路，其特征在于所述延时单元103包括PMOS管MP7和电容C2，所述PMOS管MP7的源级与电源VDD连接，栅极与电流镜单元102的输出端连接。
7、，PMOS管MP7的漏极经过电容C2与接地点VSS连接，所述PMOS管MP7的漏极还分别与掉电检测单元104、触发器单元105的输入端连接。6如权利要求1所述的新型上电复位电路，其特征在于所述掉电检测单元104包括PMOS管MP8MP9，NMOS管MN10，电阻R2和二极管D1；所述PMOS管MP8的源级分别与延时单元103的输出端、触发器单元105的输入端连接，PMOS管MP8的栅极与NMOS管MN10的漏极连接后与PMOS管MP9的漏极连接，所述PMOS管MP9的源级与电源VDD连接，栅极经电阻R2与电源VDD连接，所述PMOS管MP9的栅极还与二极管D1的正极连接，所述二极管D1的负极与。
8、接地点VSS连接，所述PMOS管MP8的漏极和NMOS管MN10的源级均与接地点VSS连接。7如权利要求2所述的新型上电复位电路，其特征在于所述触发器单元105包括权利要求书CN104135255A2/2页3PMOS管MP10MP13，NMOS管MN11MN14，所述PMOS管MP10、MP13和NMOS管MN13的源级均与电源VDD连接，所述PMOS管MP10、MP11和NMOS管MN11、MN12的栅极相连接后与延时单元103和掉电检测单元104的输出端连接；所述PMOS管MP10的漏极与PMOS管MP11的源级连接后与PMOS管MP12的源级连接；所述PMOS管MP12的漏极与接地点VS。
9、S连接，PMOS管MP12的栅极与NMOS管MN13的栅极相连接后分别与PMOS管MP11的漏极、NMOS管MN11的漏极、PMOS管MP13的栅极和NMOS管MN14的栅极连接；所述NMOS管MN11的源级和NMOS管MN12的漏极连接后与NMOS管MN13的漏极连接，所述PMOS管MP13和NMOS管MN14的漏极连接后与复位控制输入端连接，所述NMOS管MN12和MN14的源级与接地点VSS连接。权利要求书CN104135255A1/4页4一种新型上电复位电路技术领域0001本发明涉及一种新型上电复位电路。背景技术0002随着CMOSIC的发展，片上集成系统SOC的集成度越来越高，功能越。
10、来越复杂，模拟系统和数字系统通常集成在同一块芯片上，并且采用统一的的电源供电。当电源上电的时候，需要一个复位信号来初始化数字电路中的存储单元，如数字寄存器，以及模拟电路中积分器等等，以确保整个芯片进入正常的工作状态。此外，芯片工作过程中电源电压过低时，也需要复位信号来防止芯片工作在不正常状态。因此上电复位电路POR是SOC中不可缺少的组成部分。目前的上电复位电路中普遍存在复位信号的时间短、复位信号时间长短受温度变化的影响大的问题。0003中国专利ZL2013201123921公开了一种用于液晶驱动电路的上电复位电路，该上电复位电路通过M个依次串联的MOS开关组有效延长其输出的上电复位信号RST。
11、维持高电平的时间，保证缓慢上电的情况下整个液晶驱动电路能够可靠地复位，解决了复位信号的时间短的问题，但是复位信号时间长短仍然受到温度变化的影响。发明内容0004为解决上述技术问题，本发明提供了一种新型上电复位电路，该新型上电复位电路通过基准电流源单元、电流镜单元、延时单元、掉电检测单元以及施密特触发器单元解决了复位信号时间短、复位时间受温度变化影响很大的问题。0005本发明通过以下技术方案得以实现。0006本发明提供的一种新型上电复位电路，包括基准电流源单元、电流镜单元、延时单元、掉电检测单元和触发器单元；所述基准电流源单元、电流镜单元、延时单元、掉电检测单元和触发器单元依次导线顺序连接，所述。
12、基准电流源单元的输入端与电源连接，所述触发器单元的输出端与复位控制输入端连接，所述电流镜单元的输出端还与掉电检测单元的输入端连接，所述延时单元的输出端还与触发器单元的输入端连接。0007所述触发器单元为施密特触发器单元。0008所述基准电流源单元包括电容C1，电阻R1，PMOS管MP1、MP2，NMOS管MN1MN5，所述NMOS管MN4的栅极与NMOS管MN5的漏极连接后通过电容C1与电源VDD连接；所述PMOS管MP1和MP2的源级均与电源VDD连接，所述PMOS管MP1和MP2的栅极相连接后与NMOS管MN4的漏极连接，所述NMOS管MN4的漏极与电流镜单元的输入端连接；所述PMOS管M。
13、P1和MP2的漏级分别与NMOS管MN1、MN2的漏极连接，所述NMOS管MN1和MN2的栅极相连接后与NMOS管MN1的漏极连接，所述NMOS管MN1的源级与NMOS管MN3的漏极连接，所述NMOS管MN3的栅极和漏极连接后与NMOS管MN5的栅极连接，所述NMOS管MN2的源级经电阻R1与接地点VSS连接，所述NMOS管MN3、MN4、MN5的源级均与接地点VSS连接。0009所述电流镜单元包括PMOS管MP3MP6，NMOS管MN6MN9，所述PMOS管MP3说明书CN104135255A2/4页5MP6的源级均与电源VDD连接，所述PMOS管MP3的栅极与基准电流源单元的输出端连接，所。
14、述PMOS管MP3的漏极与NMOS管MN6的漏极连接，所述NMOS管MN6和MN7的栅极相连接后与NMOS管MN6的漏极连接，所述NMOS管MN7的漏极与PMOS管MP4的漏极连接，所述PMOS管MP4和MP5的栅极相连接后与PMOS管MP4的漏极连接，所述PMOS管MP5的漏极与NMOS管MN8的漏极连接，所述NMOS管MN8和MN9的栅极相连接后与NMOS管MN8的漏极连接，所述NMOS管MN8的漏极还与掉电检测单元的输入端连接，所述NMOS管MN9的漏极与PMOS管MP6的漏极连接，所述PMOS管MP6的栅极与漏极相连接后与延时单元的输入端连接，所述NMOS管MN6MN9的源级均与接地点。
15、VSS连接。0010所述延时单元包括PMOS管MP7和电容C2，所述PMOS管MP7的源级与电源VDD连接，栅极与电流镜单元的输出端连接，PMOS管MP7的漏极经过电容C2与接地点VSS连接，所述PMOS管MP7的漏极还分别与掉电检测单元、触发器单元的输入端连接。0011所述掉电检测单元包括PMOS管MP8MP9，NMOS管MN10，电阻R2和二极管D1；所述PMOS管MP8的源级分别与延时单元的输出端、触发器单元的输入端连接，PMOS管MP8的栅极与NMOS管MN10的漏极连接后与PMOS管MP9的漏极连接，所述PMOS管MP9的源级与电源VDD连接，栅极经电阻R2与电源VDD连接，所述PM。
16、OS管MP9的栅极还与二极管D1的正极连接，所述二极管D1的负极与接地点VSS连接，所述PMOS管MP8的漏极和NMOS管MN10的源级均与接地点VSS连接。0012所述触发器单元包括PMOS管MP10MP13，NMOS管MN11MN14，所述PMOS管MP10、MP13和NMOS管MN13的源级均与电源VDD连接，所述PMOS管MP10、MP11和NMOS管MN11、MN12的栅极相连接后与延时单元和掉电检测单元的输出端连接；所述PMOS管MP10的漏极与PMOS管MP11的源级连接后与PMOS管MP12的源级连接；所述PMOS管MP12的漏极与接地点VSS连接，PMOS管MP12的栅极与N。
17、MOS管MN13的栅极相连接后分别与PMOS管MP11的漏极、NMOS管MN11的漏极、PMOS管MP13的栅极和NMOS管MN14的栅极连接；所述NMOS管MN11的源级和NMOS管MN12的漏极连接后与NMOS管MN13的漏极连接，所述PMOS管MP13和NMOS管MN14的漏极连接后与复位控制输入端连接，所述NMOS管MN12和MN14的源级与接地点VSS连接。0013本发明的有益效果在于上电复位电路主要由基准电流源单元、电流镜单元、延时单元、掉电检测单元以及施密特触发器单元五个模块构成。该POR电路采用PF级的电容就能实现100MS以上的复位时间，适用于需要较长复位时间的大规模SOC系。
18、统；此外由于基准电流源单元的引入，使得上电复位信号的复位时间受温度影响较小，改善了改POR电路的温度特性，该电路使用的电阻和电容比较小，有利于片上集成。附图说明0014图1是本发明的原理框图；0015图2是本发明基准电流源单元的电路图；0016图3是本发明电流镜单元的电路图；0017图4是本发明延时单元的电路图；0018图5是本发明掉电检测单元的电路图；0019图6是本发明触发器单元的电路图；说明书CN104135255A3/4页60020图中101基准电流源单元，102电流镜单元，103延时单元，104掉电检测单元，105触发器单元。具体实施方式0021下面进一步描述本发明的技术方案，但要求。
19、保护的范围并不局限于所述。0022如图1所示的一种新型上电复位电路，包括基准电流源单元101、电流镜单元102、延时单元103、掉电检测单元104和触发器单元105；所述基准电流源单元101、电流镜单元102、延时单元103、掉电检测单元104和触发器单元105依次导线顺序连接，所述基准电流源单元101的输入端与电源连接，所述触发器单元105的输出端与复位控制输入端连接，所述电流镜单元102的输出端还与掉电检测单元104的输入端连接，所述延时单元103的输出端还与触发器单元105的输入端连接。0023所述触发器单元105为施密特触发器单元。0024如图2所示的基准电流源单元101，所述基准电流。
20、源单元101包括电容C1，电阻R1，PMOS管MP1、MP2，NMOS管MN1MN5，所述NMOS管MN4的栅极与NMOS管MN5的漏极连接后通过电容C1与电源VDD连接；所述PMOS管MP1和MP2的源级均与电源VDD连接，所述PMOS管MP1和MP2的栅极相连接后与NMOS管MN4的漏极连接，所述NMOS管MN4的漏极与电流镜单元102的输入端连接；所述PMOS管MP1和MP2的漏级分别与NMOS管MN1、MN2的漏极连接，所述NMOS管MN1和MN2的栅极相连接后与NMOS管MN1的漏极连接，所述NMOS管MN1的源级与NMOS管MN3的漏极连接，所述NMOS管MN3的栅极和漏极连接后与。
21、NMOS管MN5的栅极连接，所述NMOS管MN2的源级经电阻R1与接地点VSS连接，所述NMOS管MN3、MN4、MN5的源级均与接地点VSS连接。基准电流源单元101具有一阶温度补偿，因而温度变化对复位信号的复位时间影响较小，所以通过适当调节相关参数，就能得到一个具有一阶温度补偿的基准电流。0025如图3所示的基准电流源单元102，所述电流镜单元102包括PMOS管MP3MP6，NMOS管MN6MN9，所述PMOS管MP3MP6的源级均与电源VDD连接，所述PMOS管MP3的栅极与基准电流源单元101的输出端连接，所述PMOS管MP3的漏极与NMOS管MN6的漏极连接，所述NMOS管MN6和。
22、MN7的栅极相连接后与NMOS管MN6的漏极连接，所述NMOS管MN7的漏极与PMOS管MP4的漏极连接，所述PMOS管MP4和MP5的栅极相连接后与PMOS管MP4的漏极连接，所述PMOS管MP5的漏极与NMOS管MN8的漏极连接，所述NMOS管MN8和MN9的栅极相连接后与NMOS管MN8的漏极连接，所述NMOS管MN8的漏极还与掉电检测单元104的输入端连接，所述NMOS管MN9的漏极与PMOS管MP6的漏极连接，所述PMOS管MP6的栅极与漏极相连接后与延时单元103的输入端连接，所述NMOS管MN6MN9的源级均与接地点VSS连接。0026如图4所示的基准电流源单元103，所述延时单。
23、元103包括PMOS管MP7和电容C2，所述PMOS管MP7的源级与电源VDD连接，栅极与电流镜单元102的输出端连接，PMOS管MP7的漏极经过电容C2与接地点VSS连接，所述PMOS管MP7的漏极还分别与掉电检测单元104、触发器单元105的输入端连接。0027如图5所示的基准电流源单元104，所述掉电检测单元104包括PMOS管MP8MP9，NMOS管MN10，电阻R2和二极管D1；所述PMOS管MP8的源级分别与延时单元103的输说明书CN104135255A4/4页7出端、触发器单元105的输入端连接，PMOS管MP8的栅极与NMOS管MN10的漏极连接后与PMOS管MP9的漏极连接。
24、，所述PMOS管MP9的源级与电源VDD连接，栅极经电阻R2与电源VDD连接，所述PMOS管MP9的栅极还与二极管D1的正极连接，所述二极管D1的负极与接地点VSS连接，所述PMOS管MP8的漏极和NMOS管MN10的源级均与接地点VSS连接。0028如图6所示的基准电流源单元105，所述触发器单元105包括PMOS管MP10MP13，NMOS管MN11MN14，所述PMOS管MP10、MP13和NMOS管MN13的源级均与电源VDD连接，所述PMOS管MP10、MP11和NMOS管MN11、MN12的栅极相连接后与延时单元103和掉电检测单元104的输出端连接；所述PMOS管MP10的漏极与。
25、PMOS管MP11的源级连接后与PMOS管MP12的源级连接；所述PMOS管MP12的漏极与接地点VSS连接，PMOS管MP12的栅极与NMOS管MN13的栅极相连接后分别与PMOS管MP11的漏极、NMOS管MN11的漏极、PMOS管MP13的栅极和NMOS管MN14的栅极连接；所述NMOS管MN11的源级和NMOS管MN12的漏极连接后与NMOS管MN13的漏极连接，所述PMOS管MP13和NMOS管MN14的漏极连接后与复位控制输入端连接，所述NMOS管MN12和MN14的源级与接地点VSS连接。0029本发明在实际工作过程中，基准电流源单元101产生具有一阶温度补偿的基准电流，电流镜单。
26、元102复制并等比例减小该基准电流，这样给延时单元充电的电流只有NA级，从而采用一个PF级的电容就能得到复位时间为100MS以上的复位信号。0030当电源电压低于开启电压时,基准电流源处于关断状态，延时单元103中的PMOS开关管MP7的漏级电压VA为低，RESET信号输出也为零；当电源电压继续上升，基准电流源开始工作，延时单元103中的PMOS开关管MP7开始给电容C2充电，从而PMOS开关管MP7的漏级电压VA开始增大，直至大于触发器单元105的高转换点电压，RESET信号翻转，输出为高。RESET信号的持续时间与流过PMOS开关管MP7的电流，电容C2以及触发器单元105的高转换点电压有。
27、关，流过PMOS开关管MP7的电流越小，电容C2越大，触发器单元105的高转换点电压值越大，RESET信号的持续时间就越长。0031正常工作情况下，掉电检测单元104不工作，因为掉电检测单元104中电阻R2上的压降使PMOS开关管MP9导通，PMOS开关管MP9漏极电压VB就被拉到电源电压VDD，从而关断PMOS开关管MP8。当电源电压出现扰动且低于掉电检测阈值电压时，PMOS开关管MP9关断，NMOS开关管MN10拉低PMOS开关管MP9漏极电压VB，PMOS开关管MP8对电容C2进行快速放电，PMOS开关管MP7的漏级VA低于触发器单元105的低转换点电压时，产生RESET信号。通过调整PMOS开关管MP10MP12和NMOS开关管MN11MN13的尺寸，可以改变低转换点电压和高转换点电压的值。当电源电压低于掉电检测单元104的阈值电压时，持续多久时间就可以被检测到取决于PMOS开关管MP8释放掉电容C2上的电荷的时间为掉电检测单元104可以检测的电源扰动的最短时间。说明书CN104135255A1/2页8图1图2说明书附图CN104135255A2/2页9图3图4图5图6说明书附图CN104135255A。