《一种适合于DMR的快速插值成型滤波方法.pdf》由会员分享，可在线阅读，更多相关《一种适合于DMR的快速插值成型滤波方法.pdf（7页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104079343A43申请公布日20141001CN104079343A21申请号201410327117022申请日20140710H04B7/26200601H04L27/1220060171申请人无锡交大联云科技有限公司地址214046江苏省无锡市新区传感网大学科技园清源路立业楼C区21072发明人黄金伟杨震韦祥云曹婷婷王斌吴兴健潘双玲杨文君74专利代理机构南京经纬专利商标代理有限公司32200代理人朱小兵54发明名称一种适合于DMR的快速插值成型滤波方法57摘要本发明公开了一种适合于DMR的快速插值成型滤波方法，该方法包括如下步骤首先对需要传送的132个基带四电平符。
2、号（3，3，1和1）进行8倍插值（每2个符号之间插入7个0），让数据扩展到1056个数；然后将这1056个数送入一个预先设计好的成型滤波器中，进行卷积运算；最后将卷积运算的结果进行适当的数据调整，以满足DA满量程和通道地址的要求。本方法采用多速率处理技术，能够提高信号的时域分辨率，提高信号的采样率，使用卷积算法对四电平基带信号进行成型滤波，并省去了和0相乘的步骤，减少了运算量，从而加速了插值成型滤波的实现，为DMR的可靠性快速性提供了方便。51INTCL权利要求书1页说明书4页附图1页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图1页10申请公布号CN104079。
3、343ACN104079343A1/1页21一种适合于DMR的快速插值成型滤波方法，其特征在于，具体步骤包括步骤一、根据DMR协议的要求，得出成型滤波器的系数，将所述成形滤波器的系数存放于一个自定义的数组中；步骤二、将步骤一得出的成形滤波器系数经过浮点转定点方法转化后，存放至步骤一自定义的数组中；步骤三、设置一个输入序列数组，将成型滤波前的四电平符号序列存放在所述输入序列数组中；步骤四、设置一个输出序列数组，将成型滤波后得出的经过基带调制的符号存放在所述输出序列数组中；步骤五、将输入序列数组的四电平符号进行插值成型滤波；对插值成型滤波过程中的卷积运算进行优化设计，分为4个阶段处理，分别对应输出。
4、序列数组下标取值的不同区间范围；步骤六、对经过插值成型滤波的输出序列数组进行偏置、移位处理；步骤七、根据DA传输要求，将经过步骤六处理后的输出序列数组增加上相应的地址信息，然后发送数据。2如权利要求1所述的一种适合于DMR的快速插值成型滤波方法，其特征在于步骤一中，所述成型滤波器为平方根升余弦滤波器，其采样频率为384KHZ；在进行滤波之前对基带信号进行8倍内插，根据MATLAB仿真，得出平方根生余弦滤波器的滤波系数。3如权利要求2所述的一种适合于DMR的快速插值成型滤波方法，其特征在于，步骤五中对插值成型滤波过程中的卷积运算的优化设计包括（501）对进行插值成型滤波的基带信号进行过8倍内插0。
5、处理；（502）将平方根升余弦滤波器的系数对称设置，滤波器阶数为16阶。4如权利要求1所述的一种适合于DMR的快速插值成型滤波方法，其特征在于，所述步骤六具体包括（601）所有数据增加16338变为无符号数；（602）所有数据右移5位，以满足10位的精度要求。权利要求书CN104079343A1/4页3一种适合于DMR的快速插值成型滤波方法技术领域0001本发明总体涉及一种适合于DMR的快速插值成型滤波方法，涉及数字移动无线通信技术领域。背景技术0002专用无线通信系统在当今发展迅速，由于其具备特有的调度功能、组呼功能和快速呼叫的特性，因此在通信领域发挥着巨大的作用。随着移动通信技术的发展，专。
6、用无线通信系统正逐步经历由模拟向数字的转变。DMRDIGITALMOBILERADIO，数字移动无线通信系统是国际ETSI组织提出的最新专用数字通信系统标准,它所用的数字调制方式为4FSK。0003在数字移动无线通信系统的设计中，DMR物理层的一些关键技术包括4FSK调制解调，组帧解帧，同步等技术。4FSK调制中最重要的就是成型滤波的实现。现有技术中缺少一种适用于DMR的快速插值成型滤波方法。发明内容0004本发明所要解决的技术问题是提供一种适合于DMR的快速插值成型滤波方法，通过对四电平基带信号进行整数倍内插，然后采取以卷积形式实现的快速成型滤波，从而加速算法的实现速度，最终得满足DMR协议。
7、要求的基带信号。0005本发明为解决上述技术问题采用以下技术方案一种适合于DMR的快速插值成型滤波方法，具体步骤包括步骤一、根据DMR协议的要求，得出成型滤波器的系数，将所述成形滤波器的系数存放于一个自定义的数组中；步骤二、将步骤一得出的成形滤波器系数经过浮点转定点方法转化后，存放至步骤一自定义的数组中；步骤三、设置一个输入序列数组，将成型滤波前的四电平符号序列存放在所述输入序列数组中；步骤四、设置一个输出序列数组，将成型滤波后得出的经过基带调制的符号存放在所述输出序列数组中；步骤五、将输入序列数组的四电平符号进行插值成型滤波；对插值成型滤波过程中的卷积运算进行优化设计，分为4个阶段处理，分别。
8、对应输出序列数组下标取值的不同区间范围；步骤六、对经过插值成型滤波的输出序列数组进行偏置、移位处理；步骤七、根据DA传输要求，将经过步骤六处理后的输出序列数组增加上相应的地址信息，然后发送数据。0006作为本发明的进一步优选方案，所述步骤一中，所述成型滤波器为平方根升余弦滤波器，其采样频率为384KHZ；说明书CN104079343A2/4页4在进行滤波之前对基带信号进行8倍内插，根据MATLAB仿真，得出平方根生余弦滤波器的滤波系数。0007作为本发明的进一步优选方案，步骤五中对插值成型滤波过程中的卷积运算的优化设计包括（501）对进行插值成型滤波的基带信号进行过8倍内插0处理；（502）所。
9、述平方根升余弦滤波器的系数是对称设置，滤波器阶数为16阶。0008作为本发明的进一步优选方案，所述步骤六具体包括（601）所有数据增加16338变为无符号数；（602）所有数据右移5位，以满足10位的精度要求。0009本发明采用以上技术方案与现有技术相比，具有以下技术效果本方法采用多速率处理技术，能够提高信号的时域分辨率，提高信号的采样率，使用卷积算法对四电平基带信号进行成型滤波，并省去了和0相乘的步骤，减少了运算量，从而加速了插值成型滤波的实现，为DMR的可靠性快速性提供了方便。附图说明0010图1为本发明所公开的方法工作流程图。具体实施方式0011下面详细描述本发明的实施方式，所述实施方式。
10、的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。0012本技术领域技术人员可以理解的是，本发明中涉及到的相关模块及其实现的功能是在改进后的硬件及其构成的装置、器件或系统上搭载现有技术中常规的计算机软件程序或有关协议就可实现，并非是对现有技术中的计算机软件程序或有关协议进行改进。例如，改进后的计算机硬件系统依然可以通过装载现有的软件操作系统来实现该硬件系统的特定功能。因此，可以理解的是，本发明的创新之处在于对现有技术中硬件模块的改进及其连接组合关系，而非仅仅是对。
11、硬件模块中为实现有关功能而搭载的软件或协议的改进。0013本技术领域技术人员可以理解的是，本发明中提到的相关模块是用于执行本申请中所述操作、方法、流程中的步骤、措施、方案中的一项或多项的硬件设备。所述硬件设备可以为所需的目的而专门设计和制造，或者也可以采用通用计算机中的已知设备或已知的其他硬件设备。所述通用计算机有存储在其内的程序选择性地激活或重构。0014本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加。
12、一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的任一单元和全部组合。0015本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语（包括技术术说明书CN104079343A3/4页5语和科学术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，。
13、并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。0016本发明所公开的方法中主要包括一、基带成型滤波器的设计数字滤波是数字信号处理的基本方法，数字滤波器通常是以有限精度算法实现线性时不变离散系统来完成对信号的滤波处理。它具有精确度高,稳定性好,灵活性大等优点。0017本发明中，采用的是平方根升余弦滚降滤波器，根据采样频率是384KB/S，进行滤波之前对基带信号进行了8倍内插，根据MATLAB仿真，最后得出平方根生余弦滤波器的滤波系数。0018二、平方根升余弦滤波器设计；三、滤波器系数的浮点转定点由于某些DSP对浮点计算的不支持，现设计一种简易的快速的对滤波器系数进行的浮点转定点方案。
14、经过MATLAB仿真得到的滤波器系数的绝对值小于1，把此系数扩大整数倍后进行四舍五入的运算，就得到了简易的浮点转定点的结果。0019四、成型滤波中卷积运算的优化设计；以卷积形式进行成型滤波的快速实现方案的设计卷积运算是一种乘累加，而在DSP中乘法运算是一种非常耗时的计算，本发明利用（1）进行成型滤波的基带信号是进行过8倍内插0的，利用乘0得0得特性，在进行具体的乘累加时优化循环计算，减少运算次数，从而加速成型滤波的实现。0020（2）平方根升余弦滤波器的系数是对称的，所以在具体的卷积运算的时候可以优化一半的计算量。0021五、滤波后的偏置、移位设计由于本设计用在DMR项目中，最后经过成型滤波后。
15、的基带信号要通过10位精度的DA发送给射频模块，而上述成型滤波器的输出不满足最终DA要求的10位精度，所以要对数据进行处理，把数据调节在0到1023之间。采取的设计是先加上一个定值使之变为正数，然后进行移位操作使之在0到1023之间。0022在DMR项目中，根据DMR协议的要求，组帧模块输出到4FSK调制模块的是132个符号3,1,1,3,4FSK调制模块先要对这132个四电平符号流其进行插值运算,在每2个四电平符号流之间插入7个零值,内插倍数为8。这样经过差值之后的数据有1328个,接着把这1056个数据作为输入进行成型滤波,得到1056个成型滤波后的数据。这1056个数据就是4FSK模块所。
16、要得到的最终数据。0023在实际设计中,考虑到滤波器会导致滑动,产生边界问题,所以成型滤波得到的数据会多几组,即1072个数据。进行代码设计时，为了节省内存空间，8倍内插的7个0是不在实际的数组空间中的。设要进行卷积运算的数组为MOD_IN132（132个数字符号），经过成型滤波卷积运算之后的数据为MOD_OUT1072（1072个整数）。0024下面结合附图对本发明的技术方案做进一步的详细说明本发明所公开的方法工作流程图如图1所示，在一个实施案例中，本发明的主要工作流程如下说明书CN104079343A4/4页61已设计好的16阶成形滤波器系数为FILTER17228364109619062。
17、72334674062444745804447406234672723190610963642282设置缓冲区输入缓冲区MOD_IN132存放需要成型滤波的132个四电平符号，以及输出缓冲区MOD_OUT1072存放1072个成型滤波后数据；3成型滤波前8个数据将第一个四电平数字符号MOD_IN0分别乘上滤波器FILTER17的前8个系数，得到8个值；4成型滤波第9个数据MOD_IN1FILTER0MOD_IN0FILTER85成型滤波第10到第1056个数据（501）如果数据顺序N为8的倍数，则MOD_OUTNMOD_INMFILTER0MOD_INM1FILTER8MOD_INM2FILT。
18、ER16；其中MN/8（502）否则，MOD_OUTNMOD_INNK3FILTERKMOD_INNK31FILTERK8其中，K为N除以8的余数；6成型滤波第1057个数据为MOD_IN131FILTER8MOD_IN130FILTER167成型滤波第10581072个数据MOD_OUTNMOD_IN131FILTERN10488剩余的第10661072个数据为0；9偏置、移位设计为了满足DA数据精度的要求10位精度01023），要对成形滤波之后的数据MOD_OUT1072进行一些处理（901）所有数据加16338变为无符号数；（902）所有数据右移5位，以满足10位的精度；10加地址操作按照DA传输要求加上相应的地址信息，最后得到的1072个数据就是处理的最终结果。0025上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。说明书CN104079343A1/1页7图1说明书附图CN104079343A。