半导体集成电路 本发明涉及到诸如数字信号处理器(DSP)、微处理器之类的其中组合有多个用来执行必要处理的处理电路的半导体集成电路，更确切地说是涉及到具有多个用来在处理电路上分别实现逻辑验证的数据保持电路的半导体集成电路。
诸如DSP或微处理器之类的半导体集成电路有多个组合于其中的用来分别执行必要处理的处理电路。在现今的半导体集成电路中，各个处理电路表示由AND电路、OR电路之类的逻辑电路的组合而组成的组合逻辑电路。处理电路输出的信号的逻辑电平根据输入其中的信号的逻辑电平而确定为预定逻辑电平。但当在处理电路中出现随时间变化造成的缺陷或缺陷条件时，输出信号导致逻辑电平相对于输入信号逻辑电平而偏离所希望的逻辑电平。于是在具有这种处理电路的半导体集成电路上实现逻辑验证以验证处理电路是否正常地工作就很重要。
为了执行这种逻辑验证，在半导体集成电路中使用了多个扫描路径(scanpath)电路(也称为“扫描路径寄存器”)。扫描路径电路分别由数据保持电路之类构成。在半导体集成电路的正常工作时(亦即意味着对半导体集成电路外部输入的信号执行固有的处理操作)，各个扫描路径电路的工作是将接收到的输入信号传送到其相应的处理电路，或将相应处理电路输出的信号输出到下一级电路。此处，下一级电路是用来接收处理电路输出的信号并实现所需处理的电路。在相应处理电路上实现逻辑验证操作时，扫描路径电路构成级联连接中的移位寄存器。
作为各个扫描路径电路的一种电路结构，已知日本专利申请公开No.05-150003中曾有公开。
新近对半导体集成电路已提出各种要求。其中的一个要求是使半导体集成电路尺寸小。达到这一目的的一个方法是减小组合于半导体集成电路中的电路的尺寸。
另一要求是降低功率耗散。
减小时钟偏离(时钟信号的时间偏离)是又一要求。亦即，由于多个扫描路径电路被串接以构成移位寄存器，故必须彼此同步地激活所有的扫描路径电路。
作为另一个要求，在硬件复位时将预定的初始值储存到控制寄存器或标志寄存器等等之中，对于DSP或微处理器之类的半导体集成电路是至关重要的。
常常还要求在有需要时，将时钟信号馈至各个扫描路径电路并在其中储存输入的数据信号。
在上述文献中公开的扫描路径电路不一定满足这些要求。因此希望有满足上述要求的扫描路径电路。
为了解决上述问题，提供了一种半导体集成电路，它包含：
多个用来分别执行必要处理的处理电路；
多个分别用来响应多个处理电路的数据保持电路，此多个数据保持电路在第一工作模式时分别被独立地激活，并在第二工作模式时被级联连接激活成移位寄存器；
各个数据保持电路包含：
馈以相应处理电路输出的信号的第一数据输入端；
馈以其它数据保持电路输出的信号或所需数据的第二数据输入端；
第一输出端；以及
馈以时钟信号的时钟输入端，
各个数据保持电路允许响应第一和第二控制信号从第一数据输入端的信号输入或从第二数据输入端的信号输入，响应时钟信号而在其中储存受输入许可支配的数据输入端输入的信号，以及从第一输出端输出信号；
馈以用于第一工作模式的第一时钟信号的第一时钟输入端；
馈以用于第二工作模式的第二时钟信号的第二时钟输入端；
馈以用来在第一工作模式和第二工作模式之间执行转换的工作模式设置信号的工作模式输入端；以及
用来根据输入到各个输入端的信号的状态而产生并输出至少第一和第二控制信号，并输出第一或第二时钟信号作为时钟信号的控制信号发生电路。用此结构可达到上述目的。
根据本发明的另一方案，各个数据保持电路有一个与输出端分隔开的用来输出与输出端输出的信号相似的信号的第二输出端。用此结构可达到上述目的。
根据本发明的又一方案，各个数据保持电路有一个用来响应工作模式设置信号而禁止从第一输出端或第二输出端输出信号的电路。用此结构可达到上述目地。
根据本发明的再一方案，控制信号发生电路输出的信号被共同地输入到多个数据保持电路。用此结构可达到上述目的。
根据本发明的再一方案，各个数据保持电路有一个能够根据设定信号而设定初始值的设定电路。用此结构可达到上述目的。
根据本发明的再一方案，各个数据保持电路有一个用来禁止从第一和第二输入端输入信号并根据保持信号而保持预存数据的数据保持控制电路。用此结构可达到上述目的。
上面已简要地描述了本申请的各个发明典型。但从下列描述中将理解本申请的各个发明和这些发明的具体结构。
虽然本说明书以确切地指出和明确地陈述本发明的主题的权利要求书而结束，但从结合附图的下列描述中，将可更好地了解本发明的目的和特点及其进一步的目的、特点和优点，在这些附图中：
图1方框图示出了根据本发明实施例1的其中组合有扫描路径电路的半导体集成电路的构造；
图2示出了用于本发明实施例1中的控制信号发生电路150的构造；
图3示出了用于本发明实施例1中的扫描路径电路130(或140)-K的构造；
图4时序图描述了根据本发明实施例1的半导体集成电路的工作；
图5示出了用于本发明实施例2中的扫描路径电路160-K的构造；
图6示出了用于本发明实施例3中的控制信号发生电路250的构造；
图7示出了用于本发明实施例3中的扫描路径电路230-K的构造；
图8时序图描述了本发明实施例3的工作；
图9示出了用于本发明实施例4中的控制信号发生电路350的构造；
图10示出了用于本发明实施例4中的扫描路径电路330-K的构造；
图11时序图描述了本发明实施例4的工作；
图12示出了用于本发明实施例5中的控制信号发生电路450的构造；
图13示出了用于本发明实施例5中的扫描路径电路430-K的构造；
图14时序图描述了本发明实施例5的工作；
图15示出了用于本发明实施例6中的扫描路径电路440-K的构造；
图16时序图描述了本发明实施例6的工作；
图17示出了用于本发明实施例7中的扫描路径电路450-K的构造；
图18时序图描述了本发明实施例7的工作；
图19示出了用于本发明实施例8中的扫描路径电路460-K的构造；
图20时序图描述了本发明实施例8的工作；
图21示出了用于本发明实施例9中的扫描路径电路470-K的构造；
图22时序图描述了本发明实施例9的工作；
图23示出了用于本发明实施例10中的扫描路径电路480-K的构造；
图24示出了用于本发明实施例11中的扫描路径电路490-K的构造；
图25示出了用于本发明实施例12中的扫描路径电路500-K的构造；
图26示出了用于本发明实施例13中的扫描路径电路510-K的构造；
图27示出了用于本发明实施例14中的扫描路径电路520-K的构造；
图28示出了用于本发明实施例15中的扫描路径电路530-K的构造；
图29示出了用于本发明实施例16中的扫描路径电路540-K的构造；
图30示出了用于本发明实施例17中的扫描路径电路550-K的构造；
图31示出了用于本发明实施例18中的扫描路径电路560-K的构造；
图32示出了用于本发明实施例19中的扫描路径电路570-K的构造；
图33示出了用于本发明实施例20中的扫描路径电路580-K的构造；
图34示出了用于本发明实施例21中的扫描路径电路590-K的构造；
图35示出了用于本发明实施例22中的扫描路径电路600-K的构造；
图36示出了用于本发明实施例23中的扫描路径电路610-K的构造；
图37示出了用于本发明实施例24中的扫描路径电路620-K的构造；
图38示出了用于本发明实施例25中的扫描路径电路630-K的构造；
图39示出了用于本发明实施例26中的扫描路径电路640-K的构造；
图40示出了用于本发明实施例27中的扫描路径电路650-K的构造；
图41示出了用于本发明实施例28中的扫描路径电路660-K的构造；
图42示出了用于本发明实施例29中的扫描路径电路670-K的构造；
图43示出了用于本发明实施例30中的扫描路径电路680-K的构造；
图44示出了用于本发明实施例31中的扫描路径电路690-K的构造；
图45示出了用于本发明实施例32中的扫描路径电路700-K的构造；
图46示出了用于本发明实施例33中的扫描路径电路710-K的构造；
图47示出了用于本发明实施例34中的扫描路径电路720-K的构造；
图48示出了用于本发明实施例35中的扫描路径电路730-K的构造；
图49示出了用于本发明实施例36中的扫描路径电路740-K的构造；
图50示出了用于本发明实施例37中的扫描路径电路750-K的构造；
图51示出了用于本发明实施例38中的扫描路径电路760-K的构造；
图52示出了用于本发明实施例39中的扫描路径电路770-K的构造；
图53示出了用于本发明实施例40中的扫描路径电路780-K的构造；
以下参照附图来详细描述本发明的最佳实施例。
(实施例1)
图1方框图示出了说明本发明实施例1的半导体集成电路的构造。
参照图1，半导体集成电路100有多个处理电路50-1-50-3。半导体集成电路100有模式设置信号输入端11、第一时钟输入端13、第二时钟输入端15、扫描路径数据输入端17和扫描路径数据输出端19，作为用来在半导体集成电路100与外部之间传送信号的信号端。模式设置信号输入端11被输入即馈以用来在各扫描路径电路的串行与并行工作之间提供转换的模式设置信号MODE，稍后将加以描述。第一时钟输入端13被馈以对应于第一工作状态的正常工作时所用的第一时钟信号MCK。第二时钟输入端15被馈以对应于第二工作状态的逻辑验证操作时所用的第二时钟信号TCK。扫描路径数据输入端17被馈以逻辑验证操作时用于逻辑验证的数据信号SIN。扫描路径数据输出端19将对应于逻辑验证结果的数据信号SOU从其中输出。
根据本发明的半导体集成电路100还包含各表示保持电路的扫描路径电路130-1-130-n(n为正整数)和140-1-140-n，以及控制信号发生电路150。
扫描路径电路130(或140)-K(K为正整数1、K、n)有时钟输入端CK、第一数据输入端D、第二数据输入端SI、第一控制信号输入端K1、第二控制信号输入端K2以及输出端Q。控制信号发生电路150电连接于模式设置信号输入端11、第一时钟输入端13和第二时钟输入端15。控制信号发生电路150还产生多个控制信号(诸如控制信号C/!C、控制信号PC/!PC和控制信号SC/!SC)。此处，控制信号C/!C表示控制信号C和逻辑电平互补于控制信号C的反控制信号!C中的一个或二者。控制信号PC/!PC和控制信号SC/!SC相似于控制信号C/!C。符号“!”表示具有互补逻辑电平的信号。在本实施例的描述中，此符号表示二种控制信号(例如控制信号PC/!PC表示控制信号PC和反控制信号!PC)。这样，分别传输控制信号C/!C、控制信号PC/!PC和控制信号SC/!SC的信号线的数目在图1中就只表示为1。但在本实施例中，分别传输控制信号和反控制信号的二个信号线将表示为一个。
控制信号C/!C被输入到扫描路径电路130(或140)-K的时钟输入端CK。控制信号PC/!PC被输入到扫描路径电路130(或140)-K的第一控制信号输入端K1。控制信号SC/!SC被输入到扫描路径电路130(或140)-K的第二控制信号输入端K2。输入到各个端的控制信号的数目是二。这样，扫描路径电路130(或140)-K的时钟输入端CK、第一控制信号输入端K1和第二控制信号输入端K2将被分别确定，使二个端表示为一个端。
处理电路50-1输出的信号被输入到扫描路径电路130-K的第一数据输入端D。处理电路50-2输出的信号被输入到扫描路径电路140-K的第一数据输入端D。扫描路径电路130-K的第二数据输入端SI电连接于其对应扫描路径电路130-(K-1)的输出端Q。但若K=1，则第二数据输入端SI电连接于扫描路径数据输入端17。扫描路径电路140-K的第二数据输入端SI电连接于其对应扫描路径电路140-(K-1)的输出端Q。但若K=1，则第二数据输入端SI电连接于扫描路径电路130-n的输出端Q。而且，扫描路径电路130-K的输出端Q甚至电连接于处理电路50-2，而扫描路径电路140-K的输出端Q甚至电连接于处理电路50-3。但若K=n，则输出端Q甚至电连接于扫描路径数据输出端19。
用扫描路径电路在各个处理电路上实现逻辑验证的步骤如下：
(1)测试串行输入工作：
逻辑验证的数据(以下亦称为“测试向量”)SIN从扫描路径数据输入端17串行输入。再根据移位操作将测试向量SIN储存在所有的扫描路径电路130-1-130-n和140-1-140-n中。这是根据第二时钟信号TCK执行的。
(2)测试并行工作：
排列在逻辑验证用的处理电路输入侧上的各个扫描路径电路中所储存的测试向量SIN，被输入到其相应的处理电路。对应于测试向量SIN的处理电路所产生的输出，被储存在排列在用于逻辑验证的处理电路输出侧上的相应的扫描路径电路中。这是根据第二时钟信号TCK而进行的。亦即，若用于逻辑验证的处理电路被认作图1中的处理电路50-2，则发现其输入侧上的扫描路径电路是扫描路径电路130-1-130-n，并发现其输出侧上的扫描路径电路是扫描路径电路140-1-140-n。若用于逻辑验证的处理电路被认作处理电路50-1，则存在未示出的扫描路径电路作为其输入侧上的扫描路径电路，并发现其输出侧上的扫描路径电路是扫描路径电路130-1-130-n。同样，若用于逻辑验证的处理电路被认作处理电路50-3，则发现其输入侧上的扫描路径电路是扫描路径电路140-1-140-n，且存在未示出的扫描路径电路作为其输出侧上的扫描路径电路。
(3)测试串行输出工作：
储存在输出侧扫描路径电路中的处理电路的输出结果SOU根据移位操作，从扫描路径数据输出端19串行输出。这是根据第二时钟信号TCK执行的。
(4)与期望值比较：
在扫描路径数据输出端19输出的数据与期望值之间进行比较。期望值表示在储存于各个扫描路径电路130-1-130-n中的测试向量SIN被输入到处理电路50-2时，处理电路50-2适当运行情况下待要输出的数据。亦即，当从扫描路径数据输出端19输出的数据SOU和期望值彼此全重合时，处理电路50-2可被确定为正常。另一方面，当从扫描路径数据输出端19输出的数据SOU和期望值彼此不重合时，处理电路50-2可被判定为不适当或反常。
现参照附图来描述控制信号发生电路150和扫描路径电路130(或140)-K的详细电路结构。图2电路图示出了控制信号发生电路150，图3电路图示出了扫描路径电路130(或140)-K。
参照图2，控制信号发生电路150包含5个反相器151-155、2个双输入NOR门156和157、以及1个双输入AND门158(以下将把双输入NOR门和双输入AND门分别称为“NOR”和“AND”)。模式设置信号MODE被连接或输入到反相器151的输入端和NOR157的第一输入端。反相器151的输出被输入到NOR156的第一输入端。正常工作的第一时钟信号MCK和逻辑验证操作的第二时钟信号TCK，分别被输入到AND158的第一和第二输入端。AND158的输出被输入到NOR157的第二输入端、NOR156的第二输入端和反相器152的输入端。NOR156的输出被输出作为第一控制信号PC/!PC。亦即，NOR156的输出被原样输出作为控制信号!PC，而通过反相器153被输出作为控制信号PC。NOR157的输出被输出作为第二控制信号SC/!SC。亦即，NOR157的输出被原样输出作为控制信号!SC，而通过反相器154被输出作为控制信号SC。反相器152的输出被输出作为第三控制信号C/!C。亦即，反相器152的输出被输出作为控制信号!C，而通过反相器155被输出作为控制信号C。
如此构造的控制信号发生电路150的激活如下：如上所述，模式设置信号MODE是用来选择扫描路径电路串行还是并行工作的信号。当模式设置信号MODE是低电位电平(以下称为“L电平”)时，选择串行工作。另一方面，当模式设置信号MODE是高电位电平(以下称为“H电平”)时，选择并行工作。当模式设置信号MODE是L电平时，H电平信号通过反相器151被输入到NOR156的第一输入端，而L电平信号被输入到NOR157的第一输入端。因此，NOR156的输出信号被固定于L电平。于是，控制信号!PC被变成L电平，而控制信号PC被变成H电平，作为反相器153的输出。输入到AND158的第一时钟信号MCK和第二时钟信号TCK中的一个被固定于H电平。例如，若第一时钟信号MCK被固定于H电平，则AND158的输出信号变得相似于第二时钟信号TCK。若第二时钟信号TCK被固定于H电平，则AND158的输出信号变得相似于第一时钟信号MCK。因此，NOR157的输出引起一个靠使AND158的输出信号反相而得到的具有一定电位电平的信号，并被输出作为控制信号!SC。控制信号SC通过反相器154引起一个相似于AND158的具有一定电位电平的信号。而且，控制信号!C也引起一个靠使AND158的输出信号通过反相器152反相而得到的具有一定电位电平的信号。而且，控制信号C通过反相器155引起一个相似于AND158的具有一定电位电平的信号。
然后，当模式设置信号MODE是H电平时，L电平信号通过反相器151被输入到NOR156的第一输入端，而H电平信号被输入到NOR157的第一输入端。因此，NOR157的输出信号被固定于L电平。于是，控制信号!SC被变成L电平，而控制信号SC通过反相器154被变成H电平。以相似于上面的方式，输入到AND158的第一时钟信号MCK和第二时钟信号TCK中的一个被固定于H电平。因此，NOR156的输出引起一个靠使AND158的输出信号反相而得到的具有一定电位电平的信号，并被输出作为控制信号!PC。控制信号PC通过反相器153引起一个相似于AND158的具有一定电位电平的信号。而且，控制信号!C也引起一个靠使AND158的输出信号通过反相器152反相而得到的具有一定电位电平的信号。而且，控制信号C通过反相器155引起一个相似于AND158的具有一定电位电平的信号。
参照图3，扫描路径电路130(或140)-K包含5个传输门111-115和5个反相器121-125。从第一数据信号输入端D输入的数据信号D，通过传输门111被连接或输入到反相器121的输入端。从第二数据信号输入端S输入的数据SI，通过传输门112被输入到反相器121的输入端。反相器121的输出被连接到反相器122的输入端。反相器122的输出通过传输门113被连接到反相器121的输入端。反相器121的输出通过传输门114被连接到反相器123的输入端，并通过反相器125从输出端Q输出作为数据输出信号Q。反相器123的输出被连接到反相器124的输入端。反相器124的输出通过传输门115被连接到反相器123的输入端。传输门111-115分别由并联电连接的P沟MOS晶体管(以下称为“PMOS”)和N沟MOS晶体管(以下称为“NMOS”)组成。控制信号发生电路150输出的各个控制信号的控制信号PC，被输入到传输门111的PMOS的栅极，而控制信号!PC被输入到其NMOS的栅极。控制信号SC被输入到传输门112的PMOS的栅极，而控制信号!SC被输入到其NMOS的栅极。而且，控制信号C被输入到传输门113的NMOS的栅极、传输门114的NMOS的栅极和传输门115的PMOS的栅极。同样，控制信号!C被输入到传输门113的PMOS的栅极、传输门114的PMOS的栅极和传输门115的NMOS的栅极。
如此构造的扫描路径电路130(或140)-K的激活如下：如上所述，当模式设置信号为L电平时，控制信号PC被变成H电平，而控制信号!PC被变成L电平。于是，传输门111被变成关断状态。因此，输入数据信号D不到达扫描路径电路130(或140)-K。亦即，扫描路径电路130(或140)-K响应于传输门112的开启/关断操作而接连获得连续的输入信号SI。现第一锁存器由反相器121、反相器122和传输门113构成，而第二锁存器包含反相器123、反相器124和传输门115。传输门113和传输门115根据控制信号C和!C而被控制，但其通/断操作是互补的。于是，第一和第二锁存器中保持数据信号的操作也是互补的。
为了清楚地理解对上述操作的描述，现假设数据A和B被接连输入作为数据信号SI。当控制信号SC被变成L电平而控制信号!SC变成H电平时，传输门112首先被开启以便接收数据A。此时，由于控制信号C被变成L电平而控制信号!C变成H电平，故传输门113和114被关断而传输门115被开启。于是，数据信号A经由反相器121和122被输入而不被传送到第二锁存器。
然后，当控制信号SC被变成H电平而控制信号!SC变成L电平时，传输门112被关断以便禁止数据信号SI的输入。同时，由于控制信号C达到H电平而控制信号!C达到L电平，故传输门113和114被开启而传输门115被关断。于是，第一锁存器将数据A保持在其中。反相器121的输出通过传输门114和反相器125被输出作为输出信号Q。输出信号Q的电位电平与数据A的相似。而且，反相器121的输出甚至被传送到第二锁存器。
然后，当控制信号SC和控制信号!SC被分别再次变成L和H电平时，传输门112被开启以便接收数据B。此时，由于控制信号C被变成L电平而控制信号!C变成H电平，故传输门113和114被关断而传输门115被开启。因此，传输的数据A通过反相器123和124以及第二锁存器中的传输门115，被反馈到反相器123的输入端。这一状态被保持在第二锁存器中。于是，第二锁存器就在其中保持先前的数据A。另一方面，由于传输门114处于关断状态，故数据信号B不被传输到第二锁存器。顺便说一下，保持在第二锁存器中的数据A被从输出端Q输出。当数据C和D被接连输入时，执行与上述相同的操作。
如上所述，当模式设置信号为H电平时，控制信号SC被变成H电平，而控制信号!SC被变成L电平。于是，传输门112被关断。因此，输入数据信号SI不到达扫描路径电路130(或140)-K。控制信号PC和控制信号!PC根据从AND158输出的时钟信号而被反复地开启和关断。亦即，扫描路径电路130(或140)-K响应于传输门111的开启/关断操作而接连地获取连续输入数据信号D。
顺便说一下，由传输门113-115以及反相器121-125组成的部分的工作，与模式设置信号为L电平时的工作是完全一样的。亦即，在上面的描述中，控制信号SC和控制信号!SC可代之以控制信号PC和控制信号!PC而读取，而输入数据信号SI可代之以输入数据信号D而读取。
以下详细解释一下上述具有控制信号发生电路150和扫描路径电路130-1-130-n以及140-1-140-n的半导体集成电路100的正常工作及逻辑验证操作。顺便说一下，第一时钟信号MCK的频率将确定为高于第二时钟信号TCK的频率。图4时序图描述了半导体集成电路100中的控制信号发生电路150和扫描路径电路130(或140)-K的工作。
(a)正常工作(亦称“正常并行工作”，图4中T1所示的期间)：
在正常工作时，模式设置信号MODE被设定为H电平，且第二时钟信号输入端15被设定为H电平。其电位电平在预定的周期中变化的第一时钟信号MCK被从第一时钟信号输入端13输入。控制信号发生电路150根据这些信号而输出信号PC/!PC、SC/!SC和C/!C。控制信号PC和控制信号C中的每一个引起一个电位电平相似于第一时钟信号MCK的信号。控制信号SC引起一个具有H电平的信号。不消说各对应于这些控制信号的反相的控制信号!PC、!SC和!C变成了具有靠使控制信号PC、SC和C的电位电平反相而得到的电位电平的信号。虽然略去了对反相控制信号!PC、!SC和!C的电位电平的描述，但仍然可理解为具有靠使控制信号PC、SC和C的电位电平反相而得到的电位电平的信号。
靠这种做法，从处理电路50-1(或50-2)输出的各个数据信号，通过其第一数据输入端D被储存于扫描路径电路130(或140)-K中。这意味着基于第一时钟信号MCK的控制信号C/!C被储存作为时钟信号。而且，扫描路径电路130(或140)-K从输出端Q输出储存在其中的数据信号。
于是，在正常工作期间(亦即图4中的T1期间)输入到第一数据输入端D的数据信号D#0-D#(N-1)，就按输入顺序接连地从输出端Q输出。
(b)逻辑验证操作：
如上所述，逻辑验证操作是从(1)测试串行输入操作到(4)与期望值比较操作而执行的。图4所示的时序图指出了(1)测试串行输入操作和(2)测试并行输入操作。由于(3)测试串行输出操作相似于(1)测试串行输入操作，故略去了(3)。于是，在(3)测试串行输出操作中的模式设置信号MODE、第一时钟信号MCK、第二时钟信号TCK以及控制信号PC/!PC、SC/!SC和C/!C可解释为相似于(1)测试串行输入操作。
(1)测试串行输入操作(相当于图4中T2所示的期间)：
测试串行输入操作相当于在半导体集成电路100的逻辑验证时，从半导体集成电路100外部将逻辑验证的数据信号SIN储存于扫描路径电路130(或140)-K中的操作。测试串行输入操作相当于与第二时钟信号TCK同步地将对应于从扫描路径数据输入端17输入的测试向量的数据信号SIN送到扫描路径电路130(或140)-K的操作。
首先，模式设置信号MODE被设定为L电平，而第一时钟信号MCK被设定为H电平。再输入其电位电平在预定周期中变化的第二时钟信号TCK。控制信号发生电路150根据这些信号而输出控制信号PC/!PC、SC/!SC和C/!C。控制信号SC和C引起各具有相似于第二时钟信号TCK的电位电平的信号。控制信号PC引起具有H电平的信号。
靠这种做法，从扫描路径电路130(或140)-(K-1)输出的数据信号SIN，通过扫描路径电路130(或140)-K的第二输入端SI被储存于扫描路径电路130(或140)-K中。顺便说一下，扫描路径电路130-1中储存了从扫描路径数据输入端17输入的测试向量，而扫描路径电路140-1中储存了从扫描路径电路130-n输出的数据信号。
这一储存的执行要使基于第二时钟信号TCK的控制信号C/!C被储存作为时钟信号。扫描路径电路130(或140)-K再从输出端Q输出所储存的数据信号。亦即，扫描路径电路130-1-130-n以及140-1-140-n彼此被级联连接。于是移位寄存器分别由扫描路径电路130-1-130-n和140-1-140-n组成。亦即，例如对应于测试向量的数据信号SI#0-SI#(2n-1)被接连地从扫描路径数据输入端17输入。首先从扫描路径数据输入端17输入的数据信号SI#0，在图4的周期T2中根据第二时钟信号TCK的初始时钟脉冲而被储存于扫描路径电路130-1中。然后，从扫描路径数据输入端17输入的第二个数据信号SI#1，在图4的周期T2中根据第二时钟信号TCK的第二时钟脉冲而被储存于扫描路径电路130-1中。此时，从扫描路径电路130-1输出的数据信号SI#0被储存于扫描路径电路130-2中。从扫描路径数据输入端17输入的数据信号SI#0-SI#(n-1)，在图4的周期T2中，以同样的方式根据第二时钟信号TCK的时钟脉冲而被储存于它们对应的扫描路径电路130-n-130-1中。从扫描路径数据输入端17输入的第(n+1)个数据信号SI#n，在图4的周期T2中根据第二时钟信号TCK的第n个时钟脉冲而被储存于扫描路径电路130-1中。此时，从扫描路径电路130-n输出的数据信号SI#0被储存于扫描路径电路140-1中。然后，以上述相同的方式，从扫描路径数据输入端17输入的数据信号SI#0-SI#(2n-1)，在图4的周期T2中根据第二时钟信号TCK的第2n个时钟脉冲而被储存于它们对应的扫描路径电路130-1-130-n和140-1-140-n中。亦即，数据信号SI#0-SI#(2n-1)的数据信号SI#0-SI#(n-1)被储存于它们对应的扫描路径电路140-n-140-1中，而数据信号SI#n-SI#(2n-1)被储存于它们对应的扫描路径电路130-n-130-1中。图4所示的输出信号Q表示扫描路径电路130-1所产生的输出信号。
(2)测试并行操作(对应于图4中T3所示的周期)：
测试并行操作表示在半导体集成电路100的逻辑验证时，接着上述测试串行操作所执行的一种操作。测试并行操作对应于在测试串行操作完成之后待要进行的一种操作。测试并行操作对应于用来将储存在输入侧上相应扫描路径电路中的用于逻辑验证的测试向量，在测试串行输入操作时与第二时钟信号TCK同步地输入到用于逻辑验证的处理电路50，并基于测试向量将从处理电路50输出的数据信号送到输出侧上相应的扫描路径电路的一种操作。
模式设置信号MODE首先被设定为H电平。第一时钟信号MCK和第二时钟信号TCK与测试串行输入操作时的相似。控制信号发生电路150基于这些信号而输出控制信号PC/!PC、SC/!SC和C/!C。控制信号PC和控制信号C引起各具有相似于第二时钟信号TCK的电位电平的信号。控制信号SC变成具有H电平的信号。
靠这种做法，分别储存于扫描路径电路130-1-130-n和140-1-140-n并从中输出的数据信号，被输入到它们相应的处理电路50。换言之，从位于处理电路50-2输入侧上的扫描路径电路130-1-130-n输出的数据信号SI#n-SI#(2n-1)，被传送到处理电路50-2，而从位于处理电路50-3输入侧上的扫描路径电路140-1-140-n输出的数据信号SI#0-SI#(n-1)，被传送到处理电路50-3。
如图4所示，模式设置信号MODE被定义为第二时钟信号TCK从H电平状态改变到L电平状态再达到H电平状态的一个周期。执行下列操作可完成这一点。当首先开始测试并行操作时(亦即当模式设置信号MODE改变到L电平再到H电平时)，从扫描路径电路130-1-130-n输出的数据信号被传送到处理电路50-2，而从扫描路径电路140-1-140-n输出的数据信号被传送到处理电路50-3。数据信号从未示出的扫描路径电路被传送到处理电路50-1。然后，处理电路50-1、50-2和50-3对传送的数据信号进行预定的处理，并分别输出对应于其处理结果的数据信号。至此所作的处理都在第二时钟信号TCK处于L电平的周期中完成。从处理电路50-2或50-3输出的数据信号，根据第二时钟信号TCK从L电平改变到H电平而被处理。于是，扫描路径电路130-1-130-n就将处理电路50-1输出的数据信号储存在其中，而扫描路径电路140-1-140-n就将处理电路50-2输出的数据信号储存在其中。未示出的扫描路径电路则储存从处理电路50-3输出的数据信号。
在上述测试并行操作时，扫描路径电路130(或140)-K将储存的数据信号传送到用来从处理电路接收数据信号并在其中储存传输新储存的数据信号所需的数据信号的处理电路。例如，扫描路径电路130-1-130-n储存从处理电路50-1输出的数据信号T#0-T#(n-1)，而扫描路径电路140-1-140-n储存从处理电路50-2输出的数据信号T#n-T#(2n-1)。
于是，图4所示的扫描路径电路130-1输出其中储存的数据信号SI#(2n-1)，并在其中储存新的数据信号T#0。
(3)测试串行输出操作：
测试串行输出操作对应于在半导体集成电路100的逻辑验证时，将储存在扫描路径电路130(或140)-K中的表示逻辑验证结果的数据信号取出到半导体集成电路100外面的操作。测试串行输出操作等效于与第二时钟信号TCK同步地接连从数据输出端19提取储存于扫描路径电路130-1-130-n和140-1-140-n中的数据信号SOU的操作。
如上所述，加于控制信号发生电路150的各个信号的状态与测试串行数据操作时的相似。因此，控制信号发生电路150的操作和扫描路径电路130(或140)-K的操作，与测试串行输入操作的相似。
于是，分别储存于扫描路径电路140-n-140-1和130-n-130-1中的数据信号T#(2n-1)-T#n和T#(n-1)-T#0，根据第二时钟信号TCK的时钟脉冲而被接连地从扫描路径数据输出端19输出。
(4)与期望值比较：
在从扫描路径数据输出端19输出的数据信号T#(2n-1)-T#n和T#(n-1)-T#0与期望值之间接连地进行比较。这一比较过程借助于提供在半导体集成电路100外部的未示出的比较装置而完成。亦即，当从扫描路径数据输出端19输出的数据与期望值彼此完全重合时，就判定处理电路50-2是合适的。另一方面，当从扫描路径数据输出端19输出的数据与期望值彼此完全不重合时，就判定处理电路50-2是不合适的。
如上面详细所述的，根据第一实施例的半导体集成电路100，控制信号发生电路150从第一时钟信号MCK、第二时钟信号TCK和模式设置信号MODE产生用来控制多个组合于其中的扫描路径电路的控制信号。因此，各个扫描路径电路与公共控制信号同步地被激活。于是，从电路结构彼此相似的各个扫描路径电路输出的信号就引起更同步的信号。因此可减小半导体集成电路中出现的时钟偏离。
而且，一个控制信号发生电路150被公用于多个扫描路径电路。于是，由于不是每个扫描路径电路都需要一个控制电路，故可望减小半导体集成电路100的尺寸。
由于从控制信号发生电路150产生的各个控制信号是根据第一和第二时钟信号以及至此已用过的模式设置信号而产生的，故不额外需要特殊的信号。
(实施例2)
图5示出了本发明实施例2所示的扫描路径电路160-K的电路结构。与实施例1所示的扫描路径电路130(或140)-K中所用的相同的结构元件，用相同的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例2。
图5所示的扫描路径电路160-K额外配置有反相器162。用作反相器162的输出的输出端SO被加至扫描路径电路160-K。扫描路径电路160-K的其它结构与图3所示的扫描路径电路130(或140)-K的完全相同。反相器124的输出电连接于反相器162的输入端。
由于这种结构，实施例2可得到下列优越的效果以及实施例1所得到的优越的效果。电位电平相似于输出端Q输出信号的信号，被从输出端SO输出。于是当输出端SO被用作逻辑验证专用的数据输出端时，连接于数据输出信号Q的扫描路径互连，可以连接到输出端SO。结果，可减小扫描路径互连在数据输出信号Q上的负载。因此有可能减少输出端Q输出的各个信号的迂回和延迟。也没有扫描路径互连被电连接到输出端Q。因此必须期望并设计一个对应于半导体集成电路逻辑设计时的扫描路径互连的负载。
(实施例3)
图6示出了本发明实施例3所示的控制信号发生电路250的电路结构。与实施例1中所用的控制信号发生电路150所示的相同的结构元件，用相同的参考号表示。
在图6所示的控制信号发生电路250中，具有靠使模式设置信号MODE反相而得到的电位电平的反相信号!M从反相器151的输出和NOR156之间的节点252输出。因此，控制信号发生电路250配置有用来输出反相信号!M的输出端。控制信号发生电路250的其它结构与图2所示的控制信号发生电路150的完全相同。
图7示出了本发明实施例3所示的扫描路径电路230-K的电路结构。扫描路径电路230-K是实施例2所示的扫描路径电路160-K的一种改进电路。与实施例2中所用结构相同的元件，用相同的参考号表示。
图7所示的扫描路径电路230-K额外配置有NAND门(以下称为“NAND”)232来代替反相器162。NAND232的输出从输出端SO输出。扫描路径电路230-K的其它结构与图5所示的扫描路径电路160-K完全相同。反相器124的输出被电连接到NAND232的一个输入端。从控制信号发生电路250的节点252得到的反相信号!M再被输入到NAND232的另一输入端。
下面解释一下这样构造的控制信号发生电路250和扫描路径电路230-K的工作。图8时序图描述了根据实施例3的半导体集成电路的工作。
参照图8，第一时钟信号MCK、第二时钟信号TCK和模式设置信号MODE的波形以及扫描路径电路230-K的第一输入端D、第二输入端SI和输出端Q处的波形，与实施例1的波形相似。
在图8所示的实施例3中，从加至扫描路径电路230-K的输出端SO输出的信号，被从控制信号发生电路250输出的反相信号!M控制。亦即，当反相信号!M为H电平时，相似于输出端Q处的信号被从输出端SO输出作为NAND232产生的输出。由于当反相信号!M为L电平时，NAND232被禁止产生输出，故输出端SO被固定于H电平信号(图8中的周期T1和T3)。因此，在测试串行输入操作(相当于图8中的周期T1)和测试串行输出操作(相当于图8中周期T3之后的周期)时，相似于输出端Q处的信号从扫描路径电路230-K的输出端SO被输出。
由于这种结构，实施例3除了可得到实施例2所得到的优越的效果之外，还可得到下列优越的效果。亦即，当除了在模式设置信号MODE规定串行操作(在测试串行输入操作和测试串行输出操作时)之外不要求从输出端SO得到的输出时，NAND232的操作被固定，使扫描路径电路230-K的输出端SO被固定于H电平。于是，NAND232被激活，致使无浪费，从而避免了无用的信号从输出端SO输出。结果，比之实施例2来，实施例3可降低功耗。
(实施例4)
图9示出了本发明实施例4所示的控制信号发生电路350的电路结构。与实施例1中所示的控制信号发生电路150所用的相同的结构元件，用相同的参考号表示。
在图9所示的控制信号发生电路350中，具有相似于模式设置信号MODE的电位电平的控制信号M，被从反相器151输入端处的节点352输出。因此控制信号发生电路350配置有用来输出控制信号M的输出端。控制信号发生电路350的其它结构与图2所示的控制信号发生电路150的完全相同。
图10示出了本发明实施例3所示的扫描路径电路330-K的电路结构。扫描路径电路330-K是实施例2所示的扫描路径电路160-K的一种改进电路。于是，与实施例2中所用的相同的结构元件，用相同的参考号表示。
图10所示的扫描路径电路330-K额外配置有NAND 332来代替反相器125。扫描路径电路330-K的其它结构与图5所示的扫描路径电路160-K完全相同。反相器121的输出被电连接到NAND332的一个输入端。从控制信号发生电路350的节点352得到的控制信号M再被输入到NAND332的另一输入端。从NAND332产生的输出，被从输出端Q输出。
下面解释一下这样构造的控制信号发生电路350和扫描路径电路330-K的工作。图11时序图描述了根据实施例4的半导体集成电路的工作。
参照图11，第一时钟信号MCK、第二时钟信号TCK和模式设置信号MODE的波形以及扫描路径电路330-K的第一输入端D、第二输入端SI处的波形，与实施例1中所用的波形相似。而且，控制信号M的波形相似于模式设置信号MODE的波形。于是，控制信号M的电位电平将被认为是图11中的模式设置信号MODE的波形。
在图11所示的实施例4中，从扫描路径电路330-K的输出端Q的输出，被从控制信号发生电路350输出的控制信号M控制。亦即，当控制信号M为H电平时，相似于输出端SO处的信号被从输出端Q输出作为NAND332产生的输出。由于当控制信号M为L电平时，NAND332被禁止产生输出，故输出端Q被固定于H电平信号(图11中的周期T2)。因此，在正常操作(相当于图11中的周期T1的正常并行操作)和测试并行输出操作(相当于图11中周期T3的周期)时，相似于输出端SO处的信号从扫描路径电路330-K的输出端Q被输出。
由于上述这种结构，实施例4除了可得到实施例2所得到的优越的效果之外，还可得到下列优越的效果。亦即，当除了在模式设置信号MODE规定并行操作(在正常操作和测试并行输出操作时)之外不要求从输出端Q得到的输出时，NAND332的操作被固定，使扫描路径电路330-K的输出端Q被固定于H电平。于是，NAND332被激活，致使无浪费，从而避免了无用的信号从输出端Q输出。结果，比之实施例2来，实施例4可降低功耗。
(实施例5)
图12示出了本发明实施例5所示的控制信号发生电路450的电路结构。控制信号发生电路450包含实施例3和4所示的控制信号发生电路250和350的组合。与实施例3和4中所示的控制信号发生电路250和350所用的相同的结构元件，用相同的参考号表示。
在图12所示的控制信号发生电路450中，具有相似于模式设置信号MODE的电位电平的控制信号M，被从反相器151输入端处的节点352输出。因此，控制信号发生电路450配置有用来输出控制信号M的输出端。而且，具有靠将模式设置信号MODE反相而得到的电位电平的反相信号!M，被从位于反相器151的输出和NOR156的第一输入端之间的节点252输出。因此，控制信号发生电路450配置有用来分别输出控制信号M和反相信号!M的输出端。控制信号发生电路450的其它结构与图2所示的控制信号发生电路150的完全相同。
图13示出了本发明实施例5所示的扫描路径电路430-K的电路结构。扫描路径电路430-K也包含实施例3和4所示的扫描路径电路230-K和330-K的组合。与实施例3和4中所示的相同的结构元件，用相同的参考号表示。
图13所示的扫描路径电路430-K额外配置有NAND332来代替反相器125。而且，NAND232被加至扫描路径电路430-K来代替反相器162。扫描路径电路430-K的其它结构与扫描路径电路230-K和330-K完全相同。反相器121的输出通过传输门114被电连接到NAND332的第一输入端。从控制信号发生电路450的节点352得到的控制信号M被输入到NAND332的第二输入端。NAND332的输出，被从输出端Q输出。反相器124的输出被电连接到NAND232的第一输入端。从控制信号发生电路450的节点252得到的反相信号!M被输入到NAND232的第二输入端。
下面解释一下这样构造的控制信号发生电路450和扫描路径电路430-K的工作。图14时序图描述了根据实施例5的半导体集成电路的工作。
参照图14，第一时钟信号MCK、第二时钟信号TCK和模式设置信号MODE的波形以及扫描路径电路430-K的第一输入端D和第二输入端SI处的波形，与实施例1中所用的波形相似。而且，控制信号M的波形相似于模式设置信号MODE的波形。而反相信号!M表示具有靠将模式设置信号MODE的电位电平反相而得到的电位电平的波形。
在图14所示的实施例5中，从扫描路径电路430-K的输出端Q的输出，被从控制信号发生电路450输出的控制信号M控制。而且，从扫描路径电路430-K的输出端SO的输出，被从控制信号发生电路450输出的反相信号!M控制。
亦即，当控制信号M为H电平时，NAND232被禁止产生输出。因此，从扫描路径电路430-K得到的输出信号被从输出端Q输出作为NAND332产生的输出，而输出端SO被固定于H电平。另一方面，当控制信号M为L电平时，NAND332被禁止产生输出。因此，从扫描路径电路430-K得到的输出信号被从输出端SO输出作为NAND232产生的输出，而输出端Q被固定于H电平。
由于上述这种结构，实施例5具有实施例3和4所得到的优越的效果。亦即，当模式设置信号MODE规定并行操作(在图14中周期T1所示的正常操作和图14中周期T3所示的测试并行操作时)不要求从输出端SO得到的输出时，NAND232的操作被固定，使扫描路径电路430-K的输出端SO被固定于H电平。另一方面，当不要求从输出端Q得到的输出时，亦即当模式设置信号MODE规定并行操作时(在图14中周期T2所示的测试串行输入操作和图14中周期T3之后的测试串行输出操作时)，NAND332的操作被固定，使扫描路径电路430-K的输出端Q被固定于H电平。于是，NAND232和332被激活，致使无浪费，从而没有无用的信号从输出端Q和SO输出。结果，实施例5可降低功耗。
(实施例6)
图15示出了本发明实施例6所示的扫描路径电路440-K的电路结构。扫描路径电路440-K是实施例1所示的扫描路径电路130(或140)-K的一种改进电路。于是，与实施例1中所示的相同的结构元件，用相同的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例6。
NAND444被加至图15所示的扫描路径电路440-K来代替反相器121，而NAND446被加至其中来代替反相器124。扫描路径电路440-K的其它结构与扫描路径电路130(或140)-K的相似。从传输门111和112产生的输出，被输入到NAND444的第一输入端。反相器442的输出被电连接于NAND444的第二输入端。NAND444的输出被电连接于反相器123的输入端，并通过传输门114被电连接于反相器123的输入端。反相器123的输出被电连接于NAND446的第一输入端。而且，反相器442的输出被电连接于NAND446的第二输入端。NAND446的输出通过传输门115被电连接于反相器123的输入。反相器442的输入端接收对应于用于初始设置即初始化的系列信号的初始系列信号SR。
下面解释一下这样构造的扫描路径电路340-K的工作。图16时序图描述了根据实施例6的半导体集成电路的工作。
参照图16，第一时钟信号MCK、第二时钟信号TCK和模式设置信号MODE的波形以及扫描路径电路440-K的第一输入端D和第二输入端SI处的波形，与实施例1中所用的波形相似。
若初始系列信号SR为L电平，则图14所示的本实施例以相似于实施例1的方式被激活。亦即，当初始系列信号SR被设置为L电平时，H电平信号通过反相器442被输入到NAND444的各个第一输入端和NAND446的各个第二输入端。因此，NAND444通过连接于其第二输入端的传输门111或传输门112，接收传送到其第二输入端的数据信号D或数据信号SI。NAND444输出具有靠将接收到的数据信号D或数据信号SI反相而得到的电位电平的信号。亦即，NAND444被激活成反相器。同样，NAND446也被激活成反相器。
然后，当初始系列信号SR被设置为H电平时，L电平信号通过反相器442被输入到NAND444的各个第二输入端和NAND446的各个第二输入端。因此，NAND444和446分别输出H电平信号而不管输入到其它输入端的信号如何。虽然正在执行测试串行输入操作(对应于图16中的周期T2)，初始系列信号SR被表示为图16中的H电平。因此，在周期T2中，输入到扫描路径电路440-K的信号引起一个固定于H电平的信号。于是，含有NAND444、反相器122和传输门113的扫描路径电路440-K的第一锁存器或其由NAND446、反相器123和传输门115组成的第二锁存器，就保持一个被反相器125反相的L电平信号，并从输出端Q将其输出。
由于上述这种结构，实施例6除了可得到实施例1所得到的优越的效果之外，还可得到下列优越的效果。若配置有扫描路径电路440-K的半导体集成电路是DSP、微处理器之类，则在初始系列信号SR为H电平时，控制寄存器或标志寄存器之类可接收扫描路径电路440-K的输出信号。于是，预定的初始值可容易地储存在控制寄存器或标志寄存器之类中。由于在上面的描述中的初始值是具有L电平的数据信号，故复位信号可用作初始系列信号SR。由于在逻辑验证操作之后可以对扫描路径电路440-K设置初始值，故即使在扫描路径电路440-K中留有意外的数据信号，也可防止扫描路径电路440-K由于其中留有意外的数据信号而造成的不能正常工作。而且，借助于在扫描路径电路中简单地增加一个NAND和一个反相器的简单改进，就可获得上述的优越效果。于是配置有扫描路径电路的半导体集成电路的尺寸就不再变大。
(实施例7)
图17示出了本发明实施例7所示的扫描路径电路450-K的电路结构。扫描路径电路450-K是实施例1所示的扫描路径电路130(或140)-K的一种改进电路。于是，与实施例1中所示的相同的结构元件，用相同的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例7。
NAND454被加至图17所示的扫描路径电路450-K来代替反相器122，而NAND456被加至其中来代替反相器123。而且，反相器452被新加至扫描路径电路450-K。扫描路径电路450-K的其它结构与图5所示的扫描路径电路130(或140)-K的相似。反相器121的输出被电连接于NAND454的第一输入端。而且，反相器452的输出被电连接于NAND454的第二输入端。NAND454的输出通过传输门113被电连接于反相器121的输入端，反相器121的输出通过传输门114被电连接于NAND456的第一输入端。反相器452的输出被电连接于NAND456的第二输入端。NAND456的输出通过反相器124和传输门115被电连接于NAND456的第一输入端。反相器452的输入端接收对应于用于初始设置即初始化的系列信号的初始系列信号SS。
下面解释一下这样构造的扫描路径电路450-K的工作。图18时序图描述了根据实施例7的半导体集成电路的工作。
参照图18，第一时钟信号MCK、第二时钟信号TCK和模式设置信号MODE的波形以及扫描路径电路450-K的第一输入端D和第二输入端SI处的波形，与实施例1中所用的波形相似。
若初始系列信号SS为L电平，则图18所示的本实施例以相似于实施例1的方式被激活。亦即，当初始系列信号SS被设置为L电平时，H电平信号通过反相器452被输入到NAND454的各个第二输入端和NAND456的各个第二输入端。因此，NAND454接收具有靠将通过连接于其第一输入端的反相器121而传送的数据信号D或数据信号SI的电位电平反相而得到的电位电平的反相信号。NAND454输出具有与所接收到的数据信号D或数据信号SI相似的电位电平的信号。亦即，NAND454被激活成反相器。同样，NAND456也被激活成反相器。
然后，当初始系列信号SS被设置为H电平时，L电平信号通过反相器452被输入到NAND454的各个第二输入端和NAND456的各个第二输入端。因此，NAND454和456分别输出H电平信号而不管输入到其它输入端的信号如何。虽然正在执行测试串行输入操作(对应于图18中的周期T2)，初始系列信号SS被表示为图18中的H电平。因此，在周期T2中，输入到扫描路径电路450-K的信号引起一个固定于H电平的信号。于是，含有NAND454、反相器121和传输门113的扫描路径电路450-K的第一锁存器或其由NAND456、反相器124和传输门115组成的第二锁存器，就保持一个被反相器125反相的L电平信号，并从输出端Q将其输出。
由于上述这种结构，实施例7可得到与实施例6所得到的同样的优越的效果。但由于具有H电平的数据信号是以从扫描路径电路450-K输出的信号Q的形式而获得的，故系列信号可用作初始系列信号SS。
(实施例8)
图19示出了本发明实施例8所示的扫描路径电路460-K的电路结构。扫描路径电路460-K是由实施例6和7所示的扫描路径电路440-K和450-K组合而成的。于是，与实施例6和7中所示的相同的结构元件，用相同的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例8。
NAND444和454被加至图19所示的扫描路径电路460-K来代替反相器121和122，而NAND446和456被加至其中来代替反相器123和124。而且，反相器442和452被新加至扫描路径电路460-K。亦即，扫描路径电路460-K对应于在组合中采用了实施例6和7中所示的扫描路径电路440-K和450-K的扫描路径电路。扫描路径电路460-K的其它结构与图5所示的扫描路径电路130(或140)-K的相似。
传输门111和112的输出被电连接于NAND454的第一输入端。而且，反相器452的输出被电连接于NAND454的第二输入端。
NAND454的输出被电连接于NAND444的第一输入端。反相器442的输出被电连接于NAND444的第二输入端。NAND444的输出通过传输门114被电连接于NAND456的第一输入端。反相器452的输出被电连接于NAND456的第二输入端。NAND456的输出被电连接于NAND446的第一输入端。反相器442的输出被电连接于NAND446的第二输入端。NAND456的输出通过传输门115被电连接于NAND456的第一输入端。反相器452的输入端接收对应于用于初始设置中的系列信号的初始系列信号SS。反相器442的输入端接收对应于用于初始设置中的系列信号的初始系列信号SR。NAND444的输出通过传输门114被电连接于输出端Q。
下面解释一下这样构造的扫描路径电路460-K的工作。图20时序图描述了根据实施例8的半导体集成电路的工作。
参照图20，第一时钟信号MCK、第二时钟信号TCK和模式设置信号MODE的波形以及扫描路径电路460-K的第一输入端D和第二输入端SI处的波形，与实施例1中所用的波形相似。
若初始系列信号SS和SR都被设置为L电平，则H电平信号通过反相器442和452被输入到NAND454、444、456和446的第二输入端。因此，NAND454、444、456和446分别输出具有靠将输入到其一个输入端的信号的电位电平反相而得到的电位电平的信号。亦即，NAND454、444、456和446被激活成反相器。于是，扫描路径电路460-K就具有相似于实施例1所示的电路结构。
然后，若初始系列信号SS被设置为H电平而初始系列信号SR被设置为L电平，则L电平信号通过反相器452被输入到NAND454的各个第二输入端和NAND456的各个第二输入端。因此，NAND454和456分别输出H电平信号而不管输入到其一个输入端的信号如何。而且，H电平信号被输入到NAND444的各个第二输入端和NAND446的各个第二输入端。因此，NAND444和446分别被激活成反相器，分别用来输出具有靠将输入到第一输入端的信号的电位电平反相而得到的电位电平的信号。但NAND444和446的第一输入端接收从NAND454和456产生的输出，用来输出固定于H电平的信号。于是，NAND444和446都输出固定于L的信号。因此，具有靠将NAND444的电位电平反相而得到的H电平的信号，通过反相器125被从输出端Q输出。
然后，当初始系列信号SS被设置为L电平而初始系列信号SR被设置为H电平时，L电平信号被输入到NAND444的各个第二输入端和NAND446的各个第二输入端。因此，NAND444和446输出H电平信号而不管输入到其第一输入端的信号如何。而且，H电平信号通过反相器452被输入到NAND454的各个第二输入端和NAND456的各个第二输入端。因此，NAND454和456被激活成反相器，分别用来输出具有靠将输入到其第一输入端的信号的电位电平反相而得到的电位电平的信号。但NAND454和456的第一输入端接收从NAND444和446输出的固定于H电平的信号。于是，NAND454和456都输出固定于L的信号。因此，具有靠将NAND444的电位电平反相而得到的L电平的信号，通过反相器125被从输出端Q输出。
参照图20，在完成测试串行输入操作时(对应于图20中的周期T2)，初始系列信号SS被设置为H电平。因此，在周期T2中，输入到扫描路径电路460-K的信号引起一个固定于H电平的信号。于是，含有NAND454、NAND444和传输门113的扫描路径电路460-K的第一锁存器或其由NAND456、NAND446和传输门115组成的第二锁存器，就保持一个被反相器125反相的H电平信号，并从输出端Q将其输出。
同样参照图20，在完成测试并行输入操作时(对应于图20中的周期T3)，初始系列信号SR被设置为H电平。因此，在周期T3中，输入到扫描路径电路460-K的信号引起一个固定于L电平的信号。于是，含有NAND454、NAND444和传输门113的扫描路径电路460-K的第一锁存器或其由NAND456、NAND446和传输门115组成的第二锁存器，就保持一个被反相器125反相的L电平信号，并从输出端Q将其输出。
由于上述这种结构，实施例8可得到与实施例6和7所得到的同样的优越的效果。
(实施例9)
图21示出了本发明实施例9所示的扫描路径电路470-K的电路结构。扫描路径电路470-K是实施例1所示的扫描路径电路130(或140)-K的改进电路。于是，与实施例1所示的相同的结构元件，用相同的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例9。
反相器471、472、473和传输门474、475、476、477被新加至图21所示的扫描路径电路470-K中。扫描路径电路470-K的其它结构与图5所示的扫描路径电路130(或140)-K的完全相同。数据信号D被输入到反相器471的输入端。数据信号SI被输入到反相器472的输入端。保持信号SE被输入到反相器473的输入端。传输门474-477分别由并联连接的PMOS和NMOS组成。保持信号SE被输入到传输门474的PMOS的栅极、传输门476的PMOS的栅极、传输门475的NMOS的栅极和传输门477的NMOS的栅极。反相器473的输出被电连接到传输门474的NMOS的栅极、传输门475的PMOS的栅极、传输门476的NMOS的栅极和传输门477的PMOS的栅极。反相器471产生的输出通过传输门474被传输到传输门111。反相器472产生的输出通过传输门476被传输到传输门112。反相器124产生的输出通过其相应的传输门475和477被传输到传输门111和112。扫描路径电路470-K的其它结构与图3所示的扫描路径电路130(或140)-K的完全相同。
下面解释一下这样构造的扫描路径电路470-K的工作。图22时序图描述了根据实施例9的半导体集成电路的工作。
参照图22，第一时钟信号MCK、第二时钟信号TCK和模式设置信号MODE的波形以及扫描路径电路470-K的第一输入端D和第二输入端SI处的波形，与实施例1中所用的波形相似。
若保持信号SE是图22中的L电平，则扫描路径电路470-K以相似于实施例1的方式被激活。亦即，当控制信号SE被设置为L电平时，传输门475和477被关断而传输门474和476被开启。于是，扫描路径电路470-K被激活，以便响应于从控制信号发生电路150输出的控制信号PC/!PC、SC/!SC、C/!C而获取输入数据信号D或SI。
然后，若保持信号SE是H电平，则传输门475和477被开启而传输门474和476被关断。于是，从反相器124输出的信号被反馈到传输门111和112。因此，保持在扫描路径电路470-K中的数据信号又根据从控制信号发生电路150输出的控制信号PC/!PC、SC/!SC、C/!C而被储存于扫描路径电路470-K中。
在图22中的正常操作时(图22中的周期T2所示的期间)，扫描路径电路470-K在储存D#0作为数据信号D之后(输入下一个数据信号D#1之前)，将保持信号SE设置于H电平。因此，在保持信号SE处于H电平时，扫描路径电路470-K继续保持保存在扫描路径电路470-K中的数据信号D#0。
由于上述这种结构，实施例9可得到使有必要输入的数据信号能够根据保持信号SE而被储存的优越效果以及实施例1所得到的优越效果。
(实施例10)
图23示出了本发明实施例10所示的扫描路径电路480-K的电路结构。扫描路径电路480-K包含实施例9所示的扫描路径电路470-K和实施例6所示的扫描路径电路440-K的组合。在本实施例中，与实施例9所示的相同的结构元件，用相同的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例10。
NAND482被加至图23所示的扫描路径电路480-K来代替反相器122，而NAND483被加至其中来代替反相器124。而且，反相器481被新加至扫描路径电路480-K中。扫描路径电路480-K的其它结构与图21所示的扫描路径电路470-K的完全相同。
NAND482和483以及反相器481，分别以相似于图15所示的扫描路径电路440-K的NAND444和446以及反相器442的方式工作。
由于上述这种结构，实施例10具有实施例9得到的优越效果和实施例6得到的优越效果的结合起来的优越效果。
(实施例11)
图24示出了本发明实施例11所示的扫描路径电路490-K的电路结构。扫描路径电路490-K由实施例9所示的扫描路径电路470-K和实施例7所示的扫描路径电路450-K的组合构成。在本实施例中，与实施例9所示的相同的结构元件，用相同的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例11。
NAND492被加至图24所示的扫描路径电路490-K来代替反相器121，而NAND493被加至其中来代替反相器123。而且，反相器491被新加至扫描路径电路490-K中。扫描路径电路490-K的其它结构与图21所示的扫描路径电路470-K的相似。
NAND492和493以及反相器491，分别以相似于图17所示的扫描路径电路450-K的NAND454和456以及反相器452的方式工作。
由于上述这种结构，实施例11具有实施例9得到的优越效果和实施例7得到的优越效果的结合起来的优越效果。
(实施例12)
图25示出了本发明实施例12所示的扫描路径电路500-K的电路结构。扫描路径电路500-K由实施例9所示的扫描路径电路470-K和实施例8所示的扫描路径电路460-K的组合构成。在本实施例中，与实施例9所示的相同的结构元件，用相似的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例12。
NAND502被加至图25所示的扫描路径电路500-K来代替反相器121，而NAND504被加至其中来代替反相器122。NAND505再被加至其中来代替反相器123而NAND506再被加至其中来代替反相器124。而且，反相器501和503被新加至扫描路径电路500-K中。扫描路径电路500-K的其它结构与图21所示的扫描路径电路470-K的相似。
NAND502、504、505和506以及反相器501和503，分别以相似于图19所示的扫描路径电路460-K的NAND 454、444、456和446以及反相器452和442的方式工作。
由于上述这种结构，实施例12具有实施例9得到的优越效果和实施例8得到的优越效果的结合起来的优越效果。
(实施例13)
图26示出了本发明实施例13所示的扫描路径电路510-K的电路结构。扫描路径电路510-K包含实施例2所示的扫描路径电路160-K和实施例6所示的扫描路径电路440-K的组合。在本实施例中，与实施例2所示的相同的结构元件，用相似的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例13。
NAND512被加至图26所示的扫描路径电路510-K来代替反相器121，而NAND513被加至其中来代替反相器124。反相器511再被新加至扫描路径电路510-K中。扫描路径电路510-K的其它结构与图5所示的扫描路径电路160-K的相似。
NAND512和513以及反相器511，分别以相似于图15所示的扫描路径电路440-K的NAND444和446以及反相器442的方式工作。
由于上述这种结构，实施例13具有实施例6得到的优越效果和实施例2得到的优越效果的结合起来的优越效果。
(实施例14)
图27示出了本发明实施例14所示的扫描路径电路520-K的电路结构。扫描路径电路520-K包含实施例2所示的扫描路径电路160-K和实施例7所示的扫描路径电路450-K的组合。在本实施例中，与实施例2所示的相同的结构元件，用相似的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例14。
NAND522被加至图27所示的扫描路径电路520-K来代替反相器122，而NAND523被加至其中来代替反相器123。反相器521再被新加至扫描路径电路520-K中。扫描路径电路520-K的其它结构与图5所示的扫描路径电路160-K的相似。
NAND522和523以及反相器521，分别以相似于图17所示的扫描路径电路450-K的NAND454和456以及反相器452的方式工作。
由于上述这种结构，实施例14具有实施例7得到的优越效果和实施例2得到的优越效果的结合起来的优越效果。
(实施例15)
图28示出了本发明实施例15所示的扫描路径电路530-K的电路结构。扫描路径电路530-K包含实施例2所示的扫描路径电路160-K和实施例8所示的扫描路径电路460-K的组合。在本实施例中，与实施例2所示的相同的结构元件，用相似的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例15。
NAND532被加至图28所示的扫描路径电路530-K来代替反相器121，而NAND534被加至其中来代替反相器122。NAND535再被加至其中来代替反相器123，且NAND536再被加至其中来代替反相器124。而且，反相器531和533被新加至扫描路径电路530-K中。扫描路径电路530-K的其它结构与图5所示的扫描路径电路160-K的相似。
NAND532、534、535和536以及反相器531和533，分别以相似于图19所示的扫描路径电路460-K的NAND 454、444、456和446以及反相器452和442的方式工作。
由于上述这种结构，实施例15具有实施例8得到的优越效果和实施例2得到的优越效果的结合起来的优越效果。
(实施例16)
图29示出了本发明实施例16所示的扫描路径电路540-K的电路结构。扫描路径电路540-K包含实施例2所示的扫描路径电路160-K和实施例9所示的扫描路径电路470-K的组合。在本实施例中，与实施例2所示的相同的结构元件，用相似的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例16。
NAND541、542和543以及传输门544、545、546和547被新加至图29所示的扫描路径电路540-K。扫描路径电路540-K的其它结构与图5所示的扫描路径电路160-K的完全相同。
传输门544、545、546和547以及反相器541、542和543，分别以相似于图21所示的扫描路径电路470-K的传输门474、475、476和477以及反相器471、472和473的方式工作。
由于上述这种结构，实施例16具有实施例9得到的优越效果和实施例2得到的优越效果的结合起来的优越效果。
(实施例17)
图30示出了本发明实施例17所示的扫描路径电路550-K的电路结构。扫描路径电路550-K包含实施例6所示的扫描路径电路440-K和实施例16所示的扫描路径电路540-K的组合。在本实施例中，与实施例16所示的相同的结构元件，用相似的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例17。
NAND552被加至图30所示的扫描路径电路550-K来代替反相器122，而NAND553被加至其中来代替反相器124。反相器551被新加至扫描路径电路550-K中。扫描路径电路550-K的其它结构与图29所示的扫描路径电路540-K的完全相同。
NAND552、553以及反相器551，分别以相似于图15所示的扫描路径电路440-K的NAND444和446以及反相器442的方式工作。
由于上述这种结构，实施例17具有实施例6得到的优越效果和实施例16得到的优越效果的结合起来的优越效果。
(实施例18)
图31示出了本发明实施例18所示的扫描路径电路560-K的电路结构。扫描路径电路560-K包含实施例7所示的扫描路径电路450-K和实施例16所示的扫描路径电路540-K的组合。在本实施例中，与实施例16所示的相同的结构元件，用相似的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例18。
NAND562被加至图31所示的扫描路径电路560-K来代替反相器121，而NAND563被加至其中来代替反相器123。反相器561被新加至扫描路径电路560-K中。扫描路径电路560-K的其它结构与图29所示的扫描路径电路540-K的完全相同。
NAND562、563以及反相器561，分别以相似于图17所示的扫描路径电路450-K的NAND454和456以及反相器452的方式工作。
由于上述这种结构，实施例18具有实施例7得到的优越效果和实施例16得到的优越效果的结合起来的优越效果。
(实施例19)
图32示出了本发明实施例19所示的扫描路径电路570-K的电路结构。扫描路径电路570-K包含实施例8所示的扫描路径电路460-K和实施例16所示的扫描路径电路540-K的组合。在本实施例中，与实施例16所示的相同的结构元件，用相似的参考号表示。顺便说一下，图2所示的控制信号发生电路150被用于实施例19。
NAND572被加至图32所示的扫描路径电路570-K来代替反相器121。NAND574被加至其中来代替反相器122。NAND575被加至其中来代替反相器123。NAND576被加至其中来代替反相器124。反相器571和573再被新加至扫描路径电路570-K中。而且额外提供反相器577来代替反相器125和162。扫描路径电路570-K的其它结构与图29所示的扫描路径电路540-K的完全相同。
NAND572、574、575和576以及反相器571和573，分别以相似于图19所示的扫描路径电路460-K的NAND454、444、456和466以及反相器452和442的方式工作。当反相器577的输入端被电连接于NAND575时，反相器577以相似于各个反相器125和162的方式工作。
由于上述这种结构，实施例19具有实施例8得到的优越效果和实施例16得到的优越效果的结合起来的优越效果。由于一个反相器能够代替125和162二个反相器，故本发明借助于减少元件的数目而可得到减小半导体集成电路尺寸的效果。
(实施例20)
图33示出了本发明实施例20所示的扫描路径电路580-K的电路结构。扫描路径电路580-K包含实施例3所示的扫描路径电路230-K和实施例6所示的扫描路径电路440-K的组合。在本实施例中，与实施例6所示的相同的结构元件，用相似的参考号表示。顺便说一下，图6所示的控制信号发生电路250被用于实施例20。
NAND584被新加至图33所示的扫描路径电路580-K中。扫描路径电路580-K的其它结构与图15所示的扫描路径电路440-K的完全相同。
NAND584以相似于图7所示的扫描路径电路230-K的NAND232的方式工作。
由于上述这种结构，实施例20具有实施例3得到的优越效果和实施例6得到的优越效果的结合起来的优越效果。
(实施例21)
图34示出了本发明实施例21所示的扫描路径电路590-K的电路结构。扫描路径电路590-K包含实施例3所示的扫描路径电路230-K和实施例7所示的扫描路径电路450-K的组合。在本实施例中，与实施例7所示的相同的结构元件，用相似的参考号表示。顺便说一下，图6所示的控制信号发生电路250被用于实施例21。
NAND594被新加至图34所示的扫描路径电路590-K中。扫描路径电路590-K的其它结构与图17所示的扫描路径电路450-K的完全相同。
NAND594以相似于图7所示的扫描路径电路230-K的NAND232的方式工作。
由于上述这种结构，实施例21具有实施例3得到的优越效果和实施例7得到的优越效果的结合起来的优越效果。
(实施例22)
图35示出了本发明实施例22所示的扫描路径电路600-K的电路结构。扫描路径电路600-K包含实施例3所示的扫描路径电路230-K和实施例8所示的扫描路径电路460-K的组合。在本实施例中，与实施例8所示的相同的结构元件，用相同的参考号表示。顺便说一下，图6所示的控制信号发生电路250被用于实施例22。
NAND604被新加至图35所示的扫描路径电路600-K中。扫描路径电路600-K的其它结构与图19所示的扫描路径电路460-K的完全相同。
NAND604以相似于图7所示的扫描路径电路230-K的NAND232的方式工作。
由于上述这种结构，实施例22具有实施例3得到的优越效果和实施例8得到的优越效果的结合起来的优越效果。
(实施例23)
图36示出了本发明实施例23所示的扫描路径电路610-K的电路结构。扫描路径电路610-K包含实施例3所示的扫描路径电路230-K和实施例9所示的扫描路径电路470-K的组合。在本实施例中，与实施例9所示的相同的结构元件，用相同的参考号表示。顺便说一下，图6所示的控制信号发生电路250被用于实施例23。
NAND614被新加至图36所示的扫描路径电路610-K中。扫描路径电路610-K的其它结构与图21所示的扫描路径电路470-K的完全相同。
NAND614以相似于图7所示的扫描路径电路230-K的NAND232的方式工作。
由于上述这种结构，实施例23具有实施例3得到的优越效果和实施例9得到的优越效果的结合起来的优越效果。
(实施例24)
图37示出了本发明实施例24所示的扫描路径电路620-K的电路结构。扫描路径电路620-K包含实施例3所示的扫描路径电路230-K和实施例10所示的扫描路径电路480-K的组合。在本实施例中，与实施例10所示的相同的结构元件，用相同的参考号表示。顺便说一下，图6所示的控制信号发生电路250被用于实施例24。
NAND624被新加至图37所示的扫描路径电路620-K中。扫描路径电路620-K的其它结构与图23所示的扫描路径电路480-K的完全相同。
NAND624以相似于图7所示的扫描路径电路230-K的NAND232的方式工作。
由于上述这种结构，实施例24具有实施例3得到的优越效果和实施例10得到的优越效果的结合起来的优越效果。
(实施例25)
图38示出了本发明实施例25所示的扫描路径电路630-K的电路结构。扫描路径电路630-K包含实施例3所示的扫描路径电路230-K和实施例11所示的扫描路径电路490-K的组合。在本实施例中，与实施例11所示的相同的结构元件，用相同的参考号表示。顺便说一下，图6所示的控制信号发生电路250被用于实施例25。
NAND634被新加至图38所示的扫描路径电路630-K中。扫描路径电路630-K的其它结构与图24所示的扫描路径电路490-K的完全相同。
NAND634以相似于图7所示的扫描路径电路230-K的NAND232的方式工作。
由于上述这种结构，实施例25具有实施例3得到的优越效果和实施例11得到的优越效果的结合起来的优越效果。
(实施例26)
图39示出了本发明实施例26所示的扫描路径电路640-K的电路结构。扫描路径电路640-K包含实施例3所示的扫描路径电路230-K和实施例12所示的扫描路径电路500-K的组合。在本实施例中，与实施例12所示的相同的结构元件，用相同的参考号表示。顺便说一下，图6所示的控制信号发生电路250被用于实施例26。
NAND644被新加至图39所示的扫描路径电路640-K中。扫描路径电路640-K的其它结构与图25所示的扫描路径电路500-K的完全相同。
NAND644以相似于图7所示的扫描路径电路230-K的NAND232的方式工作。
由于上述这种结构，实施例26具有实施例3得到的优越效果和实施例12得到的优越效果的结合起来的优越效果。
(实施例27)
图40示出了本发明实施例27所示的扫描路径电路650-K的电路结构。扫描路径电路650-K包含实施例4所示的扫描路径电路330-K和实施例6所示的扫描路径电路440-K的组合。在本实施例中，与实施例6所示的相同的结构元件，用相同的参考号表示。顺便说一下，图9所示的控制信号发生电路350被用于实施例27。
NAND654被加至图40所示的扫描路径电路650-K来代替反相器125，而反相器655被新加至其中。扫描路径电路650-K的其它结构与图15所示的扫描路径电路440-K的完全相同。
NAND654和反相器655分别以相似于图10所示的扫描路径电路330-K的NAND332和反相器162的方式工作。
由于上述这种结构，实施例27具有实施例4得到的优越效果和实施例6得到的优越效果的结合起来的优越效果。
(实施例28)
图41示出了本发明实施例28所示的扫描路径电路660-K的电路结构。扫描路径电路660-K包含实施例4所示的扫描路径电路330-K和实施例7所示的扫描路径电路450-K的组合。在本实施例中，与实施例7所示的相同的结构元件，用相同的参考号表示。顺便说一下，图9所示的控制信号发生电路350被用于实施例28。
NAND664被加至图41所示的扫描路径电路660-K来代替反相器125，而反相器665被新加至其中。扫描路径电路660-K的其它结构与图17所示的扫描路径电路450-K的完全相同。
NAND664和反相器665分别以相似于图10所示的扫描路径电路330-K的NAND332和反相器162的方式工作。
由于上述这种结构，实施例28具有实施例4得到的优越效果和实施例7得到的优越效果的结合起来的优越效果。
(实施例29)
图42示出了本发明实施例29所示的扫描路径电路670-K的电路结构。扫描路径电路670-K包含实施例4所示的扫描路径电路330-K和实施例8所示的扫描路径电路460-K的组合。在本实施例中，与实施例8所示的相同的结构元件，用相同的参考号表示。顺便说一下，图9所示的控制信号发生电路350被用于实施例29。
NAND674被加至图42所示的扫描路径电路670-K来代替反相器125，而反相器675被新加至其中。扫描路径电路670-K的其它结构与图19所示的扫描路径电路460-K的完全相同。
NAND674和反相器675分别以相似于图10所示的扫描路径电路330-K的NAND332和反相器162的方式工作。
由于上述这种结构，实施例29具有实施例4得到的优越效果和实施例8得到的优越效果的结合起来的优越效果。
(实施例30)
图43示出了本发明实施例30所示的扫描路径电路680-K的电路结构。扫描路径电路680-K包含实施例4所示的扫描路径电路330-K和实施例9所示的扫描路径电路470-K的组合。在本实施例中，与实施例9所示的相同的结构元件，用相同的参考号表示。顺便说一下，图9所示的控制信号发生电路350被用于实施例30。
NAND684被加至图43所示的扫描路径电路680-K来代替反相器125，而反相器685被新加至其中。扫描路径电路680-K的其它结构与图21所示的扫描路径电路470-K的完全相同。
NAND684和反相器685分别以相似于图10所示的扫描路径电路330-K的NAND332和反相器162的方式工作。
由于上述这种结构，实施例30具有实施例4得到的优越效果和实施例9得到的优越效果的结合起来的优越效果。
(实施例31)
图44示出了本发明实施例31所示的扫描路径电路690-K的电路结构。扫描路径电路690-K包含实施例4所示的扫描路径电路330-K和实施例10所示的扫描路径电路480-K的组合。在本实施例中，与实施例10所示的相同的结构元件，用相同的参考号表示。顺便说一下，图9所示的控制信号发生电路350被用于实施例31。
NAND694被加至图44所示的扫描路径电路690-K来代替反相器125，而反相器695被新加至其中。扫描路径电路690-K的其它结构与图23所示的扫描路径电路480-K的完全相同。
NAND694和反相器695分别以相似于图10所示的扫描路径电路330-K的NAND332和反相器162的方式工作。
由于上述这种结构，实施例31具有实施例4得到的优越效果和实施例10得到的优越效果的结合起来的优越效果。
(实施例32)
图45示出了本发明实施例32所示的扫描路径电路700-K的电路结构。扫描路径电路700-K包含实施例4所示的扫描路径电路330-K和实施例11所示的扫描路径电路490-K的组合。在本实施例中，与实施例11所示的相同的结构元件，用相同的参考号表示。顺便说一下，图9所示的控制信号发生电路350被用于实施例32。
NAND704被加至图45所示的扫描路径电路700-K来代替反相器125，而反相器705被新加至其中。扫描路径电路700-K的其它结构与图24所示的扫描路径电路490-K的完全相同。
NAND704和反相器705分别以相似于图10所示的扫描路径电路330-K的NAND332和反相器162的方式工作。
由于上述这种结构，实施例32具有实施例4得到的优越效果和实施例11得到的优越效果的结合起来的优越效果。
(实施例33)
图46示出了本发明实施例33所示的扫描路径电路710-K的电路结构。扫描路径电路710-K包含实施例4所示的扫描路径电路330-K和实施例12所示的扫描路径电路500-K的组合。在本实施例中，与实施例12所示的相同的结构元件，用相同的参考号表示。顺便说一下，图9所示的控制信号发生电路350被用于实施例33。
NAND714被加至图46所示的扫描路径电路710-K来代替反相器125，而反相器715被新加至其中。扫描路径电路710-K的其它结构与图25所示的扫描路径电路500-K的完全相同。
NAND714和反相器715分别以相似于图10所示的扫描路径电路330-K的NAND332和反相器162的方式工作。
由于上述这种结构，实施例33具有实施例4得到的优越效果和实施例12得到的优越效果的结合起来的优越效果。
(实施例34)
图47示出了本发明实施例34所示的扫描路径电路720-K的电路结构。扫描路径电路720-K包含实施例5所示的扫描路径电路430-K和实施例6所示的扫描路径电路440-K的组合。在本实施例中，与实施例6所示的相同的结构元件，用相同的参考号表示。顺便说一下，图12所示的控制信号发生电路450被用于实施例34。
NAND724被加至图47所示的扫描路径电路720-K来代替反相器125，而NAND725被新加至其中。扫描路径电路720-K的其它结构与图15所示的扫描路径电路440-K的完全相同。
NAND724和725分别以相似于图13所示的扫描路径电路430-K的NAND332和232的方式工作。
由于上述这种结构，实施例34具有实施例5得到的优越效果和实施例6得到的优越效果的结合起来的优越效果。
(实施例35)
图48示出了本发明实施例35所示的扫描路径电路730-K的电路结构。扫描路径电路730-K包含实施例5所示的扫描路径电路430-K和实施例7所示的扫描路径电路450-K的组合。在本实施例中，与实施例7所示的相同的结构元件，用相同的参考号表示。顺便说一下，图12所示的控制信号发生电路450被用于实施例35。
NAND734被加至图48所示的扫描路径电路730-K来代替反相器125，而NAND735被新加至其中。扫描路径电路730-K的其它结构与图17所示的扫描路径电路450-K的完全相同。
NAND734和735分别以相似于图13所示的扫描路径电路430-K的NAND332和232的方式工作。
由于上述这种结构，实施例35具有实施例5得到的优越效果和实施例7得到的优越效果的结合起来的优越效果。
(实施例36)
图49示出了本发明实施例36所示的扫描路径电路740-K的电路结构。扫描路径电路740-K包含实施例5所示的扫描路径电路430-K和实施例8所示的扫描路径电路460-K的组合。在本实施例中，与实施例8所示的相同的结构元件，用相同的参考号表示。顺便说一下，图12所示的控制信号发生电路450被用于实施例36。
NAND744被加至图49所示的扫描路径电路740-K来代替反相器125，而NAND745被新加至其中。扫描路径电路740-K的其它结构与图19所示的扫描路径电路460-K的完全相同。
NAND744和745分别以相似于图13所示的扫描路径电路430-K的NAND332和232的方式工作。
由于上述这种结构，实施例36具有实施例5得到的优越效果和实施例8得到的优越效果的结合起来的优越效果。
(实施例37)
图50示出了本发明实施例37所示的扫描路径电路750-K的电路结构。扫描路径电路750-K包含实施例5所示的扫描路径电路430-K和实施例9所示的扫描路径电路470-K的组合。在本实施例中，与实施例9所示的相同的结构元件，用相同的参考号表示。顺便说一下，图12所示的控制信号发生电路450被用于实施例37。
NAND754被加至图50所示的扫描路径电路750-K来代替反相器125，而NAND755被新加至其中。扫描路径电路750-K的其它结构与图21所示的扫描路径电路470-K的完全相同。
NAND754和755分别以相似于图13所示的扫描路径电路430-K的NAND332和232的方式工作。
由于上述这种结构，实施例37具有实施例5得到的优越效果和实施例9得到的优越效果的结合起来的优越效果。
(实施例38)
图51示出了本发明实施例38所示的扫描路径电路760-K的电路结构。扫描路径电路760-K包含实施例5所示的扫描路径电路430-K和实施例10所示的扫描路径电路480-K的组合。在本实施例中，与实施例10所示的相同的结构元件，用相同的参考号表示。顺便说一下，图12所示的控制信号发生电路450被用于实施例38。
NAND764被加至图51所示的扫描路径电路760-K来代替反相器125，而NAND765被新加至其中。扫描路径电路760-K的其它结构与图23所示的扫描路径电路480-K的完全相同。
NAND764和765分别以相似于图13所示的扫描路径电路430-K的NAND332和232的方式工作。
由于上述这种结构，实施例38具有实施例5得到的优越效果和实施例10得到的优越效果的结合起来的优越效果。
(实施例39)
图52示出了本发明实施例39所示的扫描路径电路770-K的电路结构。扫描路径电路770-K包含实施例5所示的扫描路径电路430-K和实施例11所示的扫描路径电路490-K的组合。在本实施例中，与实施例11所示的相同的结构元件，用相同的参考号表示。顺便说一下，图12所示的控制信号发生电路450被用于实施例39。
NAND774被加至图52所示的扫描路径电路770-K来代替反相器125，而NAND775被新加至其中。扫描路径电路770-K的其它结构与图24所示的扫描路径电路490-K的完全相同。
NAND774和775分别以相似于图13所示的扫描路径电路430-K的NAND332和232的方式工作。
由于上述这种结构，实施例39具有实施例5得到的优越效果和实施例11得到的优越效果的结合起来的优越效果。
(实施例40)
图53示出了本发明实施例40所示的扫描路径电路780-K的电路结构。扫描路径电路780-K包含实施例5所示的扫描路径电路430-K和实施例12所示的扫描路径电路500-K的组合。在本实施例中，与实施例12所示的相同的结构元件，用相同的参考号表示。顺便说一下，图12所示的控制信号发生电路450被用于实施例40。
NAND784被加至图53所示的扫描路径电路780-K来代替反相器125，而NAND785被新加至其中。扫描路径电路780-K的其它结构与图25所示的扫描路径电路500-K的完全相同。
NAND784和785分别以相似于图13所示的扫描路径电路430-K的NAND332和232的方式工作。
由于上述这种结构，实施例40具有实施例5得到的优越效果和实施例12得到的优越效果的结合起来的优越效果。
虽然上面已详细描述了本申请的发明，但本发明并不局限于上述各实施例的各种结构。例如，若能够实现与上述相同的操作，则可考虑电路结构方面的各种改变。例如，在上述各实施例中，PMOS和NMOS可以互换着使用。或者，可用其它的逻辑电路来代替NAND和NOR。而且，PMOS和NMOS也可以是其它的门装置。虽然在多个扫描路径电路之间各共用了控制信号发生电路150、250、350和450，但它们也可以分别配置在扫描路径电路中。
如上所述，本申请的发明可使半导体集成电路的尺寸减小。
本申请的发明还可降低功率耗散。
本申请的发明还可降低时钟偏离(时钟信号的时间偏移)。
而且，若半导体集成电路是DSP或微处理器之类，则在硬件复位时，本申请的发明还使预定的初始值可储存于控制寄存器中。
本申请的发明还使得有可能将时钟信号正常馈送到扫描路径寄存器，并在这种条件下按需要将输入的数据信号储存于其中。
虽然已参照所示的实施例描述了本发明，但这一描述不是限制性的。参照这些描述，所示各实施例的各种修正以及本发明的其它的实施例，对于本技术领域熟练人员来说是显而易见的。因此，预计所附权利要求将覆盖本发明实际范围内的任何修正或实施例。