微型计算机 本发明涉及能在内装的快擦写存储器内存储用户程序等数据的微型计算机。
图6是表示现有的微型计算机的结构图，在图中，1是内装快擦写存储器3的微型计算机，2是微型计算机1的RAM，3是由存储用于存入用户程序等数据的引导程序的引导程序区及存储用户程序等数据的用户程序区构成的快擦写存储器。
另外，4是CPU，当在快擦写存储器3的用户程序区内存储用户程序等数据时，通过执行存储在快擦写存储器3的引导程序区内的引导程序，经串行接口5从外部主机7接收用户程序等数据，并将用户程序等数据存储在快擦写存储器3的用户程序区内，5是微型计算机1的串行接口(以下称SIO)，6是微型计算机1的内部总线，7是外部的主机。
其次，说明有关的操作。
在微型计算机1的快擦写存储器3的用户程序区内(参照图7)，用户可自由地存储用户程序等数据。
以下，说明在快擦写存储器3的用户程序区内存储用户程序等数据的步骤。
首先，由于在快擦写存储器3的引导程序区内存储着用于将用户程序等数据存入快擦写存储器3的引导程序(参照图7)，所以CPU4通过将程序计数器移至引导程序区的起始地址，开始执行引导程序。
在CPU4开始执行引导程序后，随着引导程序通过SIO5从外部主机7接收用户程序等数据，并将该用户程序等数据存储在快擦写存储器3的用户程序区内。
由于现有地微型计算机按以上的方式构成，所以通过执行在快擦写存储器3的引导程序区内所存有的引导程序，可以将用户程序等数据存储在快擦写存储器3的用户程序区内，但是，在快擦写存储器3内必须确保用户程序区以便预先存储引导程序，所以存在着不能将快擦写存储器3的整个区域作为用户程序区开释的课题。
另外，在特开平7-49852号公报中公开了一种技术，在快擦写存储器3内不存储引导程序，而在将用户程序等数据存储在快擦写存储器3内时，由CPU4从外部主机7接收用户程序等数据，但在快擦写存储器3内必须预先准备用于接收引导程序的装入程序，所以，仍存在着不能将快擦写存储器3的整个区域作为用户程序区释放的课题。
本发明正是为解决如上所述的课题而开发的，其目的是提供一种能将快擦写存储器的整个区域作为用户程序区释放的微型计算机。
按照本发明的微型计算机，与CPU分开另设一个程序存储装置，当由模式决定装置将芯片模式决定为RSIF模式时，从外部主机接收用于将数据存入快擦写存储器的引导程序，并存储在RAM内。
按照本发明的微型计算机，设有：移位寄存器，当由模式决定装置将芯片模式决定为RSIF模式时，用于接收从外部主机发送的引导程序；及数据传送部，当移位寄存器接收到构成引导程序的1帧数据时，将该1帧数据传送到RAM；每当移位寄存器接收到构成引导程序的1帧数据时，地址决定部将数据传送部的写入地址递增。
按照本发明的微型计算机，当不能正确地接收到在发送引导程序之前从外部主机发送的写入命令时，可向外部主机输出出错信息。
按照本发明的微型计算机，可根据由模式决定装置决定的芯片模式通过公用外部端子将程序存储装置或串行接口中的任何一个与外部主机连接。
图1是表示本发明实施例1的微型计算机的结构图。
图2是表示RSIF16的详细结构图。
图3是说明微型计算机的芯片模式等的表格图。
图4是说明数据发送格式的说明图。
图5是表示本发明实施例2的微型计算机主要部分的结构图。
图6是表示现有的微型计算机的结构图。
图7是说明快擦写存储器的内部区域的说明图。
[符号说明]
以下，说明本发明的一个实施例。
实施例1
图1是表示本发明实施例1的微型计算机的结构图，在图中，标号1是内装快擦写存储器11的微型计算机，2是微型计算机1的RAM，5是微型计算机1的SIO(串行接口)，6是微型计算机1的内部总线，以及7是外部的主机。
另外，标号11是作为存储用户程序等数据的非易失性存储器的快擦写存储器，12是微型计算机1的模式端子(以下称MOD0)，在MOD0上可施加0V或5V的电位。13是微型计算机1的模式端子(以下称MOD1)，在MOD1上可施加0V、5V或12V的电位。14是微型计算机1的模式端子(以下称VPP)，在VPP上可施加0V或12V的电位。
另外，标号15是根据施加在模式端子12～14即MOD0、MOD1及VPP上的电位的组合决定芯片模式的模式决定电路(模式决定装置)，16是当由模式决定电路15将芯片模式决定为RSIF模式时从外部主机7接收用于将数据存入快擦写存储器11的引导程序并将该引导程序存储在RAM内的RSIF(程序存储装置)，17是CPU，当由模式决定电路15将芯片模式决定为快擦写模式时，通过执行存储在RAM2内的引导程序，经SIO5从外部主机7接收用户程序等数据，并将该用户程序等数据存储在快擦写存储器11内。
图2是表示RSIF16的详细结构图。在图中，标号21、22是连接主机7及RSIF16的外部端子，23是产生时钟信号的时钟脉冲发生电路，24是当由模式决定电路15将芯片模式决定为RSIF模式时对接收移位寄存器25或地址寄存器27等进行控制的控制电路，25是当由模式决定电路15将芯片模式决定为RSIF模式时接收从外部主机发送的引导程序的接收移位寄存器(移位寄存器)，26是当接收移位寄存器25接收到构成引导程序的1帧数据时将该1帧数据传送到RAM2的接收缓冲寄存器(数据传送部)。
另外，标号27是输出接收缓冲寄存器26的写入地址的地址寄存器(地址决定部)，28是每当接收移位寄存器25接收到构成引导程序的1帧数据时将接收缓冲寄存器26的写入地址递增的递增器(地址决定部)，29是根据递增器28的输出将地址寄存器27的地址值重写的锁存器(地址决定部)。
其次，说明有关的操作。
在微型计算机1的快擦写存储器11内，用户可自由地存储用户程序等数据。
以下，说明在快擦写存储器11内存储用户程序等数据的步骤。
微型计算机1根据施加在模式端子12～14即MOD0、MOD1及VPP上的电位的组合决定芯片模式，所以为了将用户程序等数据存储在快擦写存储器11内，首先，如图3所示，用户必须在MOD0上施加0V、在MOD1及VPP上施加12V的电位，以便将芯片模式设定为RSIF模式。
这里，作为微型计算机1的芯片模式有以下4种类型，其功能如下所示。
RSIF模式：用于将引导程序从主机7传送到RAM2的模式
快擦写模式：CPU17将用户程序等数据写入快擦写存储器11的模式
单片模式：是一种用户释放模式，即CPU17可以访问快擦写存储器11但不能访问外设的存储器的模式
存储器扩展模式：是一种用户释放模式，即CPU17既能访问快擦写存储器11又能访问外设的存储器的模式
如用户在MOD0上施加0V、在MOD1及VPP上施加12V的电位，则模式决定电路15判断芯片模式设定为RSIF模式，并将该设定信息输出到RSIF16及CPU17。
因此，CPU17转换为停止状态，然而，RSIF16开始用于将引导程序从主机传送到RAM2，
即，在用户将芯片模式设定为RSIF模式后，当从外部的主机7将开头附加有写入命令的引导程序(参照图4)发送到微型计算机1时，RSIF16的接收移位寄存器25接收开头附加有写入命令的引导程序。
具体地说，首先，控制电路24判断接收移位寄存器25是否正确地接收到在开头附加的写入命令，并在已正确接收的情况下，使接收移位寄存器25继续进行对引导程序接收处理。另一方面，当不能正确接收时，控制电路24向主机7发送出错信息，并执行使用户确认该信息的处理。
在已正确接收到写入命令的情况下，接收移位寄存器25继续进行对引导程序的接收处理，但每当接收到构成引导程序的1帧数据时，要将该1帧数据传送到接收缓冲寄存器26。
然后，接收缓冲寄存器26，每当接收到1帧数据时，将该1帧数据通过内部总线传送到RAM2。
但是，在按如上所述的方式将芯片模式设定为RSIF模式时，如图3所示，由于在RAM2的起始地址上设定有复位向量，所以从RAM2的起始地址起存储构成引导程序的最初的1帧数据，并根据地址寄存器27输出的写入地址将随后的1帧数据依次存储在RAM2内。
另外，每当接收移位寄存器25接收到构成引导程序的1帧数据时，递增器28及锁存器29就通过将地址寄存器27的地址值加1并重写，使接收缓冲寄存器26的写入地址加1，所以能将引导程序不间断地存储在RAM2内。
按照如上方式将引导程序存储在RAM2内之后，接着，为使CPU17执行引导程序以便开始将用户程序等数据存储在快擦写存储器11内的处理，如图3所示，用户必须在MOD0上施加0V、在MOD1上施加5V、在VPP上施加12V的电位，将芯片模式设定为快擦写模式。
如用户在MOD0上施加0V、在MOD1上施加5V、在VPP上施加12V的电位，则模式决定电路15判断芯片模式设定为快擦写模式，并将该设定信息输出到RSIF16及CPU17。
因此，RSIF16进入停止状态，而CPU17通过执行在RAM2内存储着的引导程序，经SIO5从主机7接收用户程序等数据，并执行用于快擦写存储器11的写入处理。
顺便说一下，CPU17执行引导程序的理由是，当用户按如上所述方式将芯片模式设定为快擦写模式时，如图3所示，在RAM2的起始地址上设定有复位向量。
从以上说明可以清楚看出，如按照本实施例，则与CPU17分开另设一个RSIF16，当由模式决定电路15将芯片模式决定为RSIF16模式时，可从外部主机7接收用于将用户程序等数据存入快擦写存储器11的引导程序并存储在RAM内，所以无需在快擦写存储器11内确保引导程序区以预先存储引导程序，因而能达到将快擦写存储器11的整个区域作为用户程序区释放的效果。
实施例2
图5是表示本发明实施例2的微型计算机主要部分的结构图，在图中，与图1相同的标号表示相同或相当的部分，所以其说明从略。
31是将RSIF16或SIO5连接于外部主机7的微型计算机1的输入端子(外部端子)，32是将RSIF16或SIO5连接于外部主机7的微型计算机1的输出端子(外部端子)，33是根据由模式决定电路15决定的芯片模式将RSIF16或SIO5中的任何一个通过输出端子32与外部主机连接的MUX(多路转接器)。
其次，说明有关的操作。
在上述实施例1中，虽然没有特别地提到RSIF16和SIO5与主机7的连接关系，但如图5所示，如果使MUX33根据芯片模式适当地改变与主机7的连接端，则可在RSIF16及SIO5之间将微型计算机1的外部端子共用。
即，在模式决定电路15判断芯片模式设定为RSIF模式的情况下，MUX33将RSIF16与主机7连接，而在判断芯片模式设定为快擦写模式的情况下，将MUX33将SIO5与主机7连接。
如上所述，如按照本发明，则由于在结构上与CPU分开另外设置一个程序存储装置，当由模式决定装置将芯片模式决定为RSIF模式时，从外部主机接收用于将数据存入快擦写存储器的引导程序并存储在RAM内，所以无需在快擦写存储器内确保引导程序区以便预先存储引导程序，其结果是，具有能将快擦写存储器的整个区域作为用户程序区释放的效果。
如按照本发明，由于在结构上设有：移位寄存器，当由模式决定装置将芯片模式决定为RSIF模式时，用于接收从外部主机发送的引导程序；及数据传送部，当移位寄存器接收到构成引导程序的1帧数据时，将该1帧数据传送到RAM；每当移位寄存器接收到构成引导程序的1帧数据时，地址决定部将数据传送部的写入地址递增，所以具有能以非常紧凑的硬件结构实现程序存储装置的效果。
如按照本发明，则当不能正确地接收到在发送引导程序之前从外部主机发送的写入命令时，由于在结构上能向外部主机输出出错信息，所以具有能使用户确认发生了通信错误、因而不能将用户程序等数据存储在快擦写存储器内的效果。
如按照本发明，则由于在结构上能根据由模式决定装置决定的芯片模式通过共用外部端子将程序存储装置或串行接口中的任何一个与外部主机连接，所以具有能限制微型计算机的外部端子数的效果。