液晶显示阵列及液晶显示面板技术领域
本发明有关于一种液晶显示阵列，适用于液晶显示器。该液晶显示阵列
中而每一像素单元的存储电容的一端耦接扫瞄线的第一部份或是第二部分，
进而减少扫瞄线驱动薄膜晶体管的时间延迟。
背景技术
薄膜晶体管液晶显示器(thin film transistor liquid crystal
display，以下称TFT-LCD)的显示阵列类型，随着存储电容(storage
capacitor，Cs)结构的不同，而形成不同的阵列类型。一般常见的存储电容
结构可分为两种，分别是存储电容利用前一条扫瞄线(Cs on gate)而形成
的结构与存储电容利用共用电极线(Cs on common)而形成的结构。两种结
构主要的差别在于存储电容介于显示电极与前一条扫瞄线之间，或介于显示
电极与共用电极线之间，即存储电容的参考电位为前一条扫瞄线的电位，或
是共用电极线的电位。
图1表示公知Cs on common的电容结构所形成的液晶显示阵列。液晶显
示阵列1由纵横交错的扫瞄线G1n、G1n-1及G1n-2，以及数据线D1m及D1m-1
所构成。每一交错的扫瞄线与数据线形成一个像素单元。每一像素单元具有
控制晶体管、液晶电容以及存储电容，且存储电容耦接于显示电极与共用电
极线之间。例如，扫瞄线D1n-1与数据线G1m-1形成一个像素单元100，像
素单元100具有薄膜晶体管(TFT)10、液晶电容C1c10以及存储电容Cs10。
如图1所示，控制晶体管10的栅极耦接的于扫瞄线D1n-1，且存储电容Cs10
耦接显示电极11与共用电极线Vcom10之间。在相同行上的像素单元的存储
电容，耦接于各自的显示电极与相同的共用电极线之间。
图2表示公知Cs on gate的电容结构所形成的液晶显示阵列。液晶显示
阵列2由纵横交错的扫瞄线G2n、G2n-1及G2n-2，以及数据线D2m及D2m-1
所构成。每一交错的扫瞄线与数据线形成一个像素单元。每一像素单元具有
控制晶体管、液晶电容以及存储电容，且存储电容耦接于显示电极与前一条
扫瞄线之间。例如，扫瞄线G2n-1与数据线D2m-1形成一个像素单元200，
像素单元200具有薄膜晶体管(TFT)20、液晶电容C1c20以及存储电容Cs20。
如图2所示，TFT20的栅极耦接于扫瞄线G2n-1，且存储电容Cs20耦接于显
示电极21与扫瞄线G2n-2之间。位于同一行的像素单元中，控制晶体管耦接
至相同扫瞄线，且存储电容皆耦接于各自的显示电极与前一条扫瞄线之间。
如上所述，Cs on common的电容结构必须增加共用电极线，导致开口率
(Aperture ratio)较小。由于开口率的大小影响液晶面板的亮度与设计的
重要因素，故Cs on common的电容结构较不采用，大多采用Cs on gate的
电容结构。而在Cs on gate的电容结构中，由于每一扫瞄线皆耦接多条的存
储电容，通过扫瞄线与存储电容所产生的RC电路效应，导致扫瞄线的延迟时
间增加。相对地，当控制TFT导通后，TFT根据数据在线的视频信号以对显
示电极端充放电的能力也降低。
发明内容
有鉴于此，为了解决上述问题，本发明主要目的在于提供一种液晶显示
阵列，其具有多条扫瞄线，且每一扫瞄线具有第一部份及第二部份。利用像
素单元的存储电容的一端耦接扫瞄线的第一部份或是第二部分，以减少扫瞄
线的延迟时间。
为实现上述的目的，本发明提出一种液晶显示阵列，包括多条扫描线、
多条数据线以及多个像素单元。每一扫描线包括第一部分及由第一部分延伸
而出的第二部分。多个像素单元对应于扫描线和数据线的每一交错处而设置，
且每一像素单元包括第一存储电容器。其中，对应扫描线中的第一扫描线的
第一存储电容器的一端耦接第一扫描线除外的一扫描线的第一部分或第二部
分。
附图说明
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实
施例，并配合附图，详细说明如下：
图1表示公知Cs on common的电容结构所形成的液晶显示阵列。
图2表示公知Cs on gate的电容结构所形成的液晶显示阵列。
图3表示本发明实施例的一液晶显示阵列。
图4表示本发明实施例的另一液晶显示阵列。
图5表示公知液晶显示阵列及本实施例的液晶显示阵列的操作时序图。
符号说明：
1～液晶显示阵列；G1n、G1n-1、G1n-2～扫瞄线；D1m、D1m-1～数据线；
100～像素单元；10～薄膜晶体管；11～显示电极；C1c10～液晶电容；Cs10～
存储电容；Vcom10～共用电极线；
2～液晶显示阵列；G2n、G2n-1、G2n-2～扫瞄线；D2m、D2m-1～数据线；
200～像素单元；20～薄膜晶体管；21～显示电极；C1c20～液晶电容；Cs20～
存储电容；
3～液晶显示阵列；G3n、G3n-1、G3n-2～扫瞄线；D3m、D3m-1～数据线；
G3’n、G3’n-1、G3’n-2～子扫瞄线；300～像素单元；30～控制晶体管；
31～显示电极；C1c30～液晶电容；Cs30～存储电容；
4～液晶显示阵列；G4n、G4n-1、G4n-2～扫瞄线；D4m、D4m-1～数据线；
G4’n、G4’n-1、G4’n-2～子扫瞄线；400～像素单元；40～控制晶体管；
41～显示电极；C1c40～液晶电容；Cs40、Cs41～存储电容。
具体实施方式
图3表示本发明实施例的一液晶显示阵列。液晶显示阵列3由纵横交错
的扫瞄线G3n、G3n-1及G3n-2，以及数据线D3m及D3m-1所构成。每一交错
的扫瞄线及数据线形成一像素单元，且每一像素单元具有薄膜晶体管(TFT)
及液晶电容器及存储电容器。另外，扫瞄线G3n、G3n-1及G3n-2具有子扫瞄
线G3’n、G3’n-1及G3’n-2，且子扫瞄线G3’n、G3’n-1及G3’n-2分
别由扫瞄线G3n、G3n-1及G3n-2所延伸。每一扫瞄线及其对应的子扫瞄线所
载有相同的信号。
如图所示，扫瞄线G3n与数据线D3m-1形成一个像素单元300，像素单
元300具有TFT30、液晶电容C1c30以及存储电容Cs30。TFT30的栅极耦接
扫瞄线G3n-1，且TFT30的源极耦接数据线D3m-1。TFT30的漏极、液晶电容
C1c30的一电极、以及存储电容Cs30的一电极皆耦接显示电极31。液晶电容
C1c30的另一电极耦接至共用电极线Vcom30。存储电容Cs30的另一电极耦接
子扫瞄线G3’n-2。
本发明的该实施例，每一扫瞄线具有一子扫瞄线。任一像素单元内的存
储电容的一极耦接于像素电极，而存储电容的另一端耦接于对应的扫描线除
外的任一扫描线的子扫瞄线。即每一扫瞄线只耦接对应的一行像素单元的TFT
的栅极，而每一子扫瞄线只耦接任一行像素单元的存储电容的另一极。由于
驱动TFT的扫瞄线无耦接存储电容，因此扫瞄线与存储电容所产生的RC电路
效应消失，扫瞄线的延迟时间相对减小，TFT对显示电极端充放电的能力也
提高。
图4表示本发明实施例的另一液晶显示阵列。液晶显示阵列4由纵横交
错的扫瞄线G4n、G4n-1及G4n-2，以及数据线D4m及D4m-1所构成。每一交
错的扫瞄线及数据线形成一像素单元，且每一像素单元具有薄膜晶体管(TFT)
及液晶电容器。本实施例的每一像素单元具有两个存储电容。另外，扫瞄线
G4n、G4n-1及G4n-2具有子扫瞄线G4’n、G4’n-1及G4’n-2，且子扫瞄线
G4’n、G4’n-1及G4’n-2分别由扫瞄线G4n、G4n-1及G4n-2所延伸。每
一扫瞄线及其对应的子扫瞄线所载有相同的信号。
如图所示，扫瞄线G4n与数据线D4m-1形成一个像素单元400，像素单
元400具有TFT40、液晶电容C1c40以及存储电容Cs40及Cs41。TFT40的栅
极耦接扫瞄线G4n-1，且TFT40的源极耦接数据线D4m-1。TFT40的漏极、液
晶电容C1c40的一电极、以及存储电容Cs40及Cs41的一电极皆耦接显示电
极41。液晶电容C1c40的另一电极耦接至共用电极线Vcom40。存储电容Cs40
的另一电极耦接子扫瞄线G4’n-2，而存储电容Cs41的另一电极耦接扫瞄线
G4n-1。
该液晶显示阵列4中，存储电容Cs40的另一电极耦接子扫瞄线G4’n-2。
如前所述，此耦接方式可使扫瞄线与存储电容所产生的RC电路效应消失，扫
瞄线的延迟时间降低，TFT对显示电极端充放电的能力也提高。另外，当公
知液晶显示阵列2及本实施例的液晶显示阵列4中所有TFT相同，且液晶显
示阵列2及4在相同的工作电压下操作，存储电容Cs40及Cs41的电容值比
存储电容Cs30小。因此，存储电容Cs41的另一电极虽耦接扫瞄线G4n-1，
由于RC电路中的电容值减少，故扫瞄线的延迟时间也相对减小。
图5表示公知液晶显示阵列2及本实施例的液晶显示阵列4中操作时序
图。如图所示，假设液晶显示阵列2及4中所有TFT相同，且总电容量及电
阻值也相同。扫瞄线G4n上信号的电平V(5)上升时间较扫瞄线G2n上信号的
电平V(5)上升时间快，相对地，TFT40对显示电极41端充放电的能力也提高。
即显示电极41的电压电平V(8)的上升时间比显示电极21的电压电平V(6)
的上升时间快。
本发明的实施例，以一个以及两个存储电容为例，实际操作上，每一像
素单元内的存储电容不以此为限。另外，每一像素单元的存储电容，可耦接
驱动该像素单元的扫瞄线以外的任一扫瞄线以及任一子扫瞄线。
综上所述，虽然本发明已以一较佳实施例公开如上，然其并非用以限定
本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可
进行各种更动与修改，因此本发明的保护范围当视所提出的权利要求限定的
范围为准。