一种提高电源可靠性的设计方法.pdf

本发明特别涉及一种提高电源可靠性的设计方法。该提高电源可靠性的设计方法，在Power设计流程中，导入Power仿真对比环节，将芯片厂商的公板或已开发验证板的layout board的仿真结果作为判断标准；然后，对将要开发的差异化Server产品进行Power仿真对比及优化，直到新产品的仿真值优于判断标准值。该提高电源可靠性的设计方法，在Power设计流程中，导入了Power仿真对比环节，将要开发的差异化Server产品与现有的公板或已开发验证板的layout board的仿真结果作对比，并根据仿真结果选择较好的优化方案优化Power设计，提升了Power设计的可靠性，降低了再次打板的概率。

权利要求书
1.  一种提高电源可靠性的设计方法，其特征在于：在Power设计流程中，导入Power仿真对比环节，将芯片厂商的公板或已开发验证板的layout board的仿真结果作为判断标准；然后，对将要开发的差异化Server产品进行Power仿真对比及优化，直到新产品的仿真值优于判断标准值。

2.  根据权利要求1所述的提高电源可靠性的设计方法，其特征在于包括以下步骤：
（1）以芯片厂商提供的公板layout board或已开发并测试验证通过的类似Power供电需求的board文档为参考设计板，对其上述两种之一的layout board进行Power仿真分析，以其Power仿真结果作为参考判定值；
（2）对将要开发的差异化Server产品Power功能需求，在目前要求叠层数下，进行Power初版layout设计，并利用Power仿真软件进行仿真分析，以获取初版Layout仿真值；
（3）以初版layout仿真值和步骤（1）中取得的仿真参考判定值进行对比，若初版Layout仿真值优于参考判定值，表示此初版layout Power设计风险较低，可打样测试验证；若参考判定值优于初版Layout仿真值，则优化layout Power设计，直到优化layout设计仿真结果优于参考判定值，以确保Power设计打样风险最小化。

3.  根据权利要求1、2所述的提高电源可靠性的设计方法，其特征在于：所述Power仿真采用Cadence PowerDC仿真软件。

4.  根据权利要求2所述的提高电源可靠性的设计方法，其特征在于：所述步骤（3）中，对于layout Power的改善优化涉及叠层层数，Power层分布，Power铜厚度，layout Power平面大小，VIA过孔的数量及摆放位置，Power芯片的摆放位置等方面的综合优化评估。

说明书一种提高电源可靠性的设计方法
技术领域
本发明涉及Power电路设计技术领域，特别涉及一种提高电源可靠性的设计方法。具体地说是通过在Power设计流程中增加一步仿真对比的环节，进而提升电源系统的稳定性。
背景技术
由于Server产品开发是一种比较复杂的项目，任何环节的疏落将可能造成重新打板的几率。而重新打板，不仅费用较高，而且从PCB制造到后期测试验证，至少花费2月左右时间。因此，在开发设计阶段，必须对每个环节都重点关注，从而尽可能降低再次打板的几率。
然而，对于Power设计者来说，在设计开发阶段，芯片厂商并未提供相关的设计参考资料。因而，电源部分的开发至少要经历2~3次的打板测试验证。这种方式就是依靠传统的开发设计到打板验证，为优化设计积累经验。此方式不仅效率较低，而且造成成本的浪费及周期的增长。
为规避上述测试效率、较低，测试成本高以及测试周期长的问题，本发明提出了一种提高电源可靠性的设计方法。基于目前的现状，在Power设计流程中，导入Power仿真对比环节，此方式可对优化改进方案进行对比，并选择较好的优化方案，提升Power设计的可靠性，降低再次打板的概率。
发明内容
本发明为了弥补现有技术的缺陷，提供了一种成本低，效率高的完整性的提高电源可靠性的设计方法。
本发明是通过如下技术方案实现的：
一种提高电源可靠性的设计方法，其特征在于：在Power设计流程中，导入Power仿真对比环节，将芯片厂商的公板或已开发验证板的layout board的仿真结果作为判断标准；然后，对将要开发的差异化Server产品进行Power仿真对比及优化，直到新产品的仿真值优于判断标准值。
本发明提高电源可靠性的设计方法，包括以下步骤：
（1）以芯片厂商提供的公板layout board或已开发并测试验证通过的类似Power供电需求的board文档为参考设计板，对其上述两种之一的layout board进行Power仿真分析，以其Power仿真结果作为参考判定值；
（2）对将要开发的差异化Server产品Power功能需求，在目前要求叠层数下，进行Power初版layout设计，并利用Power仿真软件进行仿真分析，以获取初版Layout仿真值；
（3）以初版layout仿真值和步骤（1）中取得的仿真参考判定值进行对比，若初版Layout仿真值优于参考判定值，表示此初版layout Power设计风险较低，可打样测试验证；若参考判定值优于初版Layout仿真值，则优化layout Power设计，直到优化layout设计仿真结果优于参考判定值，以确保Power设计打样风险最小化。
所述Power仿真采用Cadence PowerDC仿真软件。
所述步骤（3）中，对于layout Power的改善优化涉及叠层层数，Power层分布，Power铜厚度，layout Power平面大小，VIA过孔的数量及摆放位置，Power芯片的摆放位置等方面的综合优化评估。
本发明的有益效果是：该提高电源可靠性的设计方法，在Power设计流程中，导入了Power仿真对比环节，将要开发的差异化Server产品与现有的公板或已开发验证板的layout board的仿真结果作对比，并根据仿真结果选择较好的优化方案优化Power设计，提升了Power设计的可靠性，降低了再次打板的概率。
附图说明
附图1为本发明提高电源可靠性的设计方法流程示意图；
附图2为已开发验证板卡叠层信息示意图；
附图3是已开发板卡Power仿真结果示意图；
附图4为新开发板卡初次叠层信息示意图；
附图5是新开发板卡初次Power仿真结果示意图；
附图6为新开发板卡优化改进叠层信息示意图；
附图7是新开发板卡优化改进Power仿真结果示意图。
具体实施方式
下面结合附图对本发明进行详细说明。
该提高电源可靠性的设计方法，在Power设计流程中，导入Power仿真对比环节，将芯片厂商的公板或已开发验证板的layout board的仿真结果作为判断标准；然后，对将要开发的新产品进行Power仿真对比及优化，直到新产品的仿真值优于判断标准值。
本发明提高电源可靠性的设计方法，包括以下步骤：
（1）以芯片厂商提供的公板layout board或已开发并测试验证通过的类似Power供电需求的board文档为参考设计板，对其上述两种之一的layout board进行Power仿真分析，以其Power仿真结果作为参考判定值；
（2）对将要开发的差异化Server产品Power功能需求，在目前要求叠层数下，进行Power初版layout设计，并利用Power仿真软件进行仿真分析，以获取初版Layout仿真值；
（3）以初版layout仿真值和步骤（1）中取得的仿真参考判定值进行对比，若初版Layout仿真值优于参考判定值，表示此初版layout Power设计风险较低，可打样测试验证；若参考判定值优于初版Layout仿真值，则优化layout Power设计，直到优化layout设计仿真结果优于参考判定值，以确保Power设计打样风险最小化。
所述Power仿真采用Cadence PowerDC仿真软件。
所述步骤（3）中，对于layout Power的改善优化涉及叠层层数，Power层分布，Power铜厚度，layout Power平面大小，VIA过孔的数量及摆放位置，Power芯片的摆放位置等方面的综合优化评估。
现以下面某Server产品CPU Power设计开发及改善优化实例演示说明：
1）、已开发验证板卡叠层信息和Power仿真结果分别如附图2和附图3所示，新开发板卡初版叠层信息和Power仿真结果分别如附图4和附图5所示。仿真结果显示，新开发板卡初版设计结果是1.69V，而已开发验证板卡仿真结果是1.717V，其结果要低于参考值，因而此板Power设计存在一定风险。
2）、通过对两板卡叠层对比分析发现如下:
对已验证开发板卡：VCCIN共5 Layer，铜厚为7oz；GND共3 Layer，铜厚为:4oz；
对新板卡初版设计：VCCIN 共5 Layer，铜厚为6oz；GND共4 Layer，铜厚为4oz；
结论：新板卡总板厚要大于已开发板卡，因而电源VIA过孔较长，回流阻抗大。
通过上述步骤分析发现新开发板卡Power平面不足，其VIA过孔较大，造成回流阻抗较大，影响到其板卡Power设计质量低于已开发验证板卡。
因而，针对上述问题及考虑新板卡总板厚不能改变的情况下，侧重对于Power平面的分布进行改善优化，如附图6和附图7所示，其改善后的Power仿真结果是1.737V，优于参考值。同时进行打样实测跟踪，实测已开发验证板卡结果为1.799V，实测新板卡优化改善结果为1.809V，进一步验证了Power设计的可靠性得到有效的提高。