《测试接口结构、测试电路以及测试方法.pdf》由会员分享，可在线阅读，更多相关《测试接口结构、测试电路以及测试方法.pdf（6页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102354533 A (43)申请公布日 2012.02.15 CN 102354533 A *CN102354533A* (21)申请号 201110187374.5 (22)申请日 2011.07.05 G11C 29/12(2006.01) (71)申请人 上海宏力半导体制造有限公司 地址 201203 上海市浦东新区张江高科技园 区郭守敬路 818 号 (72)发明人 钱亮 索鑫 何军 (74)专利代理机构 上海思微知识产权代理事务 所 ( 普通合伙 ) 31237 代理人 郑玮 (54) 发明名称 测试接口结构、 测试电路以及测试方法 (57) 摘要 本发。
2、明提供了针对闪存记忆体测试的一种三 个测试接口 / 焊盘的测试接口结构、 测试电路以 及测试方法。根据本发明的用于对闪存记忆体 模块进行测试的测试接口结构包括 ： 第一测试端 口、 第二测试端口以及第三测试端口， 其中第一测 试端口用于向闪存记忆体模块输入时钟信号 ； 第 二测试端口用于与闪存记忆体模块传递数据 ； 第 三测试端口用于执行三种功能。所述三种功能是 对闪存记忆体模块输入输出高压信号、 对闪存记 忆体模块输入输出小电流信号、 以及对闪存记忆 体模块输入输出数字信号。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 3 。
3、页 附图 1 页 CN 102354543 A1/1 页 2 1. 一种用于对闪存记忆体模块进行测试的测试接口结构， 其特征在于包括三个测试接 口/焊盘， 该三个测试接口/焊盘为 ： 第一测试端口、 第二测试端口以及第三测试端口， 其中 第一测试端口用于向闪存记忆体模块输入时钟信号 ； 第二测试端口用于与闪存记忆体模块 传递数据 ； 第三测试端口用于执行三种功能。 2. 根据权利要求 1 所述的用于对闪存记忆体模块进行测试的测试接口结构， 其特征在 于， 所述三种功能是对闪存记忆体模块输入输出高压信号、 对闪存记忆体模块输入输出小 电流信号、 以及对闪存记忆体模块输入输出数字信号。 3. 根据。
4、权利要求 1 或 2 所述的用于对闪存记忆体模块进行测试的测试接口结构， 其特 征在于， 闪存记忆体模块包括闪存记忆体矩阵、 译码电路和电荷泵等模块电路。 4. 根据权利要求 1 或 2 所述的用于对闪存记忆体模块进行测试的测试接口结构， 其特 征在于， 所述高压信号是至少 12V 的信号， 所述小电流信号精度是纳安。 5. 根据权利要求 1 或 2 所述的用于对闪存记忆体模块进行测试的测试接口结构， 其特 征在于， 所述测试接口结构通常被用于测试小引脚数的闪存记忆体模块， 例如， SIM 卡系列 产品。 6. 一种测试电路， 其特征在于包括根据权利要求 1 至 5 之一所述的用于对闪存记忆体。
5、 模块进行测试的测试接口结构。 7. 一种利用测试接口结构对闪存记忆体模块进行测试的测试方法， 所述测试接口结构 包括第一测试端口、 第二测试端口以及第三测试端口， 其特征在于所述测试方法包括 ： 利用 第一测试端口向闪存记忆体模块输入时钟信号 ； 利用第二测试端口与闪存记忆体模块传递 数据 ； 利用第三测试端口执行三种功能。 8. 根据权利要求 7 所述的利用测试接口结构对闪存记忆体模块进行测试的测试方法， 其特征在于， 所述三种功能是对闪存记忆体模块输入输出高压信号、 对闪存记忆体模块输 入输出小电流信号、 以及对闪存记忆体模块输入输出数字信号。 9.根据权利要求7或8所述的利用测试接口结。
6、构对闪存记忆体模块进行测试的测试方 法， 其特征在于， 闪存记忆体模块包括闪存记忆体矩阵、 译码电路和电荷泵等模块电路。 10. 根据权利要求 7 或 8 所述的利用测试接口结构对闪存记忆体模块进行测试的测试 方法， 其特征在于， 所述高压信号至少是 12V 的信号， 所述小信号精度是纳安。 权 利 要 求 书 CN 102354533 A CN 102354543 A1/3 页 3 测试接口结构、 测试电路以及测试方法 技术领域 0001 本发明涉及闪存设计领域， 更具体地说， 本发明涉及一种用于对闪存记忆体模块 进行测试的测试接口结构、 采用该测试接口结构的测试电路、 以及相应的测试方法。。
7、 背景技术 0002 在闪存存储器的设计和制造过程中， 需要利用测试接口来对闪存记忆体模块进行 测试， 以确保闪存存储器的可靠性。具体地说， 闪存记忆体模块具体包括闪存记忆体矩阵、 译码电路和电荷泵等模块电路等。测试接口 / 焊盘可用于测试闪存记忆体模块基本功能 ( 擦， 写和读 )， 测量内部高压和内部电流， 测试输入输出逻辑功能， 还可用于外加高压、 外 加电流对闪存记忆体做疲劳测试等。 0003 随着制造成本的越来越低， 越少的测试接口 / 焊盘， 意味着更小的芯片面积和更 高的测试效率。利用三个测试接口 / 焊盘即可实现闪存记忆体的测试时一个最具性价比的 方案。 发明内容 0004 本。
8、发明的一个目的是提供一种最少的测试接口 / 焊盘对闪存记忆体模块进行测 试的测试接口结构、 测试电路以及测试方法。 0005 根据本发明的第一方面， 提供了一种用于对闪存记忆体模块进行测试的测试接口 结构， 其包括三个测试接口/焊盘， 该三个测试接口/焊盘为 ： 第一测试端口、 第二测试端口 以及第三测试端口， 其中第一测试端口用于向闪存记忆体模块输入时钟信号 ； 第二测试端 口用于与闪存记忆体模块传递数据 ； 第三测试端口用于执行三种功能。 0006 优选地， 在上述用于对闪存记忆体模块进行测试的测试接口结构中， 所述三种功 能是对闪存记忆体模块输入输出高压信号、 对闪存记忆体模块输入输出小。
9、电流信号、 以及 对闪存记忆体模块输入输出数字信号 0007 优选地， 在上述用于对闪存记忆体模块进行测试的测试接口结构中， 闪存记忆体 模块包括闪存记忆体矩阵、 译码电路和电荷泵等模块电路。 0008 优选地， 在上述用于对闪存记忆体模块进行测试的测试接口结构中， 高压信号至 少是 12V 的信号， 小电流信号精度是纳安。 0009 优选地， 在上述用于对闪存记忆体模块进行测试的测试接口结构中， 所述测试接 口结构被用于测试小引脚数的闪存记忆体模块， 例如， SIM 卡系列产品。 0010 根据本发明第一方面的测试接口结构， 由于该测试接口结构包括三个测试端口， 并且其中一个测试测试端口可以。
10、复用三种功能， 因此， 芯片的面积极大地缩小， 在测试机硬 件条件固定的情况下， 可以实现更多数量地并行测试， 提高测试效率， 降低测试成本。 0011 根据本发明的第二方面， 提供了一种包括根据本发明第一方面所述的测试接口结 构的测试电路。 由于采用了根据本发明第一方面所述的测试接口结构， 因此， 本领域技术人 员可以理解的是， 根据本发明第二方面的测试电路同样能够实现根据本发明的第一方面的 说 明 书 CN 102354533 A CN 102354543 A2/3 页 4 测试接口结构所能实现的有益技术效果。 即， 由于该测试接口结构包括三个测试测试端口， 并且其中一个测试测试端口可以复。
11、用三种功能， 因此， 芯片的面积极大地缩小， 在测试机硬 件条件固定的情况下， 可以实现更多数量地并行测试， 提高测试效率， 降低测试成本。 0012 根据本发明的第三方面， 提供了一种利用测试接口结构对闪存记忆体模块进行测 试的测试方法， 所述测试接口结构包括第一测试端口、 第二测试端口以及第三测试端口， 其 特征在于所述测试方法包括 ： 利用第一测试端口向闪存记忆体模块输入时钟信号 ； 利用第 二测试端口与闪存记忆体模块传递数据 ； 利用第三测试端口执行三种功能。 0013 优选地， 在上述利用测试接口结构对闪存记忆体模块进行测试的测试方法中， 所 述三种功能是对闪存记忆体模块输入输出高压。
12、信号、 对闪存记忆体模块输入输出小电流信 号、 以及对闪存记忆体模块输入输出数字信号 0014 同样， 根据本发明第三方面的测试方法， 由于采用了包括三个测试测试端口的测 试接口结构， 并且其中一个测试测试端口可以复用三种功能， 因此， 芯片的面积极大地缩 小， 在测试机硬件条件固定的情况下， 可以实现更多数量地并行测试， 提高测试效率， 降低 测试成本。 附图说明 0015 结合附图， 并通过参考下面的详细描述， 将会更容易地对本发明有更完整的理解 并且更容易地理解其伴随的优点和特征， 其中 ： 0016 图 1 示意性地示出根据本发明实施例的用于对待测电路进行测试的测试接口结 构的框图。 。
13、0017 需要说明的是， 附图用于说明本发明， 而非限制本发明。注意， 表示结构的附图可 能并非按比例绘制。并且， 附图中， 相同或者类似的元件标有相同或者类似的标号。 具体实施方式 0018 为了使本发明的内容更加清楚和易懂， 下面结合具体实施例和附图对本发明的内 容进行详细描述。 0019 图 1 示意性地示出根据本发明实施例的用于对待测电路 TS 进行测试的测试接口 结构的框图。具体地说， 待测电路 TS 例如是闪存记忆体模块 ； 并且闪存记忆体模块具体可 包括闪存记忆体矩阵、 译码电路和电荷泵等模块电路等。 0020 测试接口结构 pad 包括三个测试接口 / 焊盘， 该三个测试接口 。
14、/ 焊盘为第一测试 端口 pad1、 第二测试端口 pad1、 以及第三测试端口 pad 3。其中， 第一测试端口 pa d1 用于 向闪存记忆体模块输入时钟信号 ； 第二测试端口 pad2 用于与闪存记忆体模块传递数据 ； 第 三测试端口 pad3 用于执行三种功能。 0021 具体地说， 第三测试端口 pad3 所执行的所述三种功能对闪存记忆体模块输入输 出高压信号、 对闪存记忆体模块输入输出小电流信号、 以及对闪存记忆体模块输入输出数 字信号 0022 更具体地说， 例如， 对于第三测试端口 pad3 所执行的功能， 当需要对闪存记忆体 模块TS输入输出高压信号时， 其第一功能启动。 当。
15、需要队闪存记忆体模块TS输入输出小电 流信号时， 其第二功能启动。当对闪存记忆体模块输入输出数字信号时， 其第三功能启动。 说 明 书 CN 102354533 A CN 102354543 A3/3 页 5 0023 根据本发明实施例的测试接口结构， 由于该测试接口结构包括三个测试端口， 并 且其中一个测试端口可以复用三种功能， 因此， 芯片的面积极大地缩小， 在测试机硬件条件 固定的情况下， 可以实现更多数量地并行测试， 提高测试效率， 降低测试成本。 0024 在本发明的一个实施例中， 本发明涉及一种包括上述测试接口结构的测试电路。 0025 并且， 在本发明的一个实施例中， 本发明涉及。
16、一种如上所述的测试方法。 0026 优选地， 上述测试接口结构、 测试电路和测试方法可有利地提高小引脚数闪存记 忆体产品的并行测试数量， 提高测试效率， 降低测试成本， 例如 SIM 卡 ( 用户识别卡 )。 0027 可以理解的是， 虽然本发明已以较佳实施例披露如上， 然而上述实施例并非用以 限定本发明。 对于任何熟悉本领域的技术人员而言， 在不脱离本发明技术方案范围情况下， 都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰， 或修改为等 同变化的等效实施例。 因此， 凡是未脱离本发明技术方案的内容， 依据本发明的技术实质对 以上实施例所做的任何简单修改、 等同变化及修饰， 均仍属于本发明技术方案保护的范围 内。 说 明 书 CN 102354533 A CN 102354543 A1/1 页 6 图 1 说 明 书 附 图 CN 102354533 A 。