《电源检测装置.pdf》由会员分享，可在线阅读，更多相关《电源检测装置.pdf（10页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103376423 A (43)申请公布日 2013.10.30 CN 103376423 A *CN103376423A* (21)申请号 201210233073.6 (22)申请日 2012.07.06 101115229 2012.04.27 TW G01R 31/40(2006.01) G01R 19/165(2006.01) (71)申请人 力林科技股份有限公司 地址 中国台湾新竹县竹北市光明六路 47 号 4 楼 (72)发明人 江云祺 (74)专利代理机构 北京同立钧成知识产权代理 有限公司 11205 代理人 臧建明 (54) 发明名称 电源检测装置。
2、 (57) 摘要 本发明提供一种电源检测装置， 其包括第一 电流处理电路与第二电流处理电路。 其中， 第一电 流处理电路用以反应于一系统电源的变化而提供 一动态偏压。第二电流处理电路耦接第一电流处 理电路， 且偏压于所述动态偏压下， 用以在所述动 态偏压大于一电压临界值时， 输出一电源良好信 号以表示所述系统电源已备妥。 (30)优先权数据 (51)Int.Cl. 权利要求书 2 页 说明书 5 页 附图 2 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书5页 附图2页 (10)申请公布号 CN 103376423 A CN 103376423 A *C。
3、N103376423A* 1/2 页 2 1. 一种电源检测装置， 其特征在于， 包括 ： 一第一电流处理电路， 用以反应于一系统电源的变化而提供一动态偏压 ； 以及 一第二电流处理电路， 耦接该第一电流处理电路， 且偏压于该动态偏压下， 用以在该动 态偏压大于一电压临界值时， 输出一电源良好信号以表示该系统电源已备妥。 2. 根据权利要求 1 所述的电源检测装置， 其特征在于， 该第一电流处理电路包括 ： 一第一晶体管， 其源极与基极耦接该系统电源 ； 一第二晶 体管， 其源极与基极耦接该系统电源， 而其栅极与漏极则耦接该第一晶体管的栅极 ； 以及一 第一电阻， 其第一端耦接该第二晶体管的漏。
4、极， 而其第二端则用以提供该动态偏压， 其中该 第一电阻是由电阻元件或者串接的二极管或晶体管的组合所组成 ； 该第二电流处理电路包括 ： 一第三晶体管， 其漏极耦接该第一晶体管的漏极以输出该 电源良好信号， 而其源极与基极则耦接至一系统接地电位 ； 一第四晶体管， 其栅极与漏极耦 接该第三晶体管的栅极与该第一电阻的第二端 ； 以及一第二电阻， 其第一端耦接该第四晶 体管的源极， 而其第二端则耦接至该系统接地电位， 其中， 该第一晶体管的尺寸表示为 (W1/L1)， W1 为该第一晶体管的宽度， L1 为该第一晶 体管的长度 ； 该第二晶体管的尺寸表示为 (W2/L2)， W2 为该第二晶体管的。
5、宽度， L2 为该第二 晶体管的长度 ； 该第三晶体管的尺寸表示为 (W3/L3)， W3 为该第三晶体管的宽度， L3 为该第 三晶体管的长度 ； 该第四晶体管的尺寸表示为 (W4/L4)， W4 为该第四晶体管的宽度， L4 为该 第四晶体管的长度 ； 以及 (W3/L3)/(W1/L1) (W4/L4)/(W2/L2)。 3. 根据权利要求 2 所述的电源检测装置， 其特征在于， 该第三晶体管偏压于该动态偏压下的电流与电压的变化关系对应至一第一电流电压 特性曲线， 该第四晶体管串接该第二电阻而偏压于该动态偏压下的电流与电压的变化关系 对应至不同于该第一电流电压特性曲线的一第二电流电压特性。
6、曲线 ； 该第一电流电压特性曲线与该第二电流电压特性曲线具有一交点， 且该交点所对应的 一电压值即为该电压临界值 ； 当该动态偏压大于该电压临界值时， 则该第三晶体管偏压于该动态偏压下的电流大于 该第四晶体管串接该第二电阻而偏压于该动态偏压下的电流 ； 以及 当该动态偏压小于该电压临界值时， 则该第三晶体管偏压于该动态偏压下的电流小于 该第四晶体管串接该第二电阻而偏压于该动态偏压下的电流。 4. 根据权利要求 3 所述的电源检测装置， 其特征在于， 该电压临界值反应于该第一电阻的阻值变化而变化， 且通过对该第一电阻的阻值的设 定以改变该电压临界值 ； 以及 该电源检测装置的一操作电流反应于该第。
7、二电阻的阻值变化而变化。 5. 根据权利要求 2 所述的电源检测装置， 其特征在于， 该第一晶体管与该第二晶体管 为 P 型晶体管， 而该第三晶体管与该第四晶体管为 N 型晶体管。 6. 根据权利要求 1 所述的电源检测装置， 其特征在于， 该第一电流处理电路包括 ： 一第一晶体管， 其源极与基极耦接一系统接地电位 ； 一第 二晶体管， 其源极与基极耦接该系统接地电位， 而其栅极与漏极则耦接该第一晶体管的栅 极 ； 以及一第一电阻， 其第一端耦接该第二晶体管的漏极， 而其第二端则用以提供该动态偏 压， 其中该第一电阻是由电阻元件或者串接的二极管或晶体管的组合所组成 ； 权 利 要 求 书 CN。
8、 103376423 A 2 2/2 页 3 该第二电流处理电路包括 ： 一第三晶体管， 其漏极耦接该第一晶体管的漏极以输出该 电源良好信号， 而其源极与基极则耦接至该系统电源 ； 一第四晶体管， 其栅极与漏极耦接该 第三晶体管的栅极与该第一电阻的第二端 ； 以及一第二电阻， 其第一端耦接该第四晶体管 的源极， 而其第二端则耦接至该系统电源， 其中， 该第一晶体管的尺寸表示为 (W1/L1)， W1 为该第一晶体管的宽度， L1 为该第一晶 体管的长度 ； 该第二晶体管的尺寸表示为 (W2/L2)， W2 为该第二晶体管的宽度， L2 为该第二 晶体管的长度 ； 该第三晶体管的尺寸表示为 (W。
9、3/L3)， W3 为该第三晶体管的宽度， L3 为该第 三晶体管的长度 ； 该第四晶体管的尺寸表示为 (W4/L4)， W4 为该第四晶体管的宽度， L4 为该 第四晶体管的长度 ； 以及 (W3/L3)/(W1/L1) (W4/L4)/(W2/L2)。 7. 根据权利要求 6 所述的电源检测装置， 其特征在于， 该第三晶体管偏压于该动态偏压下的电流与电压的变化关系对应至一第一电流电压 特性曲线， 该第四晶体管串接该第二电阻而偏压于该动态偏压下的电流与电压的变化关系 对应至不同于该第一电流电压特性曲线的一第二电流电压特性曲线 ； 该第一电流电压特性曲线与该第二电流电压特性曲线具有一交点， 且。
10、该交点所对应的 一电压值即为该电压临界值 ； 当该动态偏压大于该电压临界值时， 则该第三晶体管偏压于该动态偏压下的电流大于 该第四晶体管串接该第二电阻而偏压于该动态偏压下的电流 ； 以及 当该动态偏压小于该电压临界值时， 则该第三晶体管偏压于该动态偏压下的电流小于 该第四晶体管串接该第二电阻而偏压于该动态偏压下的电流。 8. 根据权利要求 7 所述的电源检测装置， 其特征在于， 该电压临界值反应于该第一电阻的阻值变化而变化， 且通过对该第一电阻的阻值的设 定以改变该电压临界值 ； 以及 该电源检测装置的一操作电流反应于该第二电阻的阻值变化而变化。 9. 根据权利要求 6 所述的电源检测装置， 。
11、其特征在于， 该第一晶体管与该第二晶体管 为 N 型晶体管， 而该第三晶体管与该第四晶体管为 P 型晶体管。 权 利 要 求 书 CN 103376423 A 3 1/5 页 4 电源检测装置 技术领域 0001 本发明是有关于一种电源检测技术， 且特别是有关于一种用以检测电源是否备妥 的极低启动电流电源检测装置。 背景技术 0002 在现有电子装置系统内有一检测电路， 此检测电路会产生一信号， 在系统电源 (system power) 尚未备妥 ( 例如系统电源的电平低于某一设定的电压值 ) 时， 则此检测电 路所产生的信号会使系统停止一般正常运作。待供应给系统的电源备妥后 ( 即， 系统电。
12、源 的电平已高于所设定的电压值)， 此检测电路所产生的信号会改变状态使系统开始运作。 在 部分应用领域中， 供给系统的电源电平在低于设定值时， 系统的耗能越低越好， 在此状态， 系统的其它电路可由此检测电路所产生的信号关闭。因此， 如何做出低耗能的系统电源检 测电路实属本发明相关领域所欲琢磨 / 努力的课题之一。 发明内容 0003 有鉴于此， 本发明提供一种电源检测装置， 其包括第一电流处理电路与第二电流 处理电路。其中， 第一电流处理电路用以反应于一系统电源的变化而提供一动态偏压。第 二电流处理电路耦接第一电流处理电路， 且偏压于所述动态偏压下， 用以于所述动态偏压 电压大于一电压临界值时。
13、， 输出一电源良好信号以表示所述系统电源已备妥。 0004 在本发明的第一实施例中， 第一电流处理电路包括第一晶体管、 第二晶体管， 以及 第一电阻。其中， 第一晶体管的源极与基极耦接所述系统电源。第二晶体管的源极与基极 耦接所述系统电源， 而第二晶体管的栅极与漏极则耦接第一晶体管的栅极。第一电阻的第 一端耦接第二晶体管的漏极， 而第一电阻的第二端则用以提供所述动态偏压。 在此条件下， 第二电流处理电路包括第三晶体管、 第四晶体管， 以及第二电阻。其中， 第三晶体管的漏极 耦接第一晶体管的漏极以输出所述电源良好信号， 而第三晶体管的源极与基极则耦接至一 系统接地电位。第四晶体管的栅极与漏极耦接。
14、第三晶体管的栅极与第一电阻的第二端。第 二电阻的第一端耦接第四晶体管的源极， 而第二电阻的第二端则耦接至所述系统接地电 位。另外， 第四晶体管的基极可以耦接至第二电阻的第一端或者直接耦接至所述系统接地 电位。 0005 在本发明的另一实施例中， 第一电流处理电路包括第一晶体管、 第二晶体管， 以及 第一电阻。其中， 第一晶体管的源极与基极耦接所述系统接地电位。第二晶体管的源极与 基极耦接所述系统接地电位， 而第二晶体管的栅极与漏极则耦接第一晶体管的栅极。第一 电阻的第一端耦接第二晶体管的漏极， 而第一电阻的第二端则用以提供所述动态偏压。在 此条件下， 第二电流处理电路包括第三晶体管、 第四晶体。
15、管， 以及第二电阻。 其中， 第三晶体 管的漏极耦接第一晶体管的漏极以输出所述电源良好信号， 而第三晶体管的源极与基极则 耦接至所述系统电源。 第四晶体管的栅极与漏极耦接第三晶体管的栅极与第一电阻的第二 端。第二电阻的第一端耦接第四晶体管的源极， 而第二电阻的第二端则耦接至所述系统电 说 明 书 CN 103376423 A 4 2/5 页 5 源。 另外， 第四晶体管的基极可以耦接至第二电阻的第一端或者直接耦接至所述系统电源。 0006 在上述本发明的实施例中， 第一晶体管的尺寸可以表示为 (W1/L1)， W1 为第一晶 体管的宽度， L1 为第一晶体管的长度 ； 第二晶体管的尺寸可以表示。
16、为 (W2/L2)， W2 为第二晶 体管的宽度， L2 为第二晶体管的长度 ； 第三晶体管的尺寸表示可以为 (W3/L3)， W3 为第三晶 体管的宽度， L3 为第三晶体管的长度 ； 第四晶体管的尺寸可以表示为 (W4/L4)， W4 为第四晶 体管的宽度， L4 为第四晶体管的长度 ； 以及 (W3/L3)/(W1/L1) (W4/L4)/(W2/L2)。 0007 在上述本发明的实施例中， 第三晶体管偏压于所述动态偏压下的电流与电压的变 化关系对应至第一电流电压特性曲线 (I-V curve) ； 第四晶体管串接第二电阻而偏压于所 述动态偏压下的电流与电压的变化关系对应至不同于所述第一。
17、电流电压特性曲线的第二 电流电压特性曲线 ； 所述的第一电流电压特性曲线与第二电流电压特性曲线具有一交点， 且此交点所对应的电压值即为所述电压临界值。 0008 在上述本发明的实施例中， 所述电压临界值可以反应于第一电阻的阻值变化而变 化。 0009 在上述本发明的实施例中， 电源检测装置的操作电流可以反应于第二电阻的阻值 变化而变化。 0010 在上述本发明的第一实施例中， 当所述动态偏压大于所述电压临界值时， 则第三 晶体管偏压于所述动态偏压下的电流大于第四晶体管串接第二电阻而偏压于所述动态偏 压下的电流。在此条件下， 所提供的电源检测装置输出低电位 / 电平的电源良好信号。 0011 在。
18、上述本发明的第一实施例中， 当所述动态偏压小于所述电压临界值时， 则第三 晶体管偏压于所述动态偏压下的电流小于第四晶体管串接第二电阻而偏压于所述动态偏 压下的电流。在此条件下， 所提供的电源检测装置输出高电位 / 电平的电源良好信号。 0012 在上述本发明的第一实施例中， 第一晶体管与第二晶体管可以为 P 型晶体管， 而 第三晶体管与第四晶体管可以为 N 型晶体管。在另一实施例中， 第一晶体管与第二晶体管 可以为 N 型晶体管， 而第三晶体管与第四晶体管可以为 P 型晶体管。 0013 基于上述， 本发明所提供的电源检测装置可以在很小 / 极低的电流下检测出任一 电源是否已备妥 ( 即， 电。
19、源是否高于某一设定的电压值 )。因此， 若将本发明所提供的电源 检测装置应用在电子装置系统的话， 则本发明所提供的电源检测装置可以在供应给电子装 置系统的系统电源已备妥时， 发出电源良好信号以通知电子装置系统开始进行运作。 0014 应了解的是， 上述一般描述及以下具体实施方式仅为举例及阐释性的， 其并不能 限制本发明所欲保护的范围。 附图说明 0015 下面的附图是本发明的说明书的一部分， 示出了本发明的实施例， 附图与说明书 的描述一起说明本发明的原理。 0016 图1为本发明一实施例的电源检测装置(power detection apparatus)10的示意 图 ； 0017 图 2 。
20、为本发明一实施例的第二电流处理电路 103 中两电流支路 (currentbranch) 的电流电压特性曲线 (I-V curve) 示意图 ； 0018 图 3 为本发明另一实施例的电源检测装置 10 的示意图。 说 明 书 CN 103376423 A 5 3/5 页 6 0019 附图标记说明 ： 0020 10、 10 ： 电源检测装置 ； 0021 101、 101 ： 第一电流处理电路 ； 0022 103、 103 ： 第二电流处理电路 ； 0023 201、 203 ： 电流电压特性曲线 (I-V curve) ； 0024 T1-T4 ： 晶体管 ； 0025 R1、 R2 。
21、： 电阻 ； 0026 I1、 I2 ： 电流 ； 0027 VDD ： 系统电源 ； 0028 GND ： 系统接地电位 ； 0029 Vbias ： 动态偏压 ； 0030 PGS ： 电源良好信号 ； 0031 P ： 交点 ； 0032 VTH ： 电压临界值 ； 0033 OUT ： 输出点。 具体实施方式 0034 现将详细参考本发明的实施例， 在附图中说明所述实施例的实例。 另外， 凡可能之 处， 在附图及实施方式中使用相同标号的元件 / 构件代表相同或类似部分。 0035 图1为本发明一实施例的电源检测装置(power detection apparatus)10的示意 图。请。
22、参照图 1， 电源检测装置 10 具有极低启动电流 (ultra low startup current) 的特 性， 且其包括第一电流处理电路 (current processing circuit)101 与第二电流处理电路 103。在本实施例中， 第一电流处理电路 101 用以反应于系统电源 (system power)VDD 的变 化而提供动态偏压 Vbias。 0036 更清楚来说， 第一电流处理电路 101 包括第一晶体管 (transistor)T1、 第二晶体 管 T2， 以及第一电阻 (resistor)R1。其中， 第一晶体管 T1 的源极 (source) 与基极 (bo。
23、dy) 耦接系统电源 VDD。第二晶体管 T2 的源极与基极同样耦接系统电源 VDD， 而第二晶体管 T2 的栅极 (gate) 与漏极 (drain) 则耦接第一晶体管 T1 的栅极。第一电阻 R1 的第一端耦接 第二晶体管 T2 的漏极， 而第一电阻 R1 的第二端则用以提供动态偏压 Vbias。在本实施例 中， 第一晶体管 T1 与第二晶体管 T2 可以利用 P 型晶体管 (P-type transistor) 来实施， 例 如 ： PMOS 晶体管， 但并不限制于此。 0037 基此， 前述所谓的 “系统电源 VDD 的变化” 乃是指 ： 系统电源 VDD 从系统接地电 位 GND 往。
24、其所设定的最高电平的爬升阶段。而且， 从第一电流处理电路 101 的电路结构 (circuit configuration) 可看出， 动态偏压 Vbias 会随着系统电源 VDD 的增加而增加。 0038 另一方面， 第二电流处理电路 103 耦接第一电流处理电路 101， 且偏压于第一电流 处理电路 101 所提供的动态偏压 Vbias 下。在本实施例中， 第二电流处理电路 103 用以在 动态偏压 Vbias 大于某一电压临界值 (voltage threshold value)VTH( 容后再详述 ) 时， 输出电源良好信号 (power good signal)PGS 以表示系统电源。
25、 VDD 已备妥。 0039 更清楚来说， 第二电流处理电路103包括第三晶体管T3、 第四晶体管T4， 以及第二 说 明 书 CN 103376423 A 6 4/5 页 7 电阻 R2。其中， 第三晶体管 T3 的漏极耦接第一晶体管 T1 的漏极以输出电源良好信号 PGS， 而第三晶体管 T3 的源极与基极则耦接至系统接地电位 GND。第四晶体管 T4 的栅极与漏极 耦接第三晶体管 T3 的栅极与第一电阻 R1 的第二端。第二电阻 R2 的第一端耦接第四晶体 管 T4 的源极与基极， 而第二电阻 R2 的第二端则耦接至系统接地电位 GND。在本实施例中， 第三晶体管 T3 与第四晶体管 T。
26、4 可以利用 N 型晶体管 (N-type transistor) 来实施， 例如 ： NMOS 晶体管， 但并不限制于此。另外， 第四晶体管 T4 的基极亦可改为直接耦接至系统接地 电位 GND。 0040 在此， 若将第一至第四晶体管 T1-T4 的尺寸分别表示为 (W1/L1)、 (W2/L2)、 (W3/ L3)、 (W4/L4) 的话， 则本实施例在设计上必须符合以下条件 1 ： 0041 (W3/L3)/(W1/L1) (W4/L4)/(W2/L2) 条件 1 0042 其中， W1-W4 分别为第一至第四晶体管 T1-T4 的宽度 (width)， 而 L1-L4 分别为第 一至。
27、第四晶体管 T1-T4 的长度 (length)。 0043 另外， 从第二电流处理电路 103 的电路结构可看出， 第三晶体管 T3 是偏压于动态 偏压 Vbias 下， 且第四晶体管 T4 串接第二电阻 R2 同样偏压于动态偏压 Vbias 下。再加上， 图 2 为本发明一实施例的第二电流处理电路 103 中两电流支路 (current branch) 的电流 电压特性曲线 (I-Vcurve) 示意图， 如图 2 所示， 第三晶体管 T3 偏压于动态偏压 Vbias 下的 电流与电压的变化关系对应至第一电流电压特性曲线 (I-V curve)201 ； 且第四晶体管 T4 串接第二电阻 。
28、R2 而偏压于动态偏压 Vbias 下的电流与电压的变化关系对应至不同于第一 电流电压特性曲线 201 的第二电流电压特性曲线 203。 0044 从图 2 可以看出， 第一电流电压特性曲线 201 与第二电流电压特性曲线 203 具有 一交点 P， 且此交点 P 所对应的电压值即为前述的电压临界值 VTH。在本实施例中， 当动态 偏压 Vbias 大于电压临界值 VTH 时， 则第三晶体管 T3 偏压于动态偏压 Vbias 下的电流会大 于第四晶体管 T4 串接第二电阻 R2 而偏压于动态偏压 Vbias 下的电流。反之， 当动态偏压 Vbias 小于电压临界值 VTH 时， 则第三晶体管 。
29、T3 偏压于动态偏压 Vbias 下的电流会小于第 四晶体管 T4 串接第二电阻 R2 而偏压于动态偏压 Vbias 下的电流。 0045 基于第二电流处理电路 103 中两电流支路 (curren branch)( 电流 I1， 电流 I2) 所对应的电流电压特性曲线， 如图 2 所示， 所以电流 I1 与电流 I2 会随着系统电源 VDD 的改 变而改变。换言之， 电流 I1 与电流 I2 的大小会随着系统电源 VDD 大于电压临界值 VTH 时 而互换。 0046 因此， 在动态偏压 Vbias 反应于系统电源 VDD 的电压的爬升而未大于电压临界值 VTH 时， 电流 I1 会大于电流。
30、 I2(I1 I2)。再加上， 由于第一电流处理电路 101 会将第四晶 体管 T4 的漏极的电流 I1 映射到输出点 OUT 以与第三晶体管 T3 的漏极的电流 I2 做比较。 因此， 在 I1 I2 的条件下， 电源检测装置 10 会输出 / 发出表示为系统电源 VDD 尚未备妥 的逻辑 “1” ( 其可理解为电源失效信号 (power failure signal， PFS)。 0047 反之， 在动态偏压Vbias反应于系统电源VDD的电压的爬升而大于电压临界值VTH 时， 电流 I1 会转为小于电流 I2(I1 I2)。相似地， 由于第一电流处理电路 101 会将第四晶 体管 T4 。
31、的漏极的电流 I1 映射到输出点 OUT 以与第三晶体管 T3 的漏极的电流 I2 做比较。 因此， 在 I1 I2 的条件下， 电源检测装置 10 会输出 / 发出表示为系统电源 VDD 已备妥的 逻辑 “0” ( 其可理解为电源良好信号 PGS)。 说 明 书 CN 103376423 A 7 5/5 页 8 0048 由此可知， 若将电源检测装置10应用在电子装置系统的话， 则电源检测装置10可 以在供应给电子装置系统的系统电源VDD已备妥时， 发出电源良好信号PGS(例如逻辑 “0” ) 以通知电子装置系统开始进行运作。另外， 电源检测装置 10 可以于供应给电子装置系统的 系统电源 。
32、VDD 尚未备妥时， 发出电源失效信号 (PFS， 例如逻辑 “1” ) 以通知电子装置系统停 止一般正常运作。 0049 另外， 值得一提的是， 电压临界值VTH可以反应于第一电阻R1的阻值变化而变化。 举例来说， 当第一电阻 R1 的阻值增加时， 则电压临界值 VTH 也会跟着增加 ； 反之， 当第一电 阻R1的阻值降低时， 则电压临界值VTH也会跟着降低。 如此一来， 若适应性地调整第一电阻 R1的阻值的话， 则电源检测装置10可以应用在具有不同/相异低电压锁定(under voltage lockout， UVLO) 电平的电子装置系统。另外， 第一电阻 R1 可由一般的电阻元件所组成。
33、， 或 者可由串接的二极管或晶体管的组合所组成 ( 一切视实际设计而论 )， 从而设定所欲检测 的电压临界值。换言之， 透过对第一电阻 R1 的阻值的设定， 即可改变所欲检测的电压临界 值。 0050 再者， 电源检测装置 10 的操作电流 (operation current) 可以反应于第二电阻 R2 的阻值变化而变化。举例来说， 当第二电阻 R2 的阻值增加时， 则电源检测装置 10 的操 作电流得以下降。如此一来， 若适应性地调整第二电阻 R2 的阻值的话， 则可以有效地降低 电源检测装置 10 的整体功率消耗 (power consumption)。换言之， 若适应性地调整第二 电阻。
34、 R2 的阻值的话， 则可以使得电源检测装置 10 具有极低启动电流 (ultra low startup current) 的特性。 0051 除此之外， 图 3 为本发明另一实施例的电源检测装置 10 的示意图。请同时合并 参照图 1 与图 3， 电源检测装置 10 的电路结构与电源检测装置 10 互补， 亦即 ： 把图 3 的 第一电流处理电路 101 的晶体管 T1， 晶体管 T2 改以 N 型晶体管 ( 例如 ： NMOS 晶体管 ) 来 实施， 并把图 3 的第二电流处理电路 103 的晶体管 T3， 晶体管 T4 改以 P 型晶体管 ( 例如 ： PMOS 晶体管 ) 来实施。如。
35、此一来， 电源检测装置 10 的运作方式就会类似于电源检测装置 10， 故而在此并不再加以赘述电源检测装置 10 的运作方式与原理。 0052 在此值得一提的是， 电源检测装置 10/ 电源检测装置 10 所输出 / 发出的电源良 好信号 PGS 的逻辑电平可因应实际设计需求而改变， 非以上述解释内容为限制。 0053 综上所述， 本发明所提供的电源检测装置可以在很小 / 极低的电流下检测出任一 电源是否已备妥 ( 即， 电源是否高于某一设定的电压值 )。因此， 若将本发明所提供的电源 检测装置应用在电子装置系统的话， 则本发明所提供的电源检测装置可以在供应给电子装 置系统的系统电源已备妥时，。
36、 发出电源良好信号以通知电子装置系统开始进行运作。 0054 最后应说明的是 ： 以上各实施例仅用以说明本发明的技术方案， 而非对其限制 ； 尽管参照前述各实施例对本发明进行了详细的说明， 本领域的普通技术人员应当理解 ： 其 依然可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分或者全部技术特征 进行等同替换 ； 而这些修改或者替换， 并不使相应技术方案的本质脱离本发明各实施例技 术方案的范围。 说 明 书 CN 103376423 A 8 1/2 页 9 图 1 图 2 说 明 书 附 图 CN 103376423 A 9 2/2 页 10 图 3 说 明 书 附 图 CN 103376423 A 10 。