《半导体装置.pdf》由会员分享，可在线阅读，更多相关《半导体装置.pdf（23页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104167219A43申请公布日20141126CN104167219A21申请号201310585687522申请日20131119102013005548120130516KRG11C7/2220060171申请人爱思开海力士有限公司地址韩国京畿道72发明人郑锺濠74专利代理机构北京弘权知识产权代理事务所普通合伙11363代理人俞波周晓雨54发明名称半导体装置57摘要一种半导体装置包括命令控制单元，被配置成产生读取选通信号、写入选通信号、读取命令以及写入命令；时钟使能信号发生单元，被配置成响应于读取选通信号而产生读取时钟使能信号，以及响应于写入选通信号而产生写入时钟使能。
2、信号；时钟控制单元，被配置成响应于内部时钟信号、读取时钟使能信号以及写入时钟使能信号而产生第一控制时钟信号和第二控制时钟信号；以及潜伏时间移位单元，被配置成响应于延迟读取命令和第一控制时钟信号而产生第一潜伏时间信号，以及响应于延迟写入命令和第二控制时钟信号而产生第二潜伏时间信号。30优先权数据51INTCL权利要求书2页说明书10页附图10页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书10页附图10页10申请公布号CN104167219ACN104167219A1/2页21一种半导体装置，包括命令控制单元，所述命令控制单元被配置成将外部信号译码，并且产生读取选通信号、写。
3、入选通信号、读取命令以及写入命令；时钟使能信号发生单元，所述时钟使能信号发生单元被配置成响应于所述读取选通信号而产生读取时钟使能信号，以及响应于所述写入选通信号而产生写入时钟使能信号；时钟控制单元，所述时钟控制单元被配置成响应于内部时钟信号、所述读取时钟使能信号以及所述写入时钟使能信号而产生第一控制时钟信号和第二控制时钟信号；以及潜伏时间移位单元，所述潜伏时间移位单元被配置成响应于延迟读取命令和所述第一控制时钟信号而产生第一潜伏时间信号，以及响应于延迟写入命令和所述第二控制时钟信号而产生第二潜伏时间信号。2如权利要求1所述的半导体装置，还包括延迟锁定环，所述延迟锁定环被配置成接收外部时钟信号并。
4、且产生所述内部时钟信号，所述内部时钟信号用于补偿所述半导体装置的内部信号处理延迟时间。3如权利要求2所述的半导体装置，还包括延迟单元，所述延迟单元被配置成将所述读取命令和所述写入命令延迟预定延迟时间，以及输出所述延迟读取命令和所述延迟写入命令。4如权利要求3所述的半导体装置，其中，所述预定延迟时间被调整成是与在所述延迟锁定环内部调整的延迟时间相同的值。5如权利要求1所述的半导体装置，其中，所述外部信号包括列地址选通信号、行地址选通信号以及写入使能信号。6如权利要求1所述的半导体装置，其中，所述命令控制单元包括命令译码器，所述命令译码器被配置成将所述外部信号译码，并且产生激活命令、所述读取命令以。
5、及所述写入命令；第一逻辑电路，所述第一逻辑电路被配置成将所述激活命令、列地址选通信号以及反相的写入使能信号组合，并且产生所述读取选通信号；以及第二逻辑电路，所述第二逻辑电路被配置成将所述激活命令、所述列地址选通信号以及所述写入使能信号组合，并且产生所述写入选通信号。7如权利要求1所述的半导体装置，其中，所述时钟使能信号发生单元被配置成响应于所述读取选通信号和读取周期信号而产生所述读取时钟使能信号，以及响应于所述写入选通信号和写入周期信号而产生所述写入时钟使能信号。8如权利要求7所述的半导体装置，其中，所述潜伏时间移位单元被配置成响应于所述延迟读取命令和所述第一控制时钟信号而产生所述第一潜伏时间。
6、信号和所述读取周期信号，以及响应于所述延迟写入命令和所述第二控制时钟信号而产生所述第二潜伏时间信号和所述写入周期信号。9如权利要求1所述的半导体装置，还包括传输单元，所述传输单元被配置成执行与所述读取命令相对应的数据驱动操作；以及端接控制单元，所述端接控制单元被配置成响应于所述第一控制时钟信号、所述第一潜伏时间信号以及所述第二潜伏时间信号而在所述半导体装置的读取操作和写入操作期间控制所述传输单元的端接。权利要求书CN104167219A2/2页310如权利要求9所述的半导体装置，其中，所述端接控制单元被配置成在所述半导体装置的所述读取操作期间，响应于所述第一控制时钟信号和所述第一潜伏时间信号而。
7、控制所述传输单元的片上端接。权利要求书CN104167219A1/10页4半导体装置0001相关申请的交叉引用0002本申请要求2013年5月16日向韩国知识产权局提交的申请号为1020130055481的韩国专利申请的优先权，其全部内容通过引用合并于此。技术领域0003各种实施例涉及一种半导体装置。背景技术0004半导体装置可能需要域交叉操作以补偿基于外部时钟信号的数据输出定时与经过内部电路的操作延迟的实际数据输出定时之间的误差。发明内容0005各种实施例针对一种能够减小电流消耗的半导体装置。0006在本发明的一个实施例中，一种半导体装置包括命令控制单元，被配置成将外部信号译码，并且产生读取。
8、选通信号、写入选通信号、读取命令以及写入命令；时钟使能信号发生单元，被配置成响应于读取选通信号而产生读取时钟使能信号，以及响应于写入选通信号而产生写入时钟使能信号；时钟控制单元，被配置成响应于内部时钟信号、读取时钟使能信号以及写入时钟使能信号而产生第一控制时钟信号和第二控制时钟信号；以及潜伏时间移位单元，被配置成响应于延迟读取命令和第一控制时钟信号而产生第一潜伏时间信号，以及响应于延迟写入命令和第二控制时钟信号而产生第二潜伏时间信号。0007半导体装置还可以包括延迟锁定环（DLL），被配置成接收外部时钟信号并且产生内部时钟信号，所述内部时钟信号用于补偿半导体装置的内部信号处理延迟时间。0008。
9、半导体装置还可以包括传输单元，被配置成执行与读取命令相对应的数据驱动操作；以及端接控制单元，被配置成响应于第一控制时钟信号、第一潜伏时间信号以及第二潜伏时间信号而在半导体装置的读取操作和写入操作期间控制传输单元的端接。0009命令控制单元可以被配置成在半导体装置的读取操作期间，仅激活读取选通信号和写入选通信号之中的读取选通信号。0010时钟控制单元可以被配置成在半导体装置的读取操作期间，将内部时钟信号中的与读取时钟使能信号的激活时段相对应的时钟信号输出作为第一控制时钟信号。0011在本发明的一个实施例中，一种半导体装置包括延迟锁定环（DLL），被配置成接收外部时钟信号，并且产生DLL时钟信号；。
10、命令控制单元，被配置成将外部信号译码，并且产生读取选通信号、写入选通信号、读取命令以及写入命令；时钟使能信号发生单元，被配置成响应于读取选通信号、写入选通信号、读取周期信号以及写入周期信号而产生读取时钟使能信号和写入时钟使能信号；时钟控制单元，被配置成响应于DLL时钟信号、读取时钟使能信号以及写入时钟使能信号而产生多个控制时钟信号；以及延迟单元，被配置成将读取命令和写入命令延迟，并且输出延迟读取命令和延迟写入命令。说明书CN104167219A2/10页50012在本发明的一个实施例中，一种半导体装置包括延迟锁定环（DLL），被配置成接收外部时钟信号并且产生内部时钟信号，所述内部时钟信号用于补。
11、偿内部信号处理延迟时间；时钟使能信号发生单元，被配置成响应于读取选通信号、写入选通信号、读取周期信号以及写入周期信号而产生读取时钟使能信号和写入时钟使能信号；时钟控制单元，被配置成响应于内部时钟信号、读取时钟使能信号以及写入时钟使能信号而产生至少一个控制时钟信号；以及延迟单元，被配置成将读取命令和写入命令延迟预定的时段，并且输出延迟读取命令和延迟写入命令。附图说明0013结合附图来描述本发明的特点、方面和实施例，其中0014图1是根据本发明的一个实施例的半导体装置100的框图；0015图2是图1中的命令控制单元102的电路图；0016图3是图1中的时钟使能信号发生单元103的电路图；0017图。
12、4是图1中的时钟控制单元104的电路图；0018图5A是图1中的第一潜伏时间移位器107的电路图；0019图5B是图1中的第二潜伏时间移位器108的电路图；0020图6是基于图1的读取操作的时序图；0021图7是基于图1的写入操作的时序图；0022图8是根据本发明的一个实施例的半导体装置200的框图；0023图9是图8中的命令控制单元202的电路图；0024图10是图8中的时钟使能信号发生单元203的电路图；0025图11是基于图8的读取操作的时序图；以及0026图12是基于图8的写入操作的时序图。具体实施方式0027在下文中，将参照附图经由各种实施例来描述根据本发明的半导体装置。0028图1。
13、是根据本发明的一个实施例的半导体装置100的框图。0029参见图1，根据本发明的一个实施例的半导体装置100可以包括延迟锁定环（DLL）101、命令控制单元102、时钟使能信号发生单元103、时钟控制单元104、可变延迟单元105、潜伏时间移位单元106、端接控制单元109以及传输单元110。0030DLL101可以被配置成接收外部时钟信号CLK并且产生内部时钟信号、即DLL时钟信号DLLCLK，所述内部时钟信号用于补偿半导体装置的内部信号处理延迟时间。0031命令控制单元102可以被配置成将外部信号CAS、RAS以及WE译码，并且产生读取/写入选通信号PCAS、读取命令RD以及写入命令WT。。
14、0032CAS表示列地址选通信号，RAS表示行地址选通信号，WE表示写入使能信号。0033时钟使能信号发生单元103可以被配置成响应于读取/写入选通信号PCAS、读取周期信号RDCLKEN以及写入周期信号WTCLKEN而产生读取时钟使能信号RDCLKDRVEN和写入时钟使能信号WTCLKDRVEN。0034时钟控制单元104可以被配置成响应于DLL时钟信号DLLCLK、读取时钟使能信号说明书CN104167219A3/10页6RDCLKDRVEN以及写入时钟使能信号WTCLKDRVEN而产生第一控制时钟信号RDCLK和第二控制时钟信号DODTCLK。0035延迟单元105可以被配置成将读取命令。
15、RD和写入命令WT延迟预定时间，并且输出延迟读取命令RDD和延迟写入命令WTD。0036此外，延迟单元105的延迟时间可以被设定成与在DLL101内部调整的延迟时间相同的值。0037潜伏时间移位单元106可以包括第一潜伏时间移位器107和第二潜伏时间移位器108。0038第一潜伏时间移位器107可以被配置成响应于延迟读取命令RDD和第一控制时钟信号RDCLK而产生第一潜伏时间信号RDL和读取周期信号RDCLKEN。0039第二潜伏时间移位器108可以被配置成响应于延迟写入命令WTD和第二控制时钟信号DODTCLK而产生第二潜伏时间信号DODTL和写入周期信号WTCLKEN。0040传输单元11。
16、0可以被配置成执行与读取命令RD相对应的数据驱动操作。0041端接控制单元109可以被配置成响应于第一控制时钟信号RDCLK、第一潜伏时间信号RDL以及第二潜伏时间信号DODTL而在半导体装置的读取和写入操作期间控制传输单元110的端接。0042端接控制单元109可以被配置成在半导体装置的读取操作期间响应于第一控制时钟信号RDCLK和第一潜伏时间信号RDL而控制传输单元110的片上端接（ONDIETERMINATION）。0043端接控制单元109可以被配置成在半导体装置的写入操作期间响应于第二潜伏时间信号DODTL而控制传输单元110的动态片上端接。0044图2是图1中的命令控制单元102的。
17、电路图。0045参见图2，命令控制单元102可以包括命令译码器111和逻辑电路112。0046命令译码器111可以被配置成将列地址选通信号CAS、行地址选通信号RAS以及写入使能信号WE译码，并且产生激活命令ACT、读取命令RD以及写入命令WT。0047逻辑电路112可以被配置成对激活命令ACT和列地址选通信号CAS执行与操作，并且产生读取/写入选通信号PCAS。0048图3是图1中的时钟使能信号发生单元103的电路图。0049参见图3，时钟使能信号发生单元103可以包括锁存器121、逻辑电路123和124、以及触发器阵列125。0050锁存器121可以被配置成响应于读取/写入选通信号PCAS。
18、而设定使能信号CLKEN，以及在经由可包括多个触发器DF/F的触发器阵列125而来的延迟时间之后将使能信号CLKEN复位。0051逻辑电路123可以被配置成对使能信号CLKEN和读取周期信号RDCLKEN执行或操作，并且产生读取时钟使能信号RDCLKDRVEN。0052逻辑电路124可以被配置成对使能信号CLKEN和写入周期信号WTCLKEN执行或操作，并且产生写入时钟使能信号WTCLKDRVEN。0053图4是图1中的时钟控制单元104的电路图。0054参见图4，时钟控制单元104可以包括逻辑电路131和132。说明书CN104167219A4/10页70055逻辑电路131可以被配置成对读。
19、取时钟使能信号RDCLKDRVEN和DLL时钟信号DLLCLK执行与操作，并且输出操作结果作为第一控制时钟信号RDCLK。0056逻辑电路132可以被配置成对写入时钟使能信号WTCLKDRVEN和DLL时钟信号DLLCLK执行与操作，并且输出操作结果作为第二控制时钟信号DODTCLK。0057图5A是图1中的第一潜伏时间移位器107的电路图。0058参见图5A，第一潜伏时间移位器107可以包括移位部141和逻辑电路142。0059移位部141可以包括触发器阵列。延迟读取命令RDD可以被输入至触发器阵列中的第一个触发器的输入端子D，第一控制时钟信号RDCLK可以被输入至每个触发器DF/F的时钟端。
20、子。0060移位部141可以被配置成根据第一控制时钟信号RDCLK来将延迟读取命令RDD移位，并且输出移位的信号作为第一潜伏时间信号RDL。0061逻辑电路142可以被配置成对移位部141的触发器阵列中的除最后一个触发器以外的相应触发器的输出信号执行或操作，并且输出操作结果作为读取周期信号RDCLKEN。0062参见图5B，第二潜伏时间移位器108可以包括移位部151和逻辑电路152。0063移位部151可以包括触发器阵列。延迟写入命令WTD可以被输入至触发器阵列中的第一个触发器的输入端子D，第二控制时钟信号DODTCLK可以被输入至每个触发器DF/F的时钟端子。0064移位部151可以被配置。
21、成根据第二控制时钟信号DODTCLK而将延迟写入命令WTD移位，并且输出移位的信号作为第二潜伏时间信号DODTL。0065逻辑电路152可以被配置成对移位部151的触发器阵列中的除最后一个触发器以外的相应触发器的输出信号执行或操作，并且输出操作结果作为写入周期信号WTCLKEN。0066图6是基于图1的读取操作的时序图。0067将参照图6来描述根据本发明的一个实施例的半导体装置100的读取操作。0068当外部信号CAS、RAS以及WE的组合限定读取操作时，命令控制单元102可以产生读取/写入选通信号PCAS和读取命令RD。0069时钟使能信号发生单元103可以响应于读取/写入选通信号PCAS而。
22、在预定的时段期间将使能信号CLKEN激活。0070根据使能信号CLKEN，读取时钟使能信号RDCLKDRVEN和写入时钟使能信号WTCLKDRVEN被激活。0071延迟单元105可以响应于读取命令RD而产生延迟读取命令RDD。0072时钟控制单元104可以将DLL时钟信号DLLCLK中的与读取时钟使能信号RDCLKDRVEN的激活时段相对应的时钟信号输出作为第一控制时钟信号RDCLK。0073此外，时钟控制单元104可以将DLL时钟信号DLLCLK中的与写入时钟使能信号WTCLKDRVEN的激活时段相对应的时钟信号输出作为第二控制时钟信号DODTCLK。0074第一潜伏时间移位器107可以将延。
23、迟读取命令RDD移位，并且产生第一潜伏时间信号RDL和读取周期信号RDCLKEN。0075此时，根据读取周期信号RDCLKEN，读取时钟使能信号RDCLKDRVEN可以具有比写入时钟使能信号WTCLKDRVEN更长的激活周期。0076即，读取时钟使能信号RDCLKDRVEN可以具有范围从读取/写入选通信号PCAS的说明书CN104167219A5/10页8激活开始时刻至第一潜伏时间信号RDL的激活结束时刻的激活周期。0077端接控制单元109可以响应于第一潜伏时间信号RDL和第一控制时钟信号RDCLK而在半导体装置的读取操作期间控制传输单元110的端接，即片上端接。0078图7是基于图1的写入。
24、操作的时序图。0079将参照图7来描述根据本发明的一个实施例的半导体装置100的写入操作。0080当外部信号CAS、RAS以及WE的组合限定写入操作时，命令控制单元102可以产生读取/写入选通信号PCAS和写入命令WT。0081时钟使能信号发生单元103可以响应于读取/写入选通信号PCAS而在预定的时间期间将使能信号CLKEN激活。0082根据使能信号CLKEN，读取时钟使能信号RDCLKDRVEN和写入时钟使能信号RDCLKDRVEN被激活。0083延迟单元105可以响应于写入命令WT而产生延迟写入命令WTD。0084时钟控制单元104可以将DLL时钟信号DLLCLK中的与写入时钟使能信号W。
25、TCLKDRVEN的激活周期相对应的时钟信号输出作为第二控制时钟信号DODTCLK。0085此外，时钟控制单元104可以将DLL时钟信号DLLCLK中的与读取时钟使能信号RDCLKDRVEN的激活周期相对应的时钟信号输出作为第一控制时钟信号RDCLK。0086第二潜伏时间移位器108可以将延迟写入命令WTD移位，并且产生第二潜伏时间信号DODTL和写入周期信号WTCLKEN。0087此时，根据写入周期信号WTCLKEN，写入时钟使能信号WTCLKDRVEN可以具有比读取时钟使能信号RDCLKDRVEN更长的激活周期。0088即，写入时钟使能信号WTCLKDRVEN可以具有范围从读取/写入选通信。
26、号PCAS的激活开始时刻至第二潜伏时间信号DODTL的激活结束时刻的激活周期。0089端接控制单元109可以响应于第二潜伏时间信号DODTL和第二控制时钟信号DODTCLK而在半导体装置的写入操作期间控制传输单元110的端接，即动态片上端接。0090图8是根据本发明的一个实施例的半导体装置200的框图。0091参见图8，根据本发明的一个实施例的半导体装置200可以包括DLL101、命令控制单元202、时钟使能信号发生单元203、时钟控制单元104、可变延迟单元105、潜伏时间移位单元106、端接控制单元109以及传输单元110。0092DLL101可以被配置成接收外部时钟信号CLK并且产生内部。
27、时钟信号、即DLL时钟信号DLLCLK，所述内部时钟信号用于补偿半导体装置的内部信号处理延迟时间。0093命令控制单元202可以被配置成将外部信号CAS、RAS以及WE译码，并且产生读取选通信号PRD、写入选通信号PWT、读取命令RD以及写入命令WT。0094CAS表示列地址选通信号，RAS表示行地址选通信号，WE表示写入使能信号。0095时钟使能信号发生单元203可以被配置成响应于读取选通信号PRD、写入选通信号PWT、读取周期信号RDCLKEN以及写入周期信号WTCLKEN而产生读取时钟使能信号RDCLKDRVEN和写入时钟使能信号WTCLKDRVEN。0096时钟控制单元104可以被配置。
28、成响应于DLL时钟信号DLLCLK、读取时钟使能信号RDCLKDRVEN以及写入时钟使能信号WTCLKDRVEN而产生第一控制时钟信号RDCLK和第二控制时钟信号DODTCLK。说明书CN104167219A6/10页90097延迟单元105可以被配置成将读取命令RD和写入命令WT延迟预定时间，并且输出延迟读取命令RDD和延迟写入命令WTD。0098此时，延迟单元105的延迟时间可以被设定成是与在DLL101内部调整的延迟时间相同的值。0099潜伏时间移位单元106可以包括第一潜伏时间移位器107和第二潜伏时间移位器108。0100第一潜伏时间移位器107可以被配置成响应于延迟读取命令RDD和。
29、第一控制时钟信号RDCLK而产生第一潜伏时间信号RDL和读取周期信号RDCLKEN。0101第二潜伏时间移位器108可以被配置成响应于延迟写入命令WTD和第二控制时钟信号DODTCLK而产生第二潜伏时间信号DODTL和写入周期信号WTCLKEN。0102传输单元110可以被配置成执行与读取命令RD相对应的数据驱动操作。0103端接控制单元109可以被配置成响应于第一控制时钟信号RDCLK、第一潜伏时间信号RDL以及第二潜伏时间信号DODTL而在半导体装置的读取和写入操作期间控制传输单元110的端接。0104端接控制单元109可以被配置成在半导体装置的读取操作期间响应于第一控制时钟信号RDCLK。
30、和第一潜伏时间信号RDL而控制传输单元110的片上端接。0105端接控制单元109可以被配置成在半导体装置的写入操作期间响应于第二潜伏时间信号DODTL而控制传输单元110的动态片上端接。0106图9是图8中的命令控制单元202的电路图。0107参见图9，命令控制单元202可以包括命令译码器111、反相器212以及逻辑电路213和214。0108命令译码器111可以被配置成将列地址选通信号CAS、行地址选通信号RAS以及写入使能信号WE译码，并且产生激活命令ACT、读取命令RD以及写入命令WT。0109此时，当列地址选通信号CAS、激活命令ACT以及写入使能信号WE被激活成高电平时，读取命令R。
31、D可以被激活。此外，当列地址选通信号CAS和激活命令ACT被激活成高电平、并且写入使能信号WE被去激活成低电平时，写入命令WT可以被激活。0110反相器212可以被配置成将写入使能信号WE反相，并且产生反相写入使能信号WEB。0111逻辑电路213可以被配置成对激活命令ACT、列地址选通信号CAS、以及反相写入使能信号WEB执行与操作，并且在操作结果处于高电平时产生读取选通信号PRD。0112逻辑电路214可以被配置成对激活命令ACT、列地址选通信号CAS、以及写入使能信号WE执行与操作，并且在操作结果处于高电平时产生写入选通信号PWT。0113即，命令控制单元202可以在读取操作期间仅激活读。
32、取选通信号PRD和写入选通信号PWT之中的读取选通信号PRD，以及在写入操作期间仅激活读取选通信号PRD和写入选通信号PWT之中的写入选通信号PWT。0114图10是图8中的时钟使能信号发生单元203的电路图。0115参见图10，时钟使能信号发生单元203可以包括第一信号发生器221和第二信号发生器231。0116第一信号发生器221可以被配置成响应于读取选通信号PRD和读取周期信号说明书CN104167219A7/10页10RDCLKEN而产生读取时钟使能信号RDCLKDRVEN。0117第一信号发生器221可以包括锁存器222、逻辑电路224以及具有触发器DF/F的触发器阵列225。011。
33、8锁存器222可以被配置成响应于读取选通信号PRD而设定锁存器222的输出信号，以及在经由触发器阵列225而来的延迟时间之后将输出信号复位。0119逻辑电路224可以被配置成对锁存器222的输出信号和读取周期信号RDCLKEN执行或操作，并且产生读取时钟使能信号RDCLKDRVEN。0120第二信号发生器231可以被配置成响应于写入选通信号PWT和写入周期信号WTCLKEN而产生写入时钟使能信号WTCLKDRVEN。0121第二信号发生器231可以包括锁存器232、逻辑电路234以及具有触发器DF/F的触发器阵列235。0122锁存器232可以被配置成响应于写入选通信号PWT而设定锁存器232。
34、的输出信号，以及在经由触发器阵列235而来的延迟时间之后将输出信号复位。0123逻辑电路234可以被配置成对锁存器232的输出信号和写入周期信号WTCLKEN执行或操作，并且产生写入时钟使能信号WTCLKDRVEN。0124除命令控制单元202和时钟使能信号发生单元203以外的其它部件，即DLL101、时钟控制单元104、延迟单元105、第一潜伏时间移位器107、第二潜伏时间移位器108、端接控制单元109以及传输单元110可以采用如图1中所示相同的方式来配置。0125图11是基于图8的读取操作的时序图。0126将参照图11来描述根据本发明的一个实施例的半导体装置200的读取操作。0127当外。
35、部信号CAS、RAS以及WE的组合限定读取操作时，命令控制单元202可以产生读取选通信号PRD和读取命令RD。0128时钟使能信号发生单元203可以响应于读取选通信号PRD而将读取时钟使能信号RDCLKDRVEN激活。0129此时，由于写入选通信号PWT可以被去激活，所以写入时钟使能信号WTCLKDRVEN可以保持去激活的状态。0130延迟单元105可以响应于读取命令RD而产生延迟读取命令RDD。0131时钟控制单元104可以将DLL时钟信号DLLCLK中的与读取时钟使能信号RDCLKDRVEN的激活周期相对应的时钟信号输出作为第一控制时钟信号RDCLK。0132此时，写入时钟使能信号WTCL。
36、KDRVEN被去激活。因而，时钟控制单元104可以防止第二控制时钟信号DODTCLK的产生。0133即，在半导体装置的读取操作期间，可以防止第二控制时钟信号DODTCLK的触发。0134第一潜伏时间移位器107可以将延迟读取命令RDD移位，并且产生第一潜伏时间信号RDL和读取周期信号RDCLKEN。0135读取时钟使能信号RDCLKDRVEN的激活周期可以延伸至读取周期信号RDCLKEN的激活周期。0136即，读取时钟使能信号RDCLKDRVEN具有范围从读取选通信号PRD的激活开始时刻至第一潜伏时间信号RDL的激活结束时刻的激活周期。0137端接控制单元109可以响应于第一潜伏时间信号RDL。
37、和第一控制时钟信号RDCLK说明书CN104167219A108/10页11而在半导体装置的读取操作期间控制传输单元110的端接，即片上端接。0138如上所述，根据本发明的一个实施例的半导体装置200可以在读取操作期间防止与写入操作有关的时钟信号（即，第二控制时钟信号DODTCLK）的触发，由此减小电流消耗。0139图12是基于图8的写入操作的时序图。0140将参照图12来描述根据本发明的一个实施例的半导体装置200的写入操作。0141当外部信号CAS、RAS以及WE的组合限定写入操作时，命令控制单元202可以产生写入选通信号PWT和写入命令WT。0142时钟使能信号发生单元203可以响应于写。
38、入选通信号PWT而将写入时钟使能信号WTCLKDRVEN激活。0143此时，由于读取选通信号PRD可以被去激活，所以读取时钟使能信号RDCLKDRVEN可以保持去激活的状态。0144延迟单元105可以响应于写入命令WT而产生延迟写入命令WTD。0145时钟控制单元104可以将DLL时钟信号DLLCLK中的与写入时钟使能信号WTCLKDRVEN的激活周期相对应的时钟信号输出作为第二控制时钟信号DODTCLK。0146此时，读取时钟使能信号RDCLKDRVEN被去激活。因而，时钟控制单元104可以防止第一控制时钟信号RDCLK的发生。0147即，在半导体装置的写入操作期间，可以防止第一控制时钟信号。
39、RDCLK的触发。0148第二潜伏时间移位器108可以将延迟写入命令WTD移位，并且产生第二潜伏时间信号DODTL和写入周期信号WTCLKEN。0149写入时钟使能信号WTCLKDRVEN的激活周期可以延伸至写入周期信号WTCLKEN的激活周期。0150即，写入时钟使能信号WTCLKDRVEN可以具有范围从写入选通信号PWT的激活开始时刻至第二潜伏时间信号DODTL的激活结束时刻的激活周期。0151端接控制单元109可以响应于第二潜伏时间信号DODTL和第二控制时钟信号DOTCLK而在半导体装置的写入操作期间控制传输单元110的端接，即动态片上端接。0152如上所述，根据本发明的一个实施例的半。
40、导体装置200可以在写入操作期间防止与读取操作有关的时钟信号（即，第一控制时钟信号RDCLK）的触发，由此减小电流消耗。0153根据本发明的实施例，可以减小半导体装置的电流消耗。0154尽管以上已经描述了某些实施例，但是本领域技术人员将会理解的是描述的实施例仅仅是实例。因此，不应基于所描述的实施例来限制本文描述的半导体装置。更确切地说，应当仅根据权利要求并结合以上描述和附图来限定本文描述的半导体装置。0155通过以上实施例可以看出，本申请提供了以下的技术方案。01561一种半导体装置，包括0157命令控制单元，所述命令控制单元被配置成将外部信号译码，并且产生读取选通信号、写入选通信号、读取命令。
41、以及写入命令；0158时钟使能信号发生单元，所述时钟使能信号发生单元被配置成响应于所述读取选通信号而产生读取时钟使能信号，以及响应于所述写入选通信号而产生写入时钟使能信号；0159时钟控制单元，所述时钟控制单元被配置成响应于内部时钟信号、所述读取时钟说明书CN104167219A119/10页12使能信号以及所述写入时钟使能信号而产生第一控制时钟信号和第二控制时钟信号；以及0160潜伏时间移位单元，所述潜伏时间移位单元被配置成响应于延迟读取命令和所述第一控制时钟信号而产生第一潜伏时间信号，以及响应于延迟写入命令和所述第二控制时钟信号而产生第二潜伏时间信号。01612如技术方案1所述的半导体装置。
42、，还包括0162延迟锁定环，所述延迟锁定环被配置成接收外部时钟信号并且产生所述内部时钟信号，所述内部时钟信号用于补偿所述半导体装置的内部信号处理延迟时间。01633如技术方案2所述的半导体装置，还包括0164延迟单元，所述延迟单元被配置成将所述读取命令和所述写入命令延迟预定延迟时间，以及输出所述延迟读取命令和所述延迟写入命令。01654如技术方案3所述的半导体装置，其中，所述预定延迟时间被调整成是与在所述延迟锁定环内部调整的延迟时间相同的值。01665如技术方案1所述的半导体装置，其中，所述外部信号包括列地址选通信号、行地址选通信号以及写入使能信号。01676如技术方案1所述的半导体装置，其中。
43、，所述命令控制单元包括0168命令译码器，所述命令译码器被配置成将所述外部信号译码，并且产生激活命令、所述读取命令以及所述写入命令；0169第一逻辑电路，所述第一逻辑电路被配置成将所述激活命令、列地址选通信号以及反相的写入使能信号组合，并且产生所述读取选通信号；以及0170第二逻辑电路，所述第二逻辑电路被配置成将所述激活命令、所述列地址选通信号以及所述写入使能信号组合，并且产生所述写入选通信号。01717如技术方案1所述的半导体装置，其中，所述时钟使能信号发生单元被配置成响应于所述读取选通信号和读取周期信号而产生所述读取时钟使能信号，以及响应于所述写入选通信号和写入周期信号而产生所述写入时钟使。
44、能信号。01728如技术方案7所述的半导体装置，其中，所述潜伏时间移位单元被配置成响应于所述延迟读取命令和所述第一控制时钟信号而产生所述第一潜伏时间信号和所述读取周期信号，以及响应于所述延迟写入命令和所述第二控制时钟信号而产生所述第二潜伏时间信号和所述写入周期信号。01739如技术方案1所述的半导体装置，还包括0174传输单元，所述传输单元被配置成执行与所述读取命令相对应的数据驱动操作；以及0175端接控制单元，所述端接控制单元被配置成响应于所述第一控制时钟信号、所述第一潜伏时间信号以及所述第二潜伏时间信号而在所述半导体装置的读取操作和写入操作期间控制所述传输单元的端接。017610如技术方案。
45、9所述的半导体装置，其中，所述端接控制单元被配置成在所述半导体装置的所述读取操作期间，响应于所述第一控制时钟信号和所述第一潜伏时间信号而控制所述传输单元的片上端接。017711如技术方案9所述的半导体装置，其中，所述端接控制单元被配置成在所述半导体装置的所述写入操作期间，响应于所述第二潜伏时间信号而控制所述传输单元的动说明书CN104167219A1210/10页13态片上端接。017812如技术方案1所述的半导体装置，其中，所述时钟使能信号发生单元包括0179第一信号发生器，所述第一信号发生器被配置成响应于所述读取选通信号和读取周期信号而产生所述读取时钟使能信号；以及0180第二信号发生器，。
46、所述第二信号发生器被配置成响应于所述写入选通信号和写入周期信号而产生所述写入时钟使能信号。018113如技术方案12所述的半导体装置，其中，所述第一信号发生器包括0182触发器阵列；0183锁存器，所述锁存器被配置成响应于所述读取选通信号而设定所述锁存器的输出信号，以及在经由所述触发器阵列而来的延迟时间之后将所述输出信号复位；以及0184逻辑电路，所述逻辑电路被配置成将所述锁存器的输出信号和所述读取周期信号组合，以及产生所述读取时钟使能信号。018514如技术方案12所述的半导体装置，其中，所述第二信号发生器包括0186触发器阵列；0187锁存器，所述锁存器被配置成响应于所述写入选通信号而设定。
47、所述锁存器的输出信号，以及在经由所述触发器阵列而来的延迟时间之后将所述输出信号复位；以及0188逻辑电路，所述逻辑电路被配置成将所述锁存器的输出信号和所述写入周期信号组合，以及产生所述写入时钟使能信号。018915如技术方案1所述的半导体装置，其中，所述命令控制单元被配置成在所述半导体装置的读取操作期间，仅激活所述读取选通信号和所述写入选通信号之中的所述读取选通信号。019016如技术方案15所述的半导体装置，其中，所述时钟控制单元被配置成在所述半导体装置的所述读取操作期间，将所述内部时钟信号中的与所述读取时钟使能信号的激活周期相对应的时钟信号输出作为所述第一控制时钟信号。019117如技术方。
48、案1所述的半导体装置，其中，所述命令控制单元被配置成在所述半导体装置的写入操作期间，仅激活所述读取选通信号和所述写入选通信号之中的所述写入选通信号。019218如技术方案17所述的半导体装置，其中，所述时钟控制单元被配置成在所述半导体装置的所述写入操作期间，将所述内部时钟信号中的与所述写入时钟使能信号的激活周期相对应的时钟信号输出作为所述第二控制时钟信号。说明书CN104167219A131/10页14图1说明书附图CN104167219A142/10页15图2图3说明书附图CN104167219A153/10页16图4图5A图5B说明书附图CN104167219A164/10页17图6说明书附图CN104167219A175/10页18图7说明书附图CN104167219A186/10页19图8说明书附图CN104167219A197/10页20图9说明书附图CN104167219A208/10页21图10说明书附图CN104167219A219/10页22图11说明书附图CN104167219A2210/10页23图12说明书附图CN104167219A23。