多重内连线与低K值内金属介电质的装构键结的改良方法 本发明涉及一种多重内连线与低K值内金属介电质的装构键结的改良方法，特别是关于一种改善多重内连线与低K值内金属介电质所构成的键结构造的方法，此键结构造尤其是以双重镶嵌制造过程所制造。
许多高积集度的积体电路系使用多重导线构造连接各装置的内部区域以及连接积体电路上的各种装置。传统上在形成此多重导线构造时，系先形成一第一或一底部导线层或内连线构造，之后形成一第二导线层或内连线构造与此第一导线层相接触。第一内连线层可与积体电路装置的基底内的一掺杂区域相接触。或者，第一内连线层可形成多晶矽或金属导线，而与在基底上或其内的一或更多的装置相接触。典型上，一或更多的内连线层系形成于第一导线或内连线层与积体电路其它装置之间，或与积体电路外部地其它构造之间。
双重镶嵌制造过程(dual damascene process)系一种在积体电路上制造内连线的先进方法。藉由在双重镶嵌制造过程期间，使用化学机械研磨方法，可选择更多的金属，如铝、铜及铝合金，而不受限于传统的蚀刻制造过程。可以选择更多的金属对于低阻值内连线的要求系有利的，并且对于防止电迁移(electromigration)亦是有利的。
然而当晶片上的装置尺寸愈来愈小时，内连线间距密度即愈来愈高。对于一般的介电质，例如一二氧化矽层，由于其具有高介电常数，容易造成较高的RC延迟。因此，此种介电质即不适于当做高密度积体电路的内金属介电质(inter-metaldielectric)。使用低K值介电层具有降低内连线寄生电容、降低RC延迟或减少金属内连线间串音(cross talk)现象的优点，因此可提高操作速度。
惟如第一图所示，系为一种以双重镶嵌制造过程所制造的键结构造(bondstructure)，此键结构造系由复数层交替的铜内连线层及以铜填充的介层接触窗层(via layer)所形成，一低K值介电质系填入此键结构造中，做为一内金属介电质层。此一键结构造面临铜内连线与低K值内金属介电质之间键结(bondability)的问题。低K值介电质，如低K值旋涂式玻璃(low K spin-on glass)在本质上系太软，而无法抵抗此键结构造的装构键结(package bonding)下压力量，并且铜与低K值旋涂玻璃之间不良的结合度(poor adhesion)实际上亦无法承受装构键结期间来自装构机台的拉力。
据此，亟待发展一种多重内连线与低K值内金属介电质之间的装构键结的改良方法。
本发明的主要目的系提供一种多重内连线与低K值内金属介电质之间的装构键结的改良方法，其中在一内连线层的每一对内连线间形成一渠沟(trench)，然后以一氧化介电质填充此渠沟，而取代未形成渠沟前，填充于此区域的低K值内金属介电质。此氧化介电质有足够的硬度可以承受此装构键结下压的力量，因此可提高内连线与低K值内金属介电质之间的结合可信度(reliability ofbondability)。
本发明的另一目的系提供一种多重内连线与低K值内金属介电质之间的装构键结的改良方法，其中一氧化介电质系用以取代多重内连线构造内部份的低K值内金属介电质。藉此，此氧化介电质可提高多重内连线与低K值内金属介电质之间的结合度，并可抵抗装构键结期间来自装构机台的拉力。
本发明的又一目的系提供一种多重内连线与低K值内金属介电质之间的装构键结的改良方法。此方法简单而易于达成，不会增加原来制造过程的复杂度。
根据以上所述的目的，本发明提供了一种多重内连线与低K值内金属介电质之间的装构键结的改良方法。首先，提供一具有一层状构造(a layered structure)的半导体基底，此层状构造具有一顶部内连线层、一底部内连线层及介于两者之间的复数层相互交替的内连线层及介电层接触窗层。每一介电层接触窗层系与一相邻的上端内连线层及一相邻的下端内连线层对齐。一低K值介电质系填入此层状构造中，做为内金属介电质(inter-metal dielectric)。然后，图案蚀刻此层状构造，在一内连线层上的每一对内连线之间形成一渠沟(trench)。接下来，形成一第一氧化物层在此层状构造上，以填满位于此层状构造内的渠沟，然后将此第一氧化物层平坦化。之后，形成一第二氧化物层在此第一氧化物层上，并且图案蚀刻此第二氧化物层，以形成复数个开口，每一开口系与每一顶部内连线相对齐。最后，形成一导电层在此第二氧化物层上，填充此些开口以形成复数个插塞(plug)在此第二氧化层内。接著图案蚀刻此导电层以形成一导电垫层(conductivepad)横跨每一对插塞。第一氧化物介电质系用以取代在此多重内连线构造中部份的低K值内金属介电质。此第一氧化物介电质有足够的硬度可承受多重内连线与低K值内金属介电质的装构键结下压的力量，藉此提高多重内连线与低K值内金属介电质之间的结合可靠度(reliability of bonding)。
本发明的目的及诸多优点藉由以下较佳具体实施例的详细说明，并参照所附图式，将趋于明了。
本发明的较佳具体实施例将参照第一图至第八图，做一详细说明。
此一较佳具体实施例提供一种多重内连线与低K值内金属介电质之间的装构键结的改良方法。此多重内连线与低K值内金属介电质所形成的键结构造(bondstructure)系以一双重镶嵌制造过程(dual damascene process)制造出来。但本发明的方法并不受限于以双重镶嵌制造过程制造的键结构造。任何其它可提供多重内连线与低K值介电质所形成的键结构造的方法皆适于本发明。
参照第一图，首先提供一半导体基底10，其上形成有一层状构造。此层状构造系由复数层相互交替的多重内连线层(multi-level interconnection lines)及介电层接触窗层(via layers)所构成。此层状构造具有一底部内连线层20、一顶部内连线层24及一中间内连线层22，以及介电层接触窗层21、23分别形成于此些内连线层两两之间。每一内连线系可由铜、铝/铜合金或其它低阻值导电性材质形成，而每一介电层接触窗可以相同于此内连线材质的导电性材质填充。一K值小于3的低K值介电质，如旋涂式低K值有机高分子，例如，flare、silk及parylene、以及低K值旋涂式玻璃(spin-on glass)，系填入此层状构造中，做为内金属介电质30、32、34、36及38。之后，形成一介电层40于此顶部内连线层24上方。此介电层40可为氮化矽(Si3N4)，其可使用SiH2C12/NH3当做反应气体，在操做压力1-0.1托及温度650-800℃下，以低压化学气相沈积法形成。介电层40亦可为SiNx(x＝0.8-1.2)，使用SiH4/NH3当做反应气体，在操做压力1-5托及温度250-400℃下，以电浆化学气相沈积法(PECVD)形成。此介电层40系用以保护顶部内连线层24在后续的制造过程步骤中不被氧化。另外，此介电层40亦可为氮氧化矽(SiON)层，系可使用SiH4、N2O及N2的混合气体当做反应气体，以电浆化学气相沈积法形成。
参照第二图，形成一光阻于此介电层40上，然后以微影及蚀刻技术图案蚀刻介电层40，在半导体基底10上方每一对内连线之间形成一渠沟50。参照第三图，在移除此光阻之后，形成一第一氧化物层52在此介电层40上，以填满此渠沟50，并取代未形成渠沟之前填充在此区域的低K值内金属介电质。第一氧化物层52可为一二氧化矽层，系可使用TEOS/03当做反应气体，在温度650-750℃下，以低压化学气相沈积法形成。第一氧化物层52亦可为一PSG层(其磷含量控制在6-8wt.％范围内)，可使用SiH4、PH3及O2的混合气体当做反应气体，以常压化学气相沈积法(APCVD)形成。
此外，第一氧化物层52亦可为一BPSG层，其硼含量及磷含量分别控制在大约1-4wt.％及4-6wt.％的范围内。
参照第四图，利用化学机械研磨法将第一氧化物层52平坦化，直至介电层40的高度。接下来，参照第五图，形成一厚度约1000埃的第二氧化物层54于此经平坦化的第一氧化物层52上。此第二氧化物层54可为与第一氧化物层52同材质的二氧化矽。以微影及蚀刻技术图案蚀刻第二氧化物层54，在其内形成复数个开口56，每一个开口56系位于每一顶部内连线24上方，如第六图所示。
参照第七图，形成一厚度约5000埃的导电层60于经图案蚀刻的第二氧化物层54上，以填满此些开口56，而形成复数个插塞(plug)。此导电层60的材质可为溅镀或化学气相沈积所形成的铝、化学气相沈积的铜及铝/铜合金。最后，参照第八图，以微影及蚀刻方法，图案蚀刻此导电层60，形成一导电性垫层60横跨每一对插塞上方。
综上所述，由于本发明的多重内连线与介电层接触窗层所构成的键结构造内的部分低K值内金属介电层系被第一氧化物如二氧化矽所取代。此第一氧化物有足够的硬度可承受此键结构造的装构键结下压的力量。而多重内连线与低K值内金属介电质的结合度亦被提升。因此，此键结构造可抵抗装构键结期间来自装构机台的向上拉力。
以上所述仅为本发明的较佳具体实施例而已，并非用以限定本发明的权利要求范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述的权利要求书范围内。
第一图至第八图系为本发明较佳具体实施例的各种制造过程步骤的截面示意图。
主要部分的代表符号：
10：半导体基底
20：底部内连线层
21：介电层接触窗层
22：中间内连线层
23：介电层接触窗层
24：顶部内连线层
30、32、34、36、38：内金属介电质
40：介电层
50：渠沟
52：第一氧化物层
54：第二氧化物层
56：开口
60：导电性垫层