单片集成电容式硅基微传声器及其制作工艺 【技术领域】
一种单片集成电容式硅基微传声器及其制作工艺，属于微传声器尤其是硅基微传声器技术领域。背景技术
微传声器能方便地实现巨大的传声器阵列，在助听、窃听、高精度测量中有独特优势。硅基微传声器使用光刻技术能精确控制图形和尺寸，工艺上有很大的重复性，易于批量生产，又可与IC集成构成微系统，将推动传声器向小型化、低成本和高性能方向发展。传统的电容式微传声器结构如图1所示。1是作上电极用的振膜，2是开有很多声学孔3的作下电极用的背极板。振膜1做在硅衬底4上，而硅衬底4和背极板2之间有一个绝缘层5和气隙。图1所示的微传感器存在着以下缺点：1、传声器的灵敏度受制于振膜的机械灵敏度。使用微机械加工方法制备的薄膜有着不可忽视的残余应力，当膜厚减小到一定程度如小于1μm时，会产生应力刚化(Stress Stiffening)效应，它对膜的机械灵敏度有极大影响。对于一般的平膜，残余应力越大，机械灵敏度越低，而且它与工艺参数、环境温度、器件封装都密切相关，难于精确控制。2、″软背极板″问题。随着传声器尺寸的缩小，背极板2和振膜1之间的气隙中的气流将直接影响微传声器的上限截止频率即影响频率带宽。为了减小气流阻力，必须在背极板2上开大量声学孔，它在一定条件增大了传声器的频带，但同时也减小了传声器的电容，降低了其灵敏度；更重要是它会降低背极板2的刚度，形成所谓″软背极板″，严重影响高频性能。因此，较厚的刚性背极板2是保证系统高频响应的必要前提。背极板2一般用淀积工艺制备，受内应力影响其厚度和刚度难以满足要求，且工艺条件难以控制；若使用减薄的单晶硅作为背极板与衬底键合则可以做得大于膜厚的10倍，刚性也好，但设备昂贵，热处理温度较高，与标准CMOS工艺不兼容；3、为了解决微传声器在制作及封装时产生地寄生电容和下级放大器的输入电容对灵敏度和输出波形的不利影响，也为了解决传声器较大的交流输出电阻在信号传输时易于引入噪声的问题，目前一般把微传声器与放大电路芯片混合封装来减少杂散电容，屏蔽外界噪声，但会使制作成本上升。如果把前置放大器与微传声集成于同一芯片中就能很好解决这个问题，但由于使用微机械加工的方法制作薄膜在工艺上难以与传统的IC工艺兼容；4、微传声器的极间电击穿和在机械力作用下的粘连问题。发明内容
本发明的目的在于提出一种灵敏度高，频带宽，抗干扰强，输出波形好又能抗电击穿和粘连的单片集成电容式硅基微传声器及其制作工艺。
本发明的特征在于：上电极振膜为在声学孔处有纹槽而在纹槽分割处的膜上有平坦梁桥的复合式纹膜，下电极背极板为用单晶硅衬底制成的，在上、下电极间有绝缘层，中间有气隙。所述的纹膜是多晶硅/氮化硅结构的复合膜。所述的纹膜是均布方块结构、蛛状方形结构，八桥圆形结构，八桥方形结构，四桥方形结构和四桥圆形结构中的任何一种结构。所述的纹膜在其纹槽之间设有一系列小的支撑用凹形结构。在所述的做为背极板的单晶硅衬底上淀积着一层保护用的氮化硅层。在形成背极板的单晶硅衬底上端面集成着一个前置CMOS放大器。所述微传声器在正面光刻纹槽图形时是用各向同性腐蚀工艺形成的。所述的微传声器在正面光刻纹槽图形时是用各向异性腐蚀工艺形成的。
使用证明：它可达到预期目的。附图说明：
图1，典型电容式微传声器结构示意图。
图2，各向异性腐蚀工艺制成的具有纹膜结构的微传声器结构示意图。
图3，各向同性腐蚀工艺制成的具有纹膜结构的微传声器结构示意图。
图4，均布方块结构式纹槽分布示意图。
图5，蛛状方形结构式纹槽分布示意图。
图6，八桥圆形结构式纹槽分布示意图。
图7，八桥方形结构式纹槽分布示意图。
图8，四桥方形结构式纹槽分布示意图。
图9，四桥圆形结构式纹槽分布示意图。
图10，单片集成电容式微传声器截面图。
图11，单片集成电容式微传声器制作工艺流程图。具体实施方式
请见图2～图10。为了提高纹膜结构的机械灵敏度，在背极板2上的声学孔3处，纹膜1有一个凹陷的纹槽6，分隔纹槽6的是平坦的梁桥7，纹槽6和梁桥7的分布形式有图4～图9共六种结构形式，以保证纹膜1和上有绝缘层5的背极板2能分别形成平板电容器的微电容的上、下两极。根据有限元分析，它与具有相同残余应力的平膜相比，纹膜结构的机械灵敏度可提高一个数量级。另外，这种纹膜式多晶硅/氮化硅复合膜简称纹膜1也即振膜结构，氮化硅的张应力为多晶硅的压应力所补偿，其内应力较普通氮化硅薄膜可降低一个数量级，进一步又提高了膜的机械灵敏度。为了解决″软背极板″问题，在与纹膜1的底部相对应的背极板2上开有声学孔3以减小传声器工作时的空气阻尼的同时，使用单晶硅衬底作为微传声器的背极板2。与用薄膜淀积法形成的微传声器背极板2相比，这种用单晶硅衬底做的背极板2其力学性质均匀稳定，厚度不受应力限制，可以做到膜厚的10倍，具有很好的刚性，可以避免″软背极板″对传声器高频特性的不良影响。为了避免分布电容给微传声器的灵敏度和输出波形带来的不良影响，同时也为了能减小微传声器的交流输出电阻，以降低信号传输过程中的噪声，把前置CMOS放大电路8作了单片集成。为了避免电击穿而在膜上的各纹槽6之间设计了一系列小的凹形支撑结构9，这样可大大降低在强声波作用时纹膜1和背极板2的接触面积，同时它对牺牲层的自由释放也有很好的效果。
再见图11。其相应的工艺流程如下：
1、双面氧化，热生长SiO2，然后双面低压化学气相淀积(LPCVD)Si3N4作为抗KOH腐蚀层。背面在背窗10处光刻背面图形，用反应离子刻蚀(RIE)法去除背窗表面的Si3N4。再用氢氟酸缓冲液(BHF)腐蚀背窗区域SiO2，此时硅片正面及背面其他部分仍由Si3N4保护。用氢氧化钾KOH腐蚀背窗体硅，保留约20μm。用浓磷酸去除体表面的Si3N4，仍保留SiO2。
2、正面光刻纹槽6的图形，用BHF腐蚀SiO2。
可采用KOH，各向异性腐蚀(2-a)和深反应离子刻蚀(DRIE)两种不的方法腐蚀到设计深度，它们的后续加工步骤都相同。
光刻N-阱区域，注入As离子，高温下热处理，将表面注入的As离子推进到设计阱深。
BHF去除表面残留SiO2，重新氧化，热生长1μmSiO2作绝缘层。
3、光刻传声器膜区，BHF去除膜区SiO2。
LPCVD淀积一层Si3N4作保护层。
4、LPCVD淀积磷硅玻璃(PSG)，约2～3μm作牺牲层用。
光刻牺牲层图形，BHF去除PSG。
光刻晶体管电极及P+接触孔，RIE刻蚀Si3N4，BHF去除氮化硅下的SiO2。
光刻支撑结构，BHF腐蚀PSG约1～1.5μm。
5、热氧化60nm作为MOS晶体管栅区绝缘层。
LPCVDO.6μmPolySi(多晶硅)，扩磷并退火，再LPCVD一层O.1μm的氮化硅。
光刻Poly/Si3N4复合膜，RIE刻蚀复合膜。形成纹膜1、MOS晶体管及无源电阻。
BHF去除晶体管电极上覆盖的SiO2，分别进行As(N型)，B(P型)离子注入。
6、淀积低温氧化硅(LTO)0.5μm作为晶体管布线绝缘层。光刻晶体管区域，用BHF刻蚀布线绝缘层。
光刻接触孔，RIE刻蚀Si3N4，BHF去除LTO，形成接触孔。
溅射金属铝，光刻接触孔，磷酸刻蚀铝，在氢气和氮气下进行合金。
7、背面RIE(SF6/O2)刻蚀单晶硅到露出纹槽底部。
正面涂光刻胶，BHF腐蚀牺牲PSG，去除光刻胶。
使用单分子自组装(SAM)工艺在微结构表面生长疏水层。
去离子水(DI)清洗，风干，完成牺牲层释放。
由此可见，它具有机械灵敏度高，刚性好，抗干扰性好、抗电击穿、抗粘连等优点。