本发明涉及检测数据流中帧对齐字的一种方法和设备。 本发明可用于数字复用系统中，一般用于中级到高级的二进制误差比的情况下需要检测特定的递归二进制序列的数字通信系统中。
在数字复用系统中，几个独立的分数据流相组合成为较高速率的聚集比特序列。在传送之前序列中称为帧对齐字（FAW）的特定字符组在规则的时间间隔插入聚集信号的比特序列中。FAW连同后面的、直到下一个FAW开始为止的、比特序列一起构成一个数字帧。
已接收的二进制数据在“去复用”器处一个比特接着一个比特地开始检验，直到正确地检测出一个FAW时为止。这个过程叫做“帧搜索”。帧搜索过程完毕时就有一个新的数字帧形成，这个新的数字帧是原来传送的数字帧的复制品，这时就把传送的和接收到的数字帧称之为处于对齐状态。去复用器的帧处于对齐状态时，就可用与复用相反的程序重新构成原来的数据流。
为使去复用器保持正确的工作，需要连续检查FAW在数字序列中所期望的位置上出现，从而确认帧对齐确实被保持住。当检查的结果表明对齐消失时，就起动一个新的帧搜索。
在实际地数字传输系统中，二进制误差会使各FAW讹误，导致在帧对齐过程中分辨不出FAW，而且在数字帧已对齐时会得出未对齐的假检测结果。讹误的FAW的可能性取决于二进制误差比和构成FAW的比特的个数。误差比和FAW中的比特个数越大，讹误的可能性就越大。
在许多应用场合中，组成FAW以给出一个二进制序列长得足以使其模式为数字帧中的数据比特的组合所模拟的可能性小到可以忽略不计。因此去复用器采用样板匹配技术不难识别所接收的信号内的FAW。这种技术是把进来的数据流与FAW的样板模式逐个比特地进行比较;若进来的数据流与样板模式匹配，则就说辨别出FAW。
若FAW的检测是根据进来的数据流与FAW样板模式之间的精确匹配进行的，则如果它们已因数字误差而讹误就不能识别出有效的FAW。在这种情况下，去复用器不能进行快速的帧对齐，或者在误差率较高的情况下，去复用器可能经常会受到假的重新对齐的干扰，从而进一步大大损害了所接收的数字信号。
本发明的目的是通过应用特定误差容许的FAW检测程序以显著提高去复用器在高误差率情况下的帧对齐特性。
本发明提供用以检测数据流中帧对齐字的一种设备，该设备包括一个存储装置、一个样板模式装置和一个译码电路;存储装置用以接收数据流，并使数据流的各比特串行通过该存储装置的各存储单元;模板模式装置用以产生一个样板模式，该样板模式装置与该存储装置相逆接并按比特组排列，各比特组在识别出一组比特与其样板模式相对应时产生输出信号;译码电路则用以接收来自比特组的输出信号，并在特定组数（这个数可以小于该样板模式的总数）与样板模式匹配、表明已检测出帧对齐字时产生译码器输出信号。
本发明提供用以检测数据流中帧对齐字的一种方法，该方法包括以下步骤：
令数据流通过一串行存储装置的各比特存储单元;
对照样板模式检查比特组;
确定何时预定的组数与样板模式匹配;
产生输出信号以表明已检测出帧对齐字。
现在参照以下附图描述本发明的一个实施例：
图1示出FAW检测样板模式;
图2示出已缩减的FAW检测样板模式;
图3示出实施本发明的电路方框图;
图4示出译码器电路方框图。
参看图1，可以看到FAW检测样板模式划分成1至8的八个组。
如果毫不含糊地检测出八组中的七个，而且它们没有误差，则可以认为一个FAW正确识别出来了而且是有效的。这个FAW检测算法可以表1所示的真值表的形式来表示。
表 1
组 是否检测出FAW
1 2 3 4 5 6 7 8
M M M M M M M M 是
D M M M M M M M 是
M D M M M M M M 是
M M D M M M M M 是
M M M D M M M M 是
M M M M D M M M 是
M M M M M D M M 是
M M M M M M D M 是
M M M M M M M D 是
所有其它组合 否
M＝所有比特匹配的匹配组;
D＝一个或多个比特都不匹配的不匹配组;
当去复用器事先进行帧对齐时，FAW检测样板模式就简化成如图2所示的仅包括3、4、5和6四个中间组的样板模式。
在对齐方式下，在检查过程期间，若毫不含糊地识别出四组中的任何三组，且它们没有识差，则可以认为该FAW是有效的。这里不考虑第1、2、7和8组的状态。此FAW检查算法可以图2所示的真值表表示。
表 2
组 是否检测出FAW
1 2 3 4 5 6 7 8
X X M M M M X X 是
X X D M M M X X 是
X X M D M M X X 是
X X M M D M X X 是
X X M M M D X X 是
所有其它组合 否
M＝所有比特匹配的匹配组;
D＝一个或多个比特都不匹配的不匹配组;
X＝无关;
图3示出具体实施本发明的方框原理图，其工作情况描述如下：
将进来的数据逐个比特地通过一串行移位寄存器9移位。由八个“与”功能元件10将移位寄存器9的内容连续地与样板模式（一种预置的数据模式）进行比较，其中各“与”功能元件与该样板模式中特定组的位数有关。当进来的数据与该样板模式中相应组相匹配时，“与”功能元件指示出“真”。在搜索方式下，采用译码器B12按照表1给出的真值表评价“与”功能元件的输出。当已检测出一个FAW时，译码器B12产生“真”信号，该信号输出“帧搜索”选择器13。
在“对齐方式”下，用译码器A11按表2给出的真值表评价“与”功能元件的输出。当已检测出一个FAW时，译码器A11产生“真”信号，该信号输出到“帧搜索”选择器13。
“帧搜索”选择器13的输出是按照该去复用器的当前状态（即对齐或搜索方式）选取的。
参看图4，图中示出了图3中译码器A的电路方框图。应该理解的是，译码器B由相似的元件组成，只是其输入端总共有八个。而译码器A有四个输入端A、B、C和D，各输入直接加到各自的“与”门上。各输入还由各自的反相器14至17来反相。输入A直接加到“与”门18至21上，其反相输入加到“与”门22上。输入B直接加到“与”门18至20和22上，其反相输入则加到“与”门21上。输入C直接加到“与”门18、19、21和22上，其反相输入加到“与”门20上。输入D加到“与”门18、20至22上，其反相输入加到“与”门19上。来自“与”门18至22的输出加到“或”门23上，“或”门23提供输出信号Q。译码器A的真值表如下所示：
A B C D Q
1 1 1 1 1
0 1 1 1 1
1 0 1 1 1
1 1 0 1 1
1 1 1 0 1
其它组合 0
译码器B的真值表如下所示：
A B C D E F G H Q
1 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1
1 1 1 0 1 1 1 1 1
1 1 1 1 0 1 1 1 1
1 1 1 1 1 0 1 1 1
1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 1 0 1
其它组合 0
上面描述的仅是本发明的一个实施例而已，本发明并不局限于这个实施例。可以理解，本技术领域的技术人员提出可替代的应用是可能的，例如，用在数字信号经受上进制误差时识别所要求的特定二进制比特序列。