存储元件的驱动方法及使用存储元件的存储装置.pdf

《存储元件的驱动方法及使用存储元件的存储装置.pdf》由会员分享，可在线阅读，更多相关《存储元件的驱动方法及使用存储元件的存储装置.pdf（21页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 103081017 A (43)申请公布日 2013.05.01 CN 103081017 A *CN103081017A* (21)申请号 201180041391.6 (22)申请日 2011.08.25 2010-189133 2010.08.26 JP G11C 13/00(2006.01) H01L 27/10(2006.01) H01L 27/105(2006.01) H01L 45/00(2006.01) H01L 49/00(2006.01) (71)申请人 独立行政法人产业技术综合研究所 地址 日本国东京都 申请人 株式会社船井电机新应用技术研究 所。

2、 船井电机株式会社 (72)发明人 高桥刚 增田雄一郎 古田成生 角谷透 小野雅敏 林豊 福冈敏美 清水哲夫 库玛拉古卢巴兰索姆 菅洋志 内藤泰久 (74)专利代理机构 隆天国际知识产权代理有限 公司 72003 代理人 聂宁乐 浦柏明 (54) 发明名称 存储元件的驱动方法及使用存储元件的存储 装置 (57) 摘要 更稳定地进行开关动作。存储元件 10 具有 ： 绝缘性基板 ； 第一电极 2 及第二电极 3， 其设置于 绝缘性基板 ； 电极间间隙部 4， 其设置在第一电极 与第二电极之间， 具有产生第一、 第二电极之间的 电阻值的变化现象的纳米级的间隙， 该存储元件 10 能够从规定的低电阻。

3、状态向规定的高电阻状 态转换以及能够从高电阻状态向所述低电阻状态 转换， 该存储元件 10 的驱动方法的特征在于， 在 从高电阻状态向所述低电阻状态转换时， 通过恒 流电路向存储元件施加电流脉冲。 (30)优先权数据 (85)PCT申请进入国家阶段日 2013.02.26 (86)PCT申请的申请数据 PCT/JP2011/069117 2011.08.25 (87)PCT申请的公布数据 WO2012/026507 JA 2012.03.01 (51)Int.Cl. 权利要求书 1 页 说明书 12 页 附图 7 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 。

4、说明书12页 附图7页 (10)申请公布号 CN 103081017 A CN 103081017 A *CN103081017A* 1/1 页 2 1. 一种存储元件的驱动方法， 所述存储元件具有 ： 绝缘性基板， 第一电极及第二电极， 设置于所述绝缘性基板上， 电极间间隙部， 设置在所述第一电极与所述第二电极之间， 具有纳米级的间隙， 该纳米 级的间隙用于产生第一、 第二电极之间的电阻值的变化现象 ； 所述存储元件能够从规定的低电阻状态向规定的高电阻状态转换以及能够从所述高 电阻状态向所述低电阻状态转换 ； 所述存储元件的驱动方法的特征在于， 在从所述高电阻状态向所述低电阻状态转换时， 通。

5、过恒流电路向所述存储元件施加电 流脉冲。 2. 如权利要求 1 所述的存储元件的驱动方法， 其特征在于， 所述电流脉冲通过所述恒流电路而使电流值阶段性地变化， 从而施加所述电流脉冲。 3. 一种使用存储元件的存储装置， 其特征在于， 具有存储元件和电流脉冲发生部 ； 所述存储元件具有 ： 绝缘性基板， 第一电极及第二电极， 设置于所述绝缘性基板上， 电极间间隙部， 设置在所述第一电极与所述第二电极之间， 具有纳米级的间隙， 该纳米 级的间隙用于产生第一、 第二电极之间的电阻值的变化现象 ； 所述电流脉冲发生部产生电流脉冲， 用于进行从高电阻状态向低电阻状态的转换 ； 所述电流脉冲发生部通过恒流。

6、电路向所述存储元件施加电流脉冲。 4. 如权利要求 3 所述的使用存储元件的存储装置， 其特征在于， 所述电流脉冲发生部通过所述恒流电路， 以使电流的值阶段性地变化的方式施加所述 电流。 5. 一种使用存储元件的存储装置， 其特征在于， 具有存储元件和电压脉冲发生部 ； 所述存储元件具有 ： 绝缘性基板， 第一电极及第二电极， 设置于所述绝缘性基板上， 电极间间隙部， 设置在所述第一电极与所述第二电极之间， 具有纳米级的间隙， 该纳米 级的间隙用于产生第一、 第二电极之间的电阻值的变化现象 ； 所述存储元件为多个， 各个存储元件至少与各个恒流元件串联， 从所述电压脉冲发生 装置向串联有所述恒流。

7、元件的存储元件中的至少一个施加电压脉冲。 权 利 要 求 书 CN 103081017 A 2 1/12 页 3 存储元件的驱动方法及使用存储元件的存储装置 技术领域 0001 本发明涉及一种使用具有纳米间隙电极 （nano-gap electrods） 的存储元件的驱 动方法及存储元件的存储装置。 背景技术 0002 当前， 伴随着设备的小型化、 高密度化， 期望电气元件能够进一步微小化。作为电 气元件的微小化的一个例子， 已知有通过在间隔微小间隙 （纳米间隙） 的两个电极之间施加 电压， 以能够进行开关动作的元件。 0003 具体来说， 例如， 开发了一种由氧化硅和金之类的稳定的材料构成，。

8、 通过倾斜蒸镀 （Oblique deposition） 的简便的制造方法进行制造， 能够稳定并反复地进行开关动作的元 件 （例如， 参照专利文献 1） 。 0004 在具有这种纳米间隙的元件 （下面， 称为 “纳米间隙存储元件” ） 中， 为了写入或 删除， 通过施加具有规定的电压值的电压脉冲， 使纳米间隙存储元件从该高电阻状态 （关 （OFF） 状态） 向低电阻状态 （开 （ON） 状态） 转换， 或者从低电阻状态 （开 （ON） 状态） 向高电阻 状态 （关 （OFF） 状态） 转换。 0005 现有技术文献 0006 专利文献 0007 专利文献 1 ： 日本特开 2007 12382。

9、8 号公报 发明内容 0008 发明要解决的问题 0009 然而， 特别是在从高电阻状态向低电阻状态转换时， 存在这样的问题 ： 即使施加电 压脉冲， 转换成所期望的电阻状态 （低电阻状态） 的概率也很低。在此， 为了提高从高电阻状 态转换成低电阻状态的概率， 考虑了增大脉冲宽度 （即， 一次施加电压脉冲的时间） 的方法， 或提高电压值等的方法。 然而， 在这些方法中， 存在从高电阻状态转换成低电阻状态的概率 仍然不够高的问题。 0010 本发明要解决的问题在于， 提供一种能够高概率地从高电阻状态向低电阻状态转 换的存储元件的驱动方法及使用该存储元件的存储装置。 0011 用于解决问题的手段 。

10、0012 在第一技术方案中记载的发明是一种存储元件的驱动方法， 所述存储元件具有 ： 绝缘性基板 ； 第一电极及第二电极， 设置于所述绝缘性基板上 ； 电极间间隙部， 设置在所述 第一电极与所述第二电极之间， 具有纳米级的间隙， 该纳米级的间隙用于产生第一、 第二电 极之间的电阻值的变化现象。 所述存储元件能够从规定的低电阻状态向规定的高电阻状态 转换以及能够从所述高电阻状态向所述低电阻状态转换。 所述存储元件的驱动方法的特征 在于， 在从所述高电阻状态向所述低电阻状态转换时， 通过恒流电路向所述存储元件施加 电流脉冲。 说 明 书 CN 103081017 A 3 2/12 页 4 0013。

11、 在第二技术方案中记载的发明具有与在第一技术方案中记载的发明相同的结构， 并且该在第二技术方案中记载的发明的特征在于， 通过所述恒流电路使电流的值阶段性地 变化， 来施加所述电流脉冲。 0014 在第三技术方案中记载的发明是一种使用存储元件的存储装置， 其特征在于， 具 有存储元件和电流脉冲发生部。所述存储元件具有 ： 绝缘性基板 ； 第一电极及第二电极， 设 置于所述绝缘性基板上 ； 电极间间隙部， 设置在所述第一电极与所述第二电极之间， 具有纳 米级的间隙， 该纳米级的间隙用于产生第一、 第二电极之间的电阻值的变化现象。 所述电流 脉冲发生部产生电流脉冲， 用于进行从高电阻状态向低电阻状态。

12、的转换。所述电流脉冲发 生部通过恒流电路向所述存储元件施加电流脉冲。 0015 在第四技术方案中记载的发明具有与在第三技术方案中记载的发明相同的结构， 并且该在第四技术方案中记载的发明的特征在于， 所述电流脉冲发生部通过所述恒流电 路， 以使电流的值阶段性地变化的方式施加所述电流。 0016 在第五技术方案中记载的发明是一种使用存储元件的存储装置， 其特征在于， 具 有存储元件和电压脉冲发生部。所述存储元件具有 ： 绝缘性基板 ； 第一电极及第二电极， 设 置于所述绝缘性基板上 ； 电极间间隙部， 设置在所述第一电极与所述第二电极之间， 具有纳 米级的间隙， 该纳米级的间隙用于产生第一、 第二。

13、电极之间的电阻值的变化现象。 所述存储 元件为多个， 各个存储元件至少与各个恒流元件串联， 从所述电压脉冲发生装置向串联有 所述恒流元件的存储元件中的至少一个施加电压脉冲。 0017 发明的效果 0018 发明人们为了解决上述的问题而专心研究的结果为， 着眼于为了使存储元件从高 电阻状态向低电阻状态转换而向存储元件施加电流脉冲。 虽然通过恒流电路供给该电流脉 冲， 但利用电压驱动连接有恒流元件的存储单元， 也能够向存储元件施加电流脉冲。 由此了 解到 ： 通过施加这种电流脉冲， 使存储元件以更高的概率从高电阻状态向低电阻状态转换。 0019 根据本发明， 存储元件具有电极间间隙部， 该电极间间。

14、隙部具有纳米级的间隙， 该 具有纳米级的间隙能够进行从规定的低电阻状态向规定的高电阻状态的转换以及从高电 阻状态向低电阻状态的转换， 在施加使存储元件从高电阻状态向低电阻状态转换的电流脉 冲时， 使用恒流电路来控制电流值， 或利用电压驱动连接有恒流元件的存储元件。 0020 以往， 与从低电阻状态向高电阻状态的切换相比， 从高电阻状态向低电阻状态切 换的成功率很低， 但是通过以上述方式施加电流脉冲， 能够显著地提高从高电阻状态向低 电阻状态切换的成功率。 0021 例如， 在交替进行从低电阻状态向高电阻状态切换和从高电阻状态向低电阻状态 切换的反复试验中， 能够更加可靠地执行在低电阻状态与高电。

15、阻状态之间的状态切换， 另 外， 能够将低电阻状态的电阻值所属的范围与高电阻状态的电阻值所属的范围基本不重复 地分开， 由此， 能够保持能够识别存储元件的两个状态， 从而能够进一步提高作为存储装置 的适应性。 附图说明 0022 图 1A 是表示本发明的存储装置的功能的结构的框图。 0023 图 1B 是表示存储装置的纳米间隙存储器阵列所包括的一个存储单元的结构的 说 明 书 CN 103081017 A 4 3/12 页 5 图。 0024 图 2 是示意性地表示本发明的存储装置所具有的纳米间隙存储元件的主要部分 的剖视图。 0025 图 3A 是表示本发明的存储装置所具有的脉冲发生部的功能。

16、的结构的框图。 0026 图 3B 是表示电流脉冲发生部的结构的图。 0027 图 4A 是表示来自电流脉冲发生部的脉冲发生器的脉冲电压的变化的线形图。 0028 图 4B 是表示流向纳米间隙存储元件的电流脉冲的电流值的变化的线形图。 0029 图 5 是示意性地表示另一个纳米间隙存储元件的主要部分的剖视图。 0030 图 6A 是表示另一个例子中的来自脉冲发生器的电压脉冲的电压的变化的线形 图。 0031 图 6B 是表示在另一个例子中的电流脉冲的电流值的变化的线形图。 0032 图 7A 是表示在实施例中的脉冲发生部的功能的结构的框图。 0033 图 7B 是表示脉冲发生器向场效应晶体管的。

17、源电极施加的电压的变化的线形图。 0034 图 7C 是表示在以使电流值阶段性地变化的方式向纳米间隙存储元件施加电流脉 冲的情况下， 脉冲发生器向场效应晶体管的源电极施加的电压的变化的线形图。 0035 图 8 是表示在交替并反复地施加使实施例中的纳米间隙存储元件从低电阻状态 向高电阻状态转换的电压脉冲和使该纳米间隙存储元件从高电阻状态向低电阻状态转换 的电流脉冲的情况下的元件的电阻值变化的图表。 0036 图 9 是表示在交替并反复地施加使比较例中的纳米间隙存储元件从低电阻状态 向高电阻状态转换的电压脉冲和使该纳米间隙存储元件从高电阻状态向低电阻状态转换 的电流脉冲的情况下的元件的电阻值变化。

18、的图表。 0037 图 10 是表示在交替并反复地施加使另一个例子中的纳米间隙存储元件从低电阻 状态向高电阻状态转换的第一电压脉冲和使该纳米间隙存储元件从高电阻状态向低电阻 状态转换的第二电压脉冲的情况下的元件的电阻值变化的图表， 所述另一个例子中的纳米 间隙存储元件与实施例中的纳米间隙存储元件结构相同， 仅改变了施加给存储元件的脉冲 的宽度。 具体实施方式 0038 下面， 利用附图， 针对本发明说明具体的方式。但是， 发明的范围不限于图示的例 子。 0039 具有纳米间隙存储元件的存储装置 0040 首先， 参照图 1A 图 4B， 针对存储装置 1000 的结构进行说明。 0041 存储。

19、装置 1000 为具有将多个存储单元 110 配置成阵列状的存储元件阵列来存储 数据的装置。在此， 在本发明的存储装置 1000 中， 存储单元 110 由纳米间隙存储元件 10 和 作为选择元件的 MOS 晶体管 11 构成， 存储元件阵列为纳米间隙存储器阵列 100。 0042 具体来说， 例如， 如图 1A 所示， 存储装置 1000 构成为具有 ： 纳米间隙存储器阵列 100、 脉冲发生部 200、 读取部 300、 控制部 400、 为了选择排列成阵列状的存储单元 110 中的 一个而指定存储单元 110 在 X 方向上的位置的 X 方向上的地址指定部 410、 指定存储单元 110。

20、 在 Y 方向上的位置的 Y 方向上的地址指定部 420 等。 说 明 书 CN 103081017 A 5 4/12 页 6 0043 （纳米间隙存储器阵列） 0044 纳米间隙存储器阵列100为将例如多个存储单元110配置成阵列状 （例如， 二维阵 列状） 的高密度存储器。 0045 如图 1B 所示， 存储单元 110 由 MOS 晶体管 11、 与该 MOS 晶体管 11 的漏电极或源电 极连接的纳米间隙存储元件 10 构成。MOS 晶体管 11 的源电极或漏电极与 X 方向上的地址 指定部 410 连接， 栅电极与 Y 方向上的地址指定部 420 连接。并且， 若经由 X 方向上的地。

21、址 指定部 410 施加后述的第一或第二电压脉冲， 从 Y 方向上的地址指定部 420 输入指定信号， 则实现对纳米间隙存储元件 10 施加电压脉冲， 产生后述的电阻值变化现象。 0046 （纳米间隙存储元件） 0047 纳米间隙存储元件 10 为例如使纳米间隙电极之间 （电极间间隙部 4 的间隙） 的电 阻值切换 （在低电阻 / 高电阻之间切换） ， 以存储数据的存储元件。 0048 具体来说， 例如， 如图 2 所示， 纳米间隙存储元件 10 具有 ： 绝缘性基板 1、 设置于绝 缘性基板 1 的一个面 （上表面） 的第一电极 2 及第二电极 3、 设置在第一电极 2 与第二电极 3 之间。

22、的电极间间隙部 4 等。 0049 绝缘性基板1作为支持体起作用， 用于以例如隔开纳米间隙存储元件10的两个电 极 （第一电极 2 和第二电极 3） 的方式设置该两个电极。 0050 绝缘性基板 1 的结构及材料没有特别的限定。具体来说， 例如， 绝缘性基板 1 的表 面的形状可以为平面， 可以具有凹凸。另外， 绝缘性基板 1 可以为例如在 Si 等的半导体基 板的表面设置氧化膜等的基板， 还可以采用基板自身具有绝缘性的基板。 0051 作为绝缘性基板 1 的材料， 优选例如， 玻璃、 二氧化硅 （SiO2） 等的氧化物、 氮化硅 （SiN） 等的氮化物等， 其中， 从与第一电极2及第二电极3。

23、的贴合性好、 制造的自由度大的角 度出发， 优选二氧化硅 （SiO2） 。 0052 例如， 第一电极 2 与第二电极 3 成对， 用于进行纳米间隙存储元件 10 的开关动作。 0053 第一电极 2 的形状没有特别的限定， 能够适当地任意改变。 0054 第一电极 2 的材料只要具有导电性即可， 没有特别的限定， 优选地， 采用例如， 从 金、 银、 铂、 钯 （Palladium） 、 镍 （Nickel） 、 铝 （Aluminum） 、 钴 （Cobalt） 、 铬 （Chromium） 、 铑 （Rhodium） 、 铜、 钨 （Tungsten） 、 钽 （Tantalum） 、 。

24、碳或这些材料的合金中选择的至少一种。在 此， 为了强化第一电极 2 与绝缘性基板 1 的接合性， 例如， 可以叠加两层以上不同的金属来 使用。具体来说， 例如， 第一电极 2 可以采用铬及金的层叠 （多层） 结构。 0055 例如， 第二电极 3 与第一电极 2 成对， 用于进行纳米间隙存储元件 10 的开关动作。 0056 第二电极 3 的形状没有特别的限定， 能够适当地任意改变。 0057 第二电极 3 的材料只要具有导电性即可， 没有特别的限定， 优选地， 采用例如， 例 如， 金、 銀、 铂、 钯、 镍、 铝、 钴、 铬、 铑、 铜、 钨、 钽、 碳或这些材料的合金中选择的至少一种。为。

25、 了强化第一电极 3 与绝缘性基板 1 的接合性， 例如， 可以叠加两层以上不同的金属来使用。 具体来说， 例如， 第二电极 3 可以采用铬及金的层叠 （多层） 结构。 0058 电极间间隙部 4 例如形成于第一电极 2 与第二电极 3 之间， 其起到发现纳米间隙 存储元件 10 的电阻值变化现象的作用。 0059 具体来说， 例如， 电极间间隙部 4 具有纳米级 （nanometer order） 的间隙， 该纳米 级的间隙用于通过向第一电极 2 与第二电极 3 之间施加规定电压而产生电阻的开关现象。 说 明 书 CN 103081017 A 6 5/12 页 7 即， 将第一电极 2 与第。

26、二电极 3 之间 （纳米间隙电极之间） 的距离 （间隔） G 设定为纳米级。 0060 优选地， 第一电极 20 与第二电极 30 之间 （纳米间隙电极之间） 的距离 （间隔） G 为 例如， 0nm G 13nm， 更优选地， 为 0.8nm G 2.2nm。 0061 在此， 将距离G的上限值设为13nm是因为， 例如， 在通过两次倾斜蒸镀制造纳米间 隙存储元件的情况下， 若间隙间隔超过 13nm， 则纳米间隙存储元件不能进行开关动作。 0062 另外， 若将低电阻状态、 高电阻状态的典型的值代入隧道电流的理论公式， 则作为 间隙宽度的计算结果， 求得 0.8nm G 2.2nm 的范围。。

27、 0063 此外， 第一电极 2 与第二电极 3 的最接近的部位 （电极间间隙部 4 的间隙） ， 例如可 以形成于在第一电极 2 与第二电极 3 相向对置的区域内的一处或者多处。 0064 另外， 例如， 可以在第一电极 2 与第二电极 3 之间形成由该第一电极 2 和第二电极 3 的结构材料等构成的岛部分 （sandbank portion， 沙洲部分） 。在该情况下， 例如， 在第一 电极 2 与岛部分之间、 在第二电极 3 与岛部分之间形成有规定的间隙 （电极间间隙部 4 的间 隙） ， 只要使第一电极 2 与第二电极 3 不短路即可。 0065 （脉冲发生部） 0066 脉冲发生部 。

28、200 与例如纳米间隙存储器阵列 100 所具有的多个存储单元 110 和控 制部 400 连接。脉冲发生部 200 基于例如从控制部 400 输入的控制信号， 通过将存储单元 110内的纳米间隙存储元件10的第一电极2与第二电极3之间切换成低电阻状态或高电阻 状态， 来将数据写入纳米间隙存储元件 10， 或者从纳米间隙存储元件 10 内删除数据。 0067 具体来说， 例如， 从控制部400向脉冲发生部200输入与要切换成低电阻状态或高 电阻状态的纳米间隙存储元件 10 的所在地相关的地址信息。若输入这些信息， 则脉冲发生 部 200 对例如纳米间隙存储器阵列 100 所具有的多个纳米间隙存。

29、储元件 10 中的利用地址 信息指定的纳米间隙存储元件 10 进行电阻值的状态的切换。 0068 另外， 为了切换各个纳米间隙存储元件 10 的电阻状态， 脉冲发生部 200 具备图 3A 示出的结构。 0069 即， 脉冲发生部 200 具有 ： 电压脉冲发生部 210， 其向纳米间隙存储元件 10 的第一 电极 2 施加具有规定电压的电压脉冲 ； 电流脉冲发生部 220， 其向纳米间隙存储元件 10 的 第一电极 2 施加具有规定电流的电流脉冲 ； 切换元件 205， 其选择性地将电压脉冲发生部 210 或电流脉冲发生部 220 与纳米间隙存储元件 10 连接。 0070 此外， 纳米间隙。

30、存储元件 10 的第二电极 3 接地。 0071 此外， 上述脉冲发生部 200 设置成经由 X 方向的地址指定部 410 与各纳米间隙存 储元件 10 连接。另外， 实际上， 在脉冲发生部 200 与各纳米间隙存储元件 10 之间设置有各 地址指定部 410 及 MOS 晶体管 11， 在图 3A 中， 省略这些设备的图示。 0072 控制部 400 对切换元件 205 进行控制， 以使切换元件 205 联动而进行切换。 0073 即， 切换元件205在控制部400的控制下进行工作， 切换成直接将电压脉冲发生部 210 连接在纳米间隙存储元件 10 的第一电极 2 上的状态 （下面， 设为第。

31、一连接状态） ， 由此， 通过从电压脉冲发生部 210 向纳米间隙存储元件 10 施加用于使纳米间隙存储元件 10 从低 电阻状态切换成高电阻状态的电压脉冲， 来进行从低电阻状态向高电阻状态的切换。 此外， 根据纳米间隙存储元件 10 的特性， 适当地调节电压脉冲发生部 210 的电压脉冲的电压值， 以施加进行从低电阻状态向高电阻状态的切换的恰当的电压。 说 明 书 CN 103081017 A 7 6/12 页 8 0074 另外， 切换元件205在控制部400的控制下进行工作， 切换成连接电流脉冲发生部 220 与纳米间隙存储元件 10 的第一电极 2 的状态 （下面， 设为第二连接状态）。

32、 ， 由此， 通过从 电流脉冲发生部220向纳米间隙存储元件10施加电流脉冲， 来进行从高电阻状态向低电阻 状态的切换。 0075 如图 3B 所示， 电流脉冲发生部 220 主要具有 ： 产生电压脉冲的脉冲发生器 201、 设 置在脉冲发生器 201 与纳米间隙存储元件 10 之间的电阻元件 203 及场效应晶体管 （P 型 MOSFET ： metallic oxide semiconductor fieldeffecttransistor， 金属氧化物半导体场 效应晶体管） 202。 0076 上述脉冲发生器 201 所产生的第二电压脉冲的电压值 Vpp2 由场效应晶体管 202 的特性。

33、来决定。场效应晶体管 202 的源电极与脉冲发生器 201 一侧连接， 漏电极与纳米间 隙存储元件 10 一侧连接， 不断向栅电极施加电压 Vg。若场效应晶体管 202 的源电极一侧 的电压 Vs1 比栅电极一侧的电压 Vg 高出规定值 （设为 Vth） 以上， 则电流开始从源电极向漏 电极一侧流动。若将靠近场效应晶体管 202 的电阻元件 203 的电阻值设为 Ra， 将电流值设 为 ic， 则将在第二连接状态下， 脉冲发生器 201 所产生的第二电压脉冲的电压值 Vpp2 设定 为 ： 0077 Vpp2 Vg Vth icRa。 0078 即， 若脉冲发生器201产生电压脉冲Vpp2， 。

34、则场效应晶体管202将向纳米间隙存储 元件10通电的电流保持为ic， 来向纳米间隙存储元件10施加电流脉冲。 即， 场效应晶体管 202 作为恒流电路起作用。即， 如图 4A 所示， 若脉冲发生器 201 将电压值设为 Vpp2， 来施加 电压脉冲， 则如图 4B 所示， 电流脉冲以与第二电压脉冲相同的脉冲宽度并且保持规定值 ic 而流向纳米间隙存储元件 10。由此， 纳米间隙存储元件 10 从高电阻状态向低电阻状态切 换。 0079 如上所述， 在向纳米间隙存储元件 10 施加电流脉冲时， 通过利用作为恒流电路的 场效应晶体管202及电阻203， 使纳米间隙存储元件10从高电阻状态向低电阻状。

35、态切换， 另 外， 能够抑制因电阻值的变化而导致有过大的电流流动， 从而能够将电流值稳定地保持在 期望的值， 因此， 能够避免向低电阻状态切换的失败， 从而能够提高成功率。 0080 另外， 在写入数据时， 能够防止在纳米间隙存储元件 10 从高电阻变为低电阻即发 生很大的电阻变化时因元件流入电流的急剧增加而导致断路等的元件损坏。 0081 此外， 通过将存储单元 110 构成为至少将纳米间隙存储元件 10 与恒流元件连接 （还可以与 MOS 晶体管 11 连接） ， 能够使写入高速化。这是因为， 到存储单元 110 为止的配 线的充放电电流不受电阻体的限制。存储单元面积有增加的可能性， 但若。

36、将所述恒流元件 和所述存储元件的电极构成为层叠结构， 则能够避免存储单元面积的增加。 0082 在该情况下， 不需要图3A示出的电流脉冲发生部220， 能够由脉冲发生部210供给 电压， 以驱动存储单元。恒流元件能够利用耗尽型场效应元件来实现。 0083 另外， 还能够使存储单元 110 的选择晶体管 11 兼具该恒流元件的功能。在该情况 下， 只要将在从高电阻状态向低电阻状态转换的写入动作时的选择晶体管的栅电压设定为 保持恒定电流值的值即可， 例如在使用 PMOS 的情况下， 设定为 “源电压 （Vs1） -Vth-” （ 根据设定电流值来决定） 。即， 通过将选择晶体管 11 的导通状态作。

37、为 MOS 的饱和区域的特 性， 能够将选择晶体管 11 作为恒流电路 （当然， 非选择单元的栅电压与源电压相同， 即处于 说 明 书 CN 103081017 A 8 7/12 页 9 Off 状态 （断开、 截止状态） ） 。 0084 另一方面， 在从低电阻状态向高电阻状态转换的写入动作或读取动作时， 通过将 栅电压设定为正负电源的值的最大值 （Full swing） ， 从而能够实现作为通常的选择晶体管 的导通、 不导通， 因此， 能够实现单元选择性。 通过以上述方式控制栅电压， 能够使晶体管11 兼具选择存储单元的功能和恒流的功能。 0085 （X 方向及 Y 方向上的地址指定部） 。

38、0086 X 方向上的地址指定部 410 具有多个配线， 这些配线将在设置成阵列状的多个存 储单元 110 内的沿着 Y 方向排列的多个存储单元 110 各自的 MOS 晶体管 11 的源电极或漏 电极并联， 各配线设置成沿着 X 方向排列。能够对各配线逐个施加来自脉冲发生部 200 的 电压脉冲。 0087 Y 方向的地址指定部 420 具有多个配线， 这些配线将在设置成阵列状的多个存储 单元 110 内的沿着 X 方向排列的多个存储单元 110 各自的 MOS 晶体管 11 的栅电极并联， 各 配线设置成沿着 Y 方向排列。能够对各配线逐个施加电压来作为指定信号， 由此， 能够实现 对各 。

39、MOS 晶体管 11 的源电极进行连接和对各 MOS 晶体管 11 的漏电极进行连接。 0088 即， 根据 Y 方向上的地址指定部 420 的位置指定， 对相应的配线施加指定信号， 根 据 X 方向上的地址指定部 410 的位置指定， 对相应的配线施加电压脉冲， 从而， 能够对通过 X 方向和 Y 方向上的位置指定而确定的任意纳米间隙存储元件 10 施加电压脉冲。 0089 （读取部） 0090 读取部 300 与例如纳米间隙存储器阵列 100 所具有的多个存储单元 110 的纳米间 隙存储元件 10 及控制部 400 连接。读取部 300 根据例如从控制部 400 输入的控制信号， 从 纳。

40、米间隙存储元件 10 读取数据， 并将该读取结果输出至控制部 400。 0091 具体来说， 例如， 从控制部400向读取部300输入与读取数据的纳米间隙存储元件 10 的所在地相关的地址信息。若接收到该信息， 则读取部 300 例如测定纳米间隙存储器阵 列 100 所具有的多个纳米间隙存储元件 10 中的利用地址信息指定的纳米间隙存储元件 10 的纳米间隙电极之间 （电极间间隙部 4 的间隙） 的电阻值， 从而从该纳米间隙存储元件 10 读 取数据。 0092 （控制部） 0093 控制部 400 向脉冲发生部 200 输入控制信号， 向 X 方向及 Y 方向上的地址指定部 410、 420。

41、 输入地址信号， 控制向任意的纳米间隙存储元件 10 施加电压脉冲或电流脉冲。 0094 此时， 控制部 400 进行如下的控制 ： 在施加电压脉冲的情况 （将规定的纳米间隙存 储元件 10 从低电阻状态切换成高电阻状态的情况） 下， 将脉冲发生部 200 的切换元件 205 切换成第一连接状态， 从电压脉冲发生部 210 向纳米间隙存储元件 10 施加电压脉冲。 0095 由此， 向纳米间隙存储元件 10 施加电压脉冲， 进行向高电阻状态的切换 （下面， 也 称为 “关 （OFF） 状态” ） 。 0096 另外， 控制部 400 进行如下的控制 ： 在施加电流脉冲的情况下， 将切换元件 2。

42、05 切 换成第二连接状态， 从电流脉冲发生部 220 向纳米间隙存储元件 10 施加电流脉冲。 0097 由此， 向纳米间隙存储元件10施加电流脉冲， 将纳米间隙存储元件10切换成低电 阻状态 （下面， 也称为 “开 （ON） 状态” ） 。此时， 在产生电流脉冲的期间内， 通过场效应晶体管 202 来保持恒定的电流 ic 流向纳米间隙存储元件 10 的状态。 说 明 书 CN 103081017 A 9 8/12 页 10 0098 另外， 例如， 在施加了电流脉冲之后， 控制部400向读取部300输入控制信号 （地址 信息等） ， 从纳米间隙存储元件10读取数据， 然后， 基于该读取结果。

43、， 判断纳米间隙存储元件 10 是否从高电阻状态转换成了低电阻状态。 0099 在判断的结果为纳米间隙存储元件 10 没有从高电阻状态转换成低电阻状态的情 况下， 可以控制再次施加第二电压脉冲。 0100 （纳米间隙存储元件的变形例） 0101 此外， 本发明不限于上述实施方式， 在不脱离本发明的思想的范围内， 可以进行各 种改良以及设计的变更。 0102 下面， 针对本发明的纳米间隙存储元件的变形例进行说明。 0103 例如， 如图5所示， 变形例1的纳米间隙存储元件10A主要具有 ： 绝缘性基板1A、 设 置于绝缘性基板 1A 的上表面的绝缘体 5A、 设置于绝缘性基板 1A 的上表面的第。

44、一电极 2A、 设置于绝缘体5A的上表面的第二电极3A、 设置于第一电极2A与第二电极3A之间的电极间 间隙部 4A。 0104 具体来说， 通过将绝缘体 5A 设置于绝缘性基板 1A 的上表面， 构成阶梯部， 通过该 绝缘体 5A， 将第一电极 2A 和第二电极 3A 以具有高低差的方式配置在基板 1A 上。第一电极 2A 设置成与绝缘性基板 1A 的上表面及绝缘体 5A 的侧面 51A 的下侧部分接触， 第二电极 3A 设置成与绝缘体 5A 的上表面及绝缘体 5A 的侧面 51A 的上侧部分接触。电极间间隙部 4A 设置在， 设于绝缘体 5A 的侧面 51A 的下侧部分的第一电极 2A 与。

45、设于绝缘体 5A 的侧面 51A 的上侧部分的第二电极 3A 之间。即， 电极间间隙部 4A 沿着由绝缘体 5A 形成的阶梯部的高 度方向形成有间隙 G。 0105 此外， 优选地， 第一电极 2A 及第二电极 3A 的材料选择与上述的第一电极 2 及第二 电极 3 相同的材料。 0106 另外， 绝缘体 5A 的第一对置部位与第二对置部位沿着相对于基板 1A 的平面的高 度方向排列， 所述第一对置部位与构成电极间间隙部4A的第一电极2A相对置， 所述第二对 置部位与第二电极 3A 相对置。因此， 只要具备上述功能， 也可以采用其它的结构。 0107 另外， 绝缘体 5A 可以为例如在绝缘性基。

46、板 1A 的一部分设置氧化膜等而成的构 件， 可以为在绝缘性基板 1A 整个表面设置氧化膜等， 通过去掉该氧化膜的一部分而形成的 构件。另外， 作为绝缘体 5A 的材料， 优选例如， 玻璃、 二氧化硅 （SiO2） 等的氧化物、 氮化硅 （Si3N4） 等的氮化物等， 其中， 从与第一电极 2A 及第二电极 3A 的贴合性好、 制造的自由度大 的角度出发， 优选二氧化硅 （SiO2） 。 0108 另外， 电极间间隙部 4A 与上述的电极间间隙部 4 相比， 除了所形成的平面的朝向 不同以外， 实体的结构基本相同。因此， 电极间间隙部 4A 的尺寸等的设计条件、 电极间间隙 部 4A 的动作方。

47、法与上述的电极间间隙部 4 的情况相同。 0109 上述变形例 1 的存储元件 10A 具备与上述的存储元件 10 相同的技术的效果， 并且 通过由绝缘体 5A 形成的阶梯部， 将第一电极 2A 及第二电极 3A 以具有高低差的方式配置在 绝缘性基板 1A 的上表面， 并且沿着绝缘体 5A 的高度方向形成有电极间间隙部 4A， 因此， 与 将第一电极2A、 第二电极3A及电极间间隙部4A配置成排列在同一平面上的情况相比， 从俯 视绝缘性基板 1A 看来， 能够减少该电极间间隙部 4A 的占有面积。由此， 例如， 在通过共用 单个绝缘性基板 1A， 集成多个存储元件 10A， 来形成存储元件的情。

48、况下， 有利于集成化， 能 说 明 书 CN 103081017 A 10 9/12 页 11 够实现存储元件的小型化。 0110 （向纳米间隙存储元件施加电流脉冲的另一个方法的例子） 0111 纳米间隙存储元件 10 的电流脉冲， 只要在能够使纳米间隙存储元件 10 从高电阻 状态转换成低电阻状态的范围内即可， 例如， 可以在施加电流脉冲的过程中， 使该脉冲的电 流值阶段性变化， 通过场效应晶体管 202， 将流向纳米间隙存储元件 10 的电流保持在电流 脉冲发生阶段性变化的各个电流值。 0112 具体来说， 如图 6A 所示， 脉冲发生器 201 采用从 Vpp21 到 Vpp22（ Vp。

49、p21） 的两 个阶段的电压值来施加电压脉冲。此外， Vpp21 和 Vpp22 分别为 ： 0113 Vpp21 Vg Vth ic1Ra 0114 Vpp22 Vg Vth ic2Ra 0115 由此， 如图 6B 所示， 向纳米间隙存储元件 10 施加如下的电流脉冲 ： 电流 ic1 仅在 与施加 Vpp21 相同的期间内保持在恒定状态下流动， 此后， 电流 ic2 仅在与施加 Vpp22 相同 的期间内保持在恒定状态下流动。 0116 通过设定这种电流脉冲， 能够快速地对电流脉冲发生部 220 与纳米间隙开关元件 之间的寄生电容进行充电， 缩短纳米间隙存储元件 10 的电阻值变化所需的脉冲宽度， 即能 够期待缩短重写 （改写） 所需的时。