《一种ITO结构的LED芯片结构及其制备方法.pdf》由会员分享，可在线阅读，更多相关《一种ITO结构的LED芯片结构及其制备方法.pdf（8页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104300053A43申请公布日20150121CN104300053A21申请号201410535949122申请日20141011H01L33/06201001H01L33/3220100171申请人北京工业大学地址100124北京市朝阳区平乐园100号72发明人王智勇杨翠柏张杨杨光辉74专利代理机构北京思海天达知识产权代理有限公司11203代理人沈波54发明名称一种ITO结构的LED芯片结构及其制备方法57摘要本发明涉及一种ITO结构的LED芯片结构及其制备方法，在衬底上外延成核层、非掺杂GAN层、N型掺杂GAN层、INGAN/GAN多量子阱结构；外延生长多量子阱结构。
2、后，终止生长，采用P型掺杂ITO层代替传统的P型GAN外延层；在P型掺杂ITO层上制备P电极，刻蚀至N型掺杂GAN层，在其上制备N电极；所述P电极对应设置在P型掺杂ITO层上；对所述外延片进行刻蚀，在N型掺杂GAN层上制作N电极。本发明可以避免INGAN/GAN多量子阱结构后升温生长PGAN所带来的IN组分布不均匀，有利于提高波长均匀性；避免PGAN外延生长，降低成本，提高产能；采用高透光、高电导率的ITO超薄层作为P型电流扩展层，可以有效的提高光出射效率，提高外量子效率。51INTCL权利要求书2页说明书4页附图1页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书4页附图。
3、1页10申请公布号CN104300053ACN104300053A1/2页21一种ITO结构的LED，其特征在于该结构包括有衬底1、成核层2、非掺杂GAN层3、N型掺杂GAN层4、INGAN/GAN多量子阱结构5、P型掺杂ITO层6、P电极7、N电极8；其中，所述衬底1、成核层2、非掺杂GAN层3、N型掺杂GAN层4、INGAN/GAN多量子阱结构5、P型掺杂ITO层6、P电极7从下至上依次层叠设置；所述P电极7对应设置在P型掺杂ITO层6上；对所述外延片进行刻蚀，在N型掺杂GAN层4上制作N电极8；外延生长多量子阱结构后，终止生长，采用P型ITO代替传统的P型GAN外延层；所述衬底1可为蓝宝。
4、石、SI和SIC；所述成核层2可为低温GAN层、高温GAN、高温ALN层及其组成的多晶格结构层；所述P电极7和N电极8的金属为TI/AU、TI/PT/AU、TI/AL/AU、NI、NI/AU、CR/AU、PD、TI/PD/AU、PD/AU中的一种；所述外延片可为多种材料体系，如GAAS、GAN、ZNO；INGAN/GAN多量子阱结构为520个周期，根据需要可以调整不同的生长温度以及掺杂浓度。2一种ITO结构的LED芯片制备方法，其特征在于其制备工艺如下，1使用MOCVD或MBE生长LED外延片，在外延INGAN/GAN多量子阱层后终止生长；2对所述外延片进行表面酸洗；3对所述外延片依次进行正面。
5、匀胶、曝光、显影处理，形成由光刻胶构成的INGAN/GAN多量子阱台面刻蚀图形，并去除图形上方的残胶；4采用ICP对所示外延片的INGAN/GAN多量子阱进行刻蚀，至NGAN层终止；5对外延片进行依次进行正面匀胶、曝光、显影处理，形成P型ITO生长台面图形，并去P型ITO生长图形上方的残胶；6利用光刻胶构成的ITO生长图形作为掩模，使用磁控溅射法、脉冲电镀法或电弧离子镀法制备ITO薄膜，剥离形成PITO层；7对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的P电极台面图形，并去除图形上方的残胶；8在PITO上制备P电极并退火；9对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构。
6、成的N电极台面图形，并去除图形上方的残胶；10在NGAN上制备N电极并退火。3根据权利要求2所述的一种ITO结构的LED芯片制备方法，其特征在于该方法包括下列步骤，1使用MOCVD或MBE在衬底1上生长成核层2，生长温度为520570，厚度为1030NM；2在成核层2上生长UGAN层3，生长温度为1080，厚度为24M，为非故意不掺杂层；3在UGAN层3上生长NGAN层4，生长温度为1080，厚度为021M，SI掺杂，浓度为5E173E18；4在NGAN层4上生长INGAN/GAN多量子阱层5约510周期，其中生长温度为权利要求书CN104300053A2/2页3INGAN层650850，GA。
7、N层700900，IN组分为10，最后生长截止层为GAN层；5对所述外延片进行表面酸洗；6对所述外延片依次进行正面匀胶、曝光、显影处理，形成由光刻胶构成的INGAN/GAN多量子阱层5的台面刻蚀图形，并去除图形上方的残胶；7采用ICP对所示外延片的INGAN/GAN多量子阱层5进行刻蚀，至NGAN层4终止；8对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的N电极8的台面图形，并去除图形上方的残胶；9在NGAN层4上制备N电极8并退火；10对外延片进行依次进行正面匀胶、曝光、显影处理，形成P型ITO层6的生长台面图形，并去P型ITO层6的生长图形上方的残胶；11由光刻胶构成的P型IT。
8、O层6的生长图形上，使用磁控溅射法、脉冲电镀法或电弧离子镀法制备P型ITO层6；12对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的P电极7的台面图形，并去除图形上方的残胶；13在P型ITO层6上制备P电极7并退火，完成芯片制作。权利要求书CN104300053A1/4页4一种ITO结构的LED芯片结构及其制备方法技术领域0001本发明涉及一种ITO结构的LED芯片结构及其制备方法，属半导体外延和芯片技术领域。背景技术0002随着现代工业的发展，全球能源危机和大气污染问题日益突出。LED具有高光效、低电耗、长寿命、高安全性、高环保等优势，是一种理想的照明方式，越来越多国家的重视。0。
9、003白炽灯、卤钨灯光效为1224流明/瓦，荧光灯5070流明/瓦，钠灯90140流明/瓦，大部分的耗电变成热量损耗。LED光效经改良后将达到达50200流明/瓦，而且其光的单色性好、光谱窄，无需过滤可直接发出有色可见光LED单管功率003006瓦，采用直流驱动，单管驱动电压1535伏，电流1518毫安，反应速度快，可在高频操作。同样照明效果的情况下，耗电量是白炽灯泡的八分之一，荧光灯管的二分之一。LED灯体积小、重量轻，环氧树脂封装，可承受高强度机械冲击和震动，不易破碎。平均寿命达10万小时，可以大大降低灯具的维护费用。发热量低，无热辐射，冷光源，可以安全触摸，能精确控制光型及发光角度，光色。
10、柔和，无眩光；不含汞、钠元素等可能危害健康的物质。内置微处理系统可以控制发光强度，调整发光方式，实现光与艺术结合。同时，LED为全固体发光体，耐震、耐冲击不易破碎，废弃物可回收，没有污染。光源体积小，可以随意组合，易开发成轻便薄短小型照明产品，也便于安装和维护。0004开展LED相关研究、发展照明产业对国家能源的可持续发展具有非常重要的意义。目前，LED照明面临的主要问题为电光转换效率不够高，还有较大提升空间，可靠性较差的问题，尚不能满足大规模民用的需求。PGAN层起形成PN结和电流扩展的作用，优化PGAN层结构与工艺是提高LED发光效率和均匀性的重要技术方向之一。目前，大多采用交叉电极等方法。
11、减小电流横向电阻，导致电流扩展困难所导致的横向发光效率不均匀。但是，不透明的金属电极会反射和吸收出射光线，从而降低LED有效出光面积，进而降低亮度。为了减少电极对出射光的吸收和反射，萃取更多的光能，透明电极的相关研究成为LED芯片技术领域热点之一。0005ITO膜层的主要成份是氧化铟锡，其禁带宽度为3543EV，在可见光范围的光透过率大于85，电阻率小于103CM。采用ITOP型层，可以避免金属电极对光的反射和吸收，从而增大出光区域面积，提高LED芯片的亮度。同时，ITO制备方法成熟，且具备商业生产标准，现已广泛地应用于平板显示器件、太阳能电池、特殊功能窗口涂层及其他光电器件领域，是目前LCD。
12、、PDP、OLED、触摸屏等各类平板显示器件唯一的透明导电电极材料。ITO具有高度的稳定性，可以广泛应用于各种使用环境。耐碱为浸入60、浓度为10氢氧化钠溶液中5分钟后，ITO层方块电阻变化值不超过10。耐酸为浸入250C、浓度为6盐酸溶液中5分钟后，ITO层方块电阻变化值不超过10。耐溶剂为在250C、丙酮、无水乙醇或100份去离子水加3分EC101配制成的清洗液中5分钟后，ITO层方块电阻变化值不超过10。附着力在胶带贴附在膜层表面并迅速撕下，膜层无损伤；或连撕三次后，ITO层说明书CN104300053A2/4页5方块电阻变化值不超过10。热稳定性在300的空气中，加热30分钟后，ITO。
13、导电膜方块电阻值应不大于原方块电阻的300。较低的电阻率约为104CM可见光透过率可达85以上。它的高透光性和良好的导电性，以及高稳定性非常适合作为更加适合作为LED芯片的透明导电层。发明内容0006本发明利用ITO材料的高电导率和高透光性，可以有效的缓解目前LED芯片存在的金属电极遮挡面积占芯片有效出光面积较大，PGAN横向扩展困难等问题。0007本发明采用的技术方案为，一种ITO结构的LED，其包括有衬底1、成核层2、非掺杂GAN层3、N型掺杂GAN层4、INGAN/GAN多量子阱结构5、P型掺杂ITO层6、P电极7、N电极8；其中，所述衬底1、成核层2、非掺杂GAN层3、N型掺杂GAN层。
14、4、INGAN/GAN多量子阱结构5、P型掺杂ITO层6、P电极7从下至上依次层叠设置；所述P电极7对应设置在P型掺杂ITO层6上；对所述外延片进行刻蚀，在N型掺杂GAN层4上制作N电极8。0008外延生长多量子阱结构后，终止生长，采用P型ITO代替传统的P型GAN外延层。0009所述衬底1可为蓝宝石、SI和SIC等。0010所述成核层2可为低温GAN层、高温GAN、高温ALN层及其组成的多晶格结构层。0011所述P电极7和N电极8的金属为TI/AU、TI/PT/AU、TI/AL/AU、NI、NI/AU、CR/AU、PD、TI/PD/AU、PD/AU中的一种。0012所述外延片可为多种材料体系。
15、，如GAAS、GAN、ZNO等。0013INGAN/GAN多量子阱结构为520个周期，根据需要可以调整不同的生长温度以及掺杂浓度。0014一种ITO结构的LED芯片制备方法，制备上述LED芯片的工艺如下，00151使用MOCVD或MBE生长LED外延片，在外延INGAN/GAN多量子阱层后终止生长；00162对所述外延片进行表面酸洗；00173对所述外延片依次进行正面匀胶、曝光、显影处理，形成由光刻胶构成的INGAN/GAN多量子阱台面刻蚀图形，并去除图形上方的残胶；00184采用ICP对所示外延片的INGAN/GAN多量子阱进行刻蚀，至NGAN层终止；00195对外延片进行依次进行正面匀胶、。
16、曝光、显影处理，形成P型ITO生长台面图形，并去P型ITO生长图形上方的残胶；00206利用光刻胶构成的ITO生长图形作为掩模，使用磁控溅射法、脉冲电镀法或电弧离子镀法制备ITO薄膜，剥离形成PITO层；00217对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的P电极台面图形，并去除图形上方的残胶；00228在PITO上制备P电极并退火；00239对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的N电极台面图形，并去除图形上方的残胶；002410在NGAN上制备N电极并退火。0025本发明的有益效果如下0026采用P型ITO代替与现有PGAN层，可以避免INGAN/GAN。
17、多量子阱结构后升温生说明书CN104300053A3/4页6长PGAN所带来的IN组分布不均匀，有利于提高波长均匀性；避免PGAN外延生长，降低成本，提高产能；采用高透光、高电导率的ITO超薄层作为P型电流扩展层，可以有效的提高光出射效率，提高外量子效率。附图说明0027图1是本发明的一个优选LED芯片结构示意图。0028图中1、衬底；2、成核层；3、UGAN；4、NGAN；5、INGAN/GAN多量子阱；6、PITO层；7、P电极；8、N电极。具体实施方式0029下面结合实施例对本发明作进一步描述，但不应以此限制本发明的保护范围。0030实施例一0031参见附图1所示，一种ITO结构LED芯。
18、片结构及其制备方法，包括下列步骤00321使用MOCVD或MBE在衬底1上生长成核层2，生长温度为520570，厚度为1030NM；00332在成核层2上生长UGAN层3，生长温度为1080，厚度为24M，为非故意不掺杂层；00343在UGAN层3上生长NGAN层4，生长温度为1080，厚度为021M，SI掺杂，浓度为5E173E18；00354在NGAN层4上生长INGAN/GAN多量子阱层5约510周期，其中生长温度为INGAN层650850，GAN层700900，IN组分为10，最后生长截止层为GAN层；00365对所述外延片进行表面酸洗；00376对所述外延片依次进行正面匀胶、曝光、显。
19、影处理，形成由光刻胶构成的INGAN/GAN多量子阱层5的台面刻蚀图形，并去除图形上方的残胶；00387采用ICP对所示外延片的INGAN/GAN多量子阱层5进行刻蚀，至NGAN层4终止；00398对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的N电极8的台面图形，并去除图形上方的残胶；00409在NGAN层4上制备N电极8并退火。004110对外延片进行依次进行正面匀胶、曝光、显影处理，形成P型ITO层6的生长台面图形，并去P型ITO层6的生长图形上方的残胶；004211由光刻胶构成的P型ITO层6的生长图形上，使用磁控溅射法、脉冲电镀法或电弧离子镀法制备P型ITO层6；0043。
20、12对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的P电极7的台面图形，并去除图形上方的残胶；004413在P型ITO层6上制备P电极7并退火，完成芯片制作。制备上述LED芯片的工艺为00451使用MOCVD或MBE在衬底1上生长成核层2，生长温度为520570，厚度为1030NM；说明书CN104300053A4/4页700462在成核层2上生长UGAN层3，生长温度为1080，厚度为24M，为非故意不掺杂层；00473在UGAN层3上生长NGAN层4，生长温度为1080，厚度为021M，SI掺杂，浓度为5E173E18；00484在NGAN层4上生长INGAN/GAN多量子阱层。
21、5约510周期，其中生长温度为INGAN层650850，GAN层700900，IN组分为10，最后生长截止层为GAN层；00495对所述外延片进行表面酸洗；0050所述酸洗采用如下两步清洗流程有机溶剂去离子水无机酸氢氟酸去离子水；碱性过氧化氢溶液去离子水酸性过氧化氢溶液去离子水；00516对所述外延片依次进行正面匀胶、曝光、显影处理，形成由光刻胶构成的INGAN/GAN多量子阱层5的台面刻蚀图形，并去除图形上方的残胶；00527采用ICP对所示外延片的INGAN/GAN多量子阱层5进行刻蚀，至NGAN层4终止；00538对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的N电极8的台面。
22、图形，并去除图形上方的残胶；00549在NGAN层4上制备N电极8并退火。005510对外延片进行依次进行正面匀胶、曝光、显影处理，形成P型ITO层6的生长台面图形，并去P型ITO层6的生长图形上方的残胶；005611由光刻胶构成的P型ITO层6的生长图形上，使用磁控溅射法、脉冲电镀法或电弧离子镀法制备P型ITO层6，要求最大透过率大于90，方阻小于60/，电阻率为小于5E4CM；005712对所述外延片依次进行匀胶、曝光、显影处理，形成由光刻胶构成的P电极7的台面图形，并去除图形上方的残胶；005813在P型ITO层6上制备P电极7并退火，完成芯片制作。说明书CN104300053A1/1页8图1说明书附图CN104300053A。