《开关电流源电路和方法.pdf》由会员分享，可在线阅读，更多相关《开关电流源电路和方法.pdf（19页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 104052283 A (43)申请公布日 2014.09.17 CN 104052283 A (21)申请号 201410093057.0 (22)申请日 2014.03.13 13158925.1 2013.03.13 EP H02M 3/157(2006.01) (71)申请人 NXP 股份有限公司 地址 荷兰艾恩德霍芬 (72)发明人 马克伯克豪特 (74)专利代理机构 中科专利商标代理有限责任 公司 11021 代理人 吕雁葭 (54) 发明名称 开关电流源电路和方法 (57) 摘要 一种开关电流源， 其中对在驱动输出晶体管 的栅极时使用的参考电压值进行采样。
2、和存储。使 用向电流感测晶体管馈电的参考电流源来得到参 考电压。当输出晶体管截止时将电流感测晶体管 截止， 使得参考电流源不会消耗功率。然后， 可以 短时间使用较大的参考电流 Iref。 (30)优先权数据 (51)Int.Cl. 权利要求书 2 页 说明书 7 页 附图 9 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书7页 附图9页 (10)申请公布号 CN 104052283 A CN 104052283 A 1/2 页 2 1. 一种用于提供开关电流源输出的开关电路， 包括 ： 参考电压输入装置 (Vref)， 所述参考电压输入装置包括参考电压电。
3、荷存储装置 (Cref) ； 栅极电压电荷存储结构 (Cbuf)， 用于存储从参考电压 (Vref) 得到的预充电电压 ； 参考电流源 (Iref)， 提供参考电流 ； 输出晶体管 (Mout) ； 电流感测晶体管 (Msense)， 用于产生根据电流源输出、 并且由参考电流源 (Iref) 供应 的感测电流 (Isense) ； 隔离开关结构 (S1)， 用于将输出晶体管 (Mout) 的栅极和电流感测晶体管 (Msense) 的 栅极与栅极电压电荷存储结构 (Cbuf) 选择性地耦合或隔离 ； 放电开关结构 (S2)， 用于对输出晶体管 (Mout) 的栅极和电流感测晶体管 (Msense。
4、) 的 栅极放电 ； 反馈回路， 用于控制在参考电压电荷存储装置 (Cref) 中存储的参考电压 (Vref)， 以保 持感测电流 (Isense) 实质上等于参考电流 (Iref)。 2. 根据权利要求 1 所述的开关电路， 按照两种模式操作 ： 预充电模式， 其中通过参考电压对栅极电压电荷存储结构 (Cbuf) 预充电， 并且通过放 电开关结构 (S2) 对输出晶体管栅极和电流感测晶体管栅极放电， 并且隔离开关结构 (S1) 将栅极电压电荷存储结构 (Cbuf) 与输出晶体管栅极隔离 ； 以及 放电模式， 其中通过隔离开关结构 (S1) 将栅极电压电荷存储结构 (Cbuf) 放电至输出 晶。
5、体管栅极和感测晶体管栅极。 3. 根据任一前述权利要求所述的电路， 其中参考电压输入装置包括比较器， 所述比较 器根据参考电流和感测电流之差的符号来控制参考电压电荷存储装置 (Cref) 的充电或放 电。 4. 根据权利要求 3 所述的电路， 包括上拉电流源和下拉电流源， 其中比较器输出用于 将上拉电流源和下拉电流源中的选定电流源耦合至参考电压电荷存储装置 (Cref)。 5. 根据权利要求 4 所述的电路， 其中比较器包括窗口比较器。 6. 根据权利要求 5 所述的电路， 包括脉冲转换器， 用于将窗口比较器输出转换为用于 控制上拉电流源和下拉电流源的上拉脉冲和下拉脉冲。 7. 根据任一前述权。
6、利要求所述的电路， 包括在参考电压输入装置 (Vref) 和栅极电压 电荷存储结构 (Cbuf) 之间的缓冲器。 8. 一种用于 D 类放大器或开关模式电源的开关输出级， 包括根据任一前述权利要求所 述的电路。 9. 一种用于提供开关电流源输出的方法， 包括 ： 在预充电模式， 将栅极电压电荷存储结构 (Cbuf) 充电至从参考电压 (vref) 得到的预 充电电压， 对输出晶体管 (Mout) 的栅极和电流感测晶体管的栅极放电， 其中电流感测晶体 管使用参考电流源 (Iref) 作为其电流源对来自输出晶体管的输出电流进行镜像 ； 以及 在放电模式， 将栅极电压电荷存储结构 (Cbuf) 放电。
7、至输出晶体管 (Mout) 的栅极和感 测晶体管 (Msense) 的栅极以将栅极电压增加根据电荷流的量， 根据通过电流感测晶体管 (Msense) 的感测电流 (Isense) 来调节参考电压(Vref)， 并且对参考电压 (Vref) 进行采样 权 利 要 求 书 CN 104052283 A 2 2/2 页 3 以便保持感测电流 (Isense) 实质上等于参考电流 (Iref)。 10. 根据权利要求 9 所述的方法， 其中调节参考电压包括使用比较器根据参考电流和 感测电流之差的符号来控制参考电压电荷存储装置 (Cref) 的充电或放电。 11. 根据权利要求 10 所述的方法， 包括。
8、使用比较器将上拉电流源和下拉电流源中的选 定电流源耦合至参考电压电荷存储装置 (Cref)。 12. 根据权利要求 11 所述的方法， 包括使用窗口比较器。 13. 根据权利要求 12 所述的方法， 包括将窗口比较器输出转换为用于控制上拉电流源 和下拉电流源的上拉脉冲和下拉脉冲。 14.根据权利要求9至13中任一项所述的方法， 包括在参考电压输入装置(Vref)和栅 极电压电荷存储结构 (Cbuf) 之间进行缓冲。 权 利 要 求 书 CN 104052283 A 3 1/7 页 4 开关电流源电路和方法 技术领域 0001 本发明涉及开关电流源电路， 即在输出处提供所需电流并且可以接通或关断。
9、的电 路。 背景技术 0002 诸如 D 类放大器和开关模式电源之类的开关电路的重要方面是电磁兼容 (EMC)。 0003 在开关设计中可以采用以改进 EMC 性能的几种措施之一是使输出电压节点的转 变速度慢下来。这通常称作 “斜率控制” 。当接通功率 MOSFET 时在输出处获得恒定斜率的 众所周知方法是采用功率 MOSFET 的寄生栅极 - 漏极电容 Cgd 的反馈米勒效应。 0004 图 1 示出了当导通晶体管时利用斜率控制的功率 MOSFET 的示例。栅极漏极电容 Cgd 和二极管是晶体管等效电路的一部分。 0005 在图 1 所示的电路结构中， 通过电流源 Icharge 对功率晶体。
10、管 Mpower 的栅极充 电。图 1 右手一侧上的曲线示出了栅极电压 Vgate 和输出电压 Vout 的电压瞬态。 0006 最初， 晶体管 Mpower 截止并且输出电压 Vout 为高， 即接近电源电压。栅极电压 Vgate稳定地增加， 直到栅极电压达到功率晶体管Mpower的阈值电压VT为止。 在这一时间 点， Mpower 开始导通、 并且将输出节点 Vout 下拉。在输出节点 Vout 的转变期间， 较大的电 压变化率 (dV dt) 出现在寄生栅极 - 漏极电容 Cgd 两端， 引起所有可用电流 Icharge 流 到 Cgd 由 0007 因此， 栅极电压 Vgate 在输出。
11、转变期间保持几乎相同， 产生了栅极电压瞬态中的 特征基底(pedestal)。 在输出节点的转变已经完成之后， 将栅极电压进一步充电， 直到栅极 电压达到其最终值为止。通过电流 Icharge 的幅度和寄生栅极 - 漏极电容 Cgd 控制转变期 间输出电压 Vout 的变化率或 “斜率” ： 0008 (1) 0009 转变时间典型地是几十纳秒的量级。为了在转变期间获得恒定斜率， 要求可以非 常快地接通和稳定的电流源 Icharge。 0010 本发明涉及用作电流开关的晶体管的控制。术语 “电流开关” 指的是可以接通和 关断的精确电流源。 0011 在图 2 中示出了电流开关的最基本电路实施方。
12、式。 0012 电路包括参考电流源 Iref。通过电流镜电路将电流源电流镜像至输出 Iout， 所述 电流镜电路包括输入晶体管Min和输出晶体管Mout。 通过控制晶体管Mctrl实质上接通和 关断电流镜电路， 所述控制晶体管用于将两个电流镜晶体管短路以将它们迅速地截止。 0013 当控制信号 ctrl 为高时， 晶体管 Mctrl 导通并且将 Min 和 Mout 的栅极短接至地。 电流开关打开并且输出电流 Iout 为零。当控制信号 ctrl 为低时， 晶体管 Mctrl 截止并且 通过 Min 和 Mout 将参考电流 Iref 镜像。 说 明 书 CN 104052283 A 4 2/。
13、7 页 5 0014 现在， 输出电流 Iout 等于基准电流 Iref 乘以 Min 和 Mout 之间的大小比例。 0015 已知许多替代实施方式， 所述替代实施方式改进了电流镜的速度和或精度。在 图 3 中示出了多种替代方式。 0016 图 3(a) 所示的结构具有单位增益缓冲器 A0， 所述单位增益缓冲器将输出晶体管 Mout 的栅极从输入节点去耦合。当 Mout 非常大时， 因为通过放大器而不是输入参考电流 Iref 发起对于 Mout 栅极的充电， 这提高了电流镜的速度。然而， 输入晶体管 Min 和单位增 益缓冲器形成了反馈回路， 所述反馈回路可能变得不稳定。 0017 在图 3。
14、(b) 中所示的结构中， 输入晶体管 Min 是二极管连接的， 并且单位增益缓冲 器 A0 将 Min 的栅极电压复制到 Mout 的栅极， 而不会形成反馈回路。因为不存在反馈回路， 这种结构将不会具有稳定性问题， 但是这种结构不太精确， 因为放大器 A0 的有限增益和偏 移将引入误差。 0018 在图 3(c) 所示的结构中， 放大器 A0 的反相输入端与输出节点相连。在这种结构 中， 现在通过放大器和两个晶体管 Min 和 Mout 形成的反馈环路强制输入电压等于输出电 压。因为现在两个晶体管具有相同的栅极 - 源极电压和相同的漏极 - 源极电压， 大大地改 进了电流镜的精度。然而， 反馈。
15、环路的稳定性现在依赖于与输入端和输出端相连的阻抗。 0019 当输入晶体管Min和输出晶体管Mout之间的比率非常大， 例如1 ： 1000时， 出现与 图 2 所示的电流开关有关的具体问题。在这种情况下， 因为对 Mout 的栅极进行充电的电流 需要由输入参考电流 Iref 提供， 电流开关的闭合变得非常慢。图 3 所示的替代方式解决了 这种问题， 但是可能具有稳定性问题。 0020 同样， 为了实现非常高的速度， 在这些结构中使用的放大器要求大量的功率。注 意 ： 打开电流开关没什么问题 ； 通过晶体管 Mctrl 的适当大小调节易于实现任意所需的速 度。 0021 EP2354882 公。
16、开了一种结构， 其中当闭合电流开关时， 将输出晶体管的栅极电压增 加为与输入晶体管 Min 的栅极电压相同电平所要求的电荷量是第一量级的常数。这是通过 利用开关将适当大小的电荷存储装置预充电至比输出晶体管的所需栅极电压更高的电压、 然后将电荷存储装置放电至输出晶体管的栅极来实现的。 这意味着输出晶体管的栅极电压 的控制是基于所要求的供应给栅极的电荷量 ( 因为当放电时输出晶体管的初始条件是已 知的 )、 而不是基于所需的电压。因此， 将受控的电荷流提供给输出晶体管栅极而不是施加 受控电压。 0022 在一些情况下， 需要减小现有技术电路的电路面积。此外， 参考电流 Iref 的较小 值限制了电。
17、路的预充电速度， 即对放电阶段之后使用的电荷存储装置重新充电所要求的时 间。 发明内容 0023 本发明由权利要求限定。 0024 根据本发明， 提出了一种用于提供开关电流源输出的开关电路， 包括 ： 0025 参考电压输入装置， 所述参考电压输入装置包括参考电压电荷存储装置 ； 0026 栅极电压电荷存储结构， 用于存储从参考电压得到的预充电电压 ； 0027 参考电流源， 提供参考电流 ； 说 明 书 CN 104052283 A 5 3/7 页 6 0028 输出晶体管 ； 0029 电流感测晶体管， 用于产生根据电流源输出、 并且由参考电流源供应的感测电 流 ； 0030 隔离开关结构。
18、， 用于将输出晶体管的栅极和电流感测晶体管的栅极与栅极电压电 荷存储结构选择性地耦合或隔离 ； 0031 放电开关结构， 用于对输出晶体管的栅极和电流感测晶体管的栅极放电 ； 0032 反馈环路， 用于控制在参考电压电荷存储装置中存储的参考电压， 以保持感测电 流等于参考电流。 0033 这种结构对参考电压值进行采样， 并且将采样的参考电压值存储在参考电压电荷 存储结构 ( 例如， 一个或多个电容器 ) 中。如在已知的电路中那样， 使用参考电流源得到参 考电压。然而， 参考电流源向作为其负载的感测晶体管供电。当输出晶体管截止时， 这种感 测晶体管截止 ； 并且参考电流源然后饱和 ( 无负载 )。
19、 并且不消耗功率。因此， 本发明提供了 一种结构， 其中可以在短时间使用较大的参考电流 Iref。在参考电压电荷存储装置上对从 这种参考电流源得到的参考电压进行采样， 以允许参考电流源的非连续使用。反馈结构也 确保了采样的参考电压是使得输出电流是参考电流的缩放版本所需的。 0034 优选地， 电路按照两种模式操作 ： 0035 预充电模式， 其中通过参考电压对栅极电压电荷存储结构预充电， 并且通过放电 开关结构对输出晶体管栅极和感测晶体管栅极放电， 并且隔离开关结构将栅极存储装置与 输出晶体管栅极隔离 ； 以及 0036 放电模式， 其中通过隔离开关结构将栅极电压电荷存储结构放电至输出晶体管栅。
20、 极和感测晶体管栅极。 0037 栅极电压电荷存储装置预充电到的参考电压比后续放电阶段期间在栅极上出现 的电压高。 0038 参考电压输入装置可以包括比较器， 所述比较器根据参考电流和感测电流之差的 符号来控制参考电压电荷存储装置的充电或放电。按照这种方式， 反馈环路控制参考电压 以实现参考电流和输出电流之间的所需关系。 0039 可以使用上拉电流源和下拉电流源， 并且比较器输出然后用于将上拉电流源和下 拉电流源中的选定电流源耦合至参考电压电荷存储装置。 这提供了参考电压电荷存储装置 的循环充电和放电， 以改变存储的参考电压。 0040 比较器可以包括窗口比较器， 并且脉冲转换器可以用于将窗口。
21、比较器输出转换为 上拉脉冲和下拉脉冲， 用于控制上拉电流源和下拉电流源。 0041 优选地， 将缓冲器设置在参考电压输入装置和栅极电压电荷存储装置之间。这可 以是单位增益缓冲器。 0042 本发明可以用作 D 类放大器或开关模式电源的开关输出级。 0043 本发明也提供了一种用于提供开关电流源输出的方法， 包括 ： 0044 在预充电模式， 将栅极电压电荷存储结构 (Cbuf) 充电至从参考电压 (Vref) 得到 的预充电电压， 对输出晶体管 (Mout) 的栅极和电流感测晶体管的栅极放电， 其中电流感测 晶体管使用参考电流源 (Iref) 作为其电流源对来自输出晶体管的输出电流进行镜像 ；。
22、 以 及 说 明 书 CN 104052283 A 6 4/7 页 7 0045 在放电模式， 将栅极电压电荷存储结构 (Cbuf) 放电至输出晶体管 (Mout) 的栅极 和感测晶体管 (Msense) 的栅极以将栅极电压增加根据电荷流的量， 根据通过电流感测晶 体管(Msense)的感测电流(Isense)来调节参考电压(Vref)， 并且对参考电压(Vref)进行 采样以便保持感测电流 (Isense) 实质上等于参考电流 (Iref)。 附图说明 0046 现在参考附图详细地描述本发明的示例， 其中 ： 0047 图 1 示出了当导通晶体管时具有斜率控制的功率 MOSFET 的已知示例。
23、 ； 0048 图 2 示出了电流开关的已知基本电路实施方式 ； 0049 图 3 示出了对于图 2 的电流开关电路的多种替代 ； 0050 图 4(a) 和 (b) 用于概念性地解释申请人先前提供的电路的操作 ； 0051 图 5 示出了用于图 4 的电路的存储电容器和参考电压的实施方式 ； 0052 图 6 是本发明电路的第一示例 ； 0053 图 7 是本发明电路的第二示例 ； 0054 图 8 是本发明电路的第三示例 ； 0055 图 9 是本发明电路的第四示例 ； 以及 0056 图 10 是用于解释本发明的电路操作的时序图。 具体实施方式 0057 本发明提供了一种开关电流源， 其。
24、中对在驱动输出晶体管的栅极时使用的参考电 压值进行采样和存储。使用向感测晶体管馈电的参考电流源来得到参考电压。当输出晶体 管截止时将电流感测晶体管截止， 使得参考电流源不会消耗功率。 于是， 可以短时间使用较 大的参考电流 Iref。 0058 EP2354882 公开了一种如图 4 所示的基于简单开关电容器电路的快速电流开关的 实施方式。在图 4(a) 所示的预充电阶段， 通过开关 S2 将输出晶体管 Mout 的栅极短接至其 源极， 而通过开关 S0 将缓冲电容器 Cbuf 充电至参考电压 Vref。通过 Mout 的电流为零。 0059 在图 4(b) 所示的放电阶段， 开关 S0 和 。
25、S2 打开并且 S1 闭合。在 Cbuf 上存储的电 荷现在在 Mout 的栅极上重新分布。 0060 电荷重新分配的时间常数受到开关的电阻以及所包含的总电容的限制， 并且可以 较小， 例如 1ns。在电荷分配已经结束之后， Mout 的栅极处于恒定电压并且 Mout 现在用作 电流源。 0061 通过 Mout 的大小、 Cbuf 和 Mout 晶体管的输入电容 Cg 之比和参考电压 Vref 来确 定漏极电流 Iout 的值。 0062 使用二极管连接的晶体管来实现参考电压 Vref， 所述二极管连接的晶体管与 Mout 匹配、 并且利用参考电流 Iref 偏置， 如图 5 所示。图 5 。
26、也示出了利用 MOS 晶体管 Mbuf 实现的电容器 Cbuf( 具有与 Mout 中使用的相同栅极氧化物 )。 0063 按照这种方式， 输出电流对于工艺和温度变化不敏感。 0064 在图 5 所示的现有技术实施方式中， 参考电流 Iref 连续地流动， 因此应该使其尽 可能小， 例如小于 10A 以限制功耗。输出电流 Iout 只在短峰值期间流动、 但是可以相当 说 明 书 CN 104052283 A 7 5/7 页 8 大， 例如大于10mA。 因为参考电流Iref和输出电流Iout之间的比率较大， 参考晶体管Mref 和输出晶体管Mout的高宽比之间的比率也需要较大。 实际上， 这是。
27、通过将参考晶体管Mref 实现为具有与 Mout 相同栅极长度的晶体管的堆叠来实现的， 使得在仍然保持良好匹配的 同时实现较大的等效栅极长度。 0065 这种结构的第一个问题是在电路面积方面可能变得相当庞大。其次， 参考电流 Iref 的小值限制了电路的预充电速度， 即在放电阶段之后将 Cbuf( 即 Mbuf) 重新充电至 Vref 所要求的时间。 0066 本发明提出了一种结构， 所述结构使用与参考图4和图5解释的相同基本方法， 但 是其中短时间使用较大的参考电流 Iref、 然后在参考电容器 Cref 上对参考电压进行采样。 0067 因为参考电流 Iref 以小占空比流动， 其可以具有。
28、非常低的有效值。另外， Iref 的 较大值允许参考晶体管和输出晶体管之间较小的比率， 其有益于进行匹配。此外， 可以在 Cref 和 Cb uf 之间使用缓冲器以提高充电速度。 0068 按照这种方式， 解决了电路面积和小参考电流的问题。 0069 在图 6 中示出了本发明电路的第一示例， 其提供了参考锁定环路。 0070 电路包括与参考图 4 和图 5 如上所述相同的缓冲电容器 Cbuf 和切换结构 S0、 S1、 S2。为了清楚起见， 这种缓冲电容器在权利要求中称作 “栅极电压电荷存储结构 (Cbuf)” ， 因为其存储这样的电压， 该电压的相应电荷随后转移至输出晶体管的栅极。所述结构可。
29、以 包括一个或多个电容器 ( 如图 6 和图 7 所示 )。 0071 此外， 存在一种基于输出电流的感测的反馈环路。由输出晶体管 Mout( 与图 4 和 图 5 中的相同 ) 提供的输出电流通过电流感测晶体管 Msense 进行镜像。Msense 是 Mout 的 缩放副本。 0072 参考电流源Iref向电流镜晶体管Msense供应不同的电流Iref-Isense， 将所述不 同的电流供应给比较器 A1。该比较器 A1 控制开关电流源 Iup 和 Idown 与单位增益缓冲器 A2 的连接。 0073 开关电流源 Iup 和 Idown 形成了电荷泵， 与在锁相环 (PLL) 中通常使用。
30、的相同。 0074 由电流源Iup和Idown形成的电荷泵将参考电容器Cref充电至参考电压Vref， 然 后通过单位增益缓冲器将所述参考电压 Vref 供应给开关结构。为了清楚起见， 在权利要求 中将这种参考电容器称作 “参考电压电荷存储装置 (Cref)” 。 0075 反馈环路的操作如下。 0076 在预充电阶段， 按照与图 4 和图 5 的电路相同的方式， 开关 S0 和 S2 闭合并且 S1 打开。此外， 将缓冲电容器 Cbuf 充电 ( 在这种情况下通过缓冲器 A2) 至与参考电容器 Cref 相同的电平， 同时将 Msense 和 Mout 的栅极短接至它们的源极。 0077 在。
31、放电阶段， 如图 4 和图 5 的电路中那样， 开关 S0 和 S2 打开并且 S1 闭合。现在 将在 Cbuf 上存储的电荷重新分配到 Mout 和 Msense 的栅极上。 0078 附加的反馈环路操作如下。 0079 如果电流镜感测晶体管 Msense 的漏极电流 Isense 小于参考电流 Iref， 那么 Msense 的漏极节点将保持上拉高电平 ( 因为电流镜感测晶体管 Msense 导通 )。将差电流 提供给比较器 A1， 所述比较器将这一信号解释为高电平信号。比较器的输出将与 Iup 电流 源串联的开关闭合， 所述 Iup 电流源进而使参考电压 Vref 增加。 说 明 书 C。
32、N 104052283 A 8 6/7 页 9 0080 因此， 在下一个充电阶段， Isense 将稍微有点高。因此， 尽管感测电流小于参考电 流， 通过对参考电容充电增加了参考电压。这增加了感测电流。 0081 如果Isense大于参考电流Iref， 那么差电流是相反符号的， 其结果是Msense的漏 极节点下拉至地、 并且比较器将与 Idown 电流源串联的开关闭合， 使得参考电压降低。 0082 按照这种方式， 环路将收敛至动态平衡， 其中保持感测电流 Isense 非常接近参考 电流 Iref。 0083 输出电流Iout是Isense的向上缩放副本， 并且精度仅依赖于Msense和。
33、Mout之间 的匹配， 正像在常规电流镜中那样。反馈系统对于工艺、 温度和电源电压变化完全不敏感。 此外， Cref 和 Cbuf 上的电压不必相等 ： 通过环路抑制了引起这种差异的缓冲器 A2 的任何 偏移。 0084 在该电路中， 可以使得参考电流 Iref 相当大， 因为参考电流只在放电阶段期间流 动。在预充电阶段， 将 Msense 截止、 并且参考电流源将饱和， 因此不会从电源汲取电流。 0085 在栅极驱动器应用中， 放电阶段相对于预充电阶段非常短， 所以由参考电流 Iref 引起的有效电流消耗可以忽略。 0086 在图 6 中， 输出电流是电流宿。当然， 通过使用 PMOS 而不。
34、是 NMOS 晶体管按照互补 方式构建相同的环路可以容易地实现电流源。 0087 图 7 示出了替代实施例， 其中输出晶体管 Mout 具有一个开关结构 S0、 S1、 S2 和缓 冲电容器 Cbuf， 并且感测晶体管 Msense 具有分离的开关结构 S0 、 S1 、 S2 和缓冲电容器 Cbuf 。输出晶体管 Mout 的栅极通过附加的开关 S4 耦合至感测晶体管 Msense 的栅极。 0088 这具有以下优势 ： 在使能输出之前， 反馈环路可以已经开始调制参考电压。 通过打 开开关 S0 和 S4 并且闭合开关 S1 和 S2， 将输出晶体管 Mout 截止并且从环路断开。 0089。
35、 通过如上所述的开关操作使能了输出， 即用于预充电阶段的开关 S0、 S0 和 S2、 S2 以及用于放电阶段的开关 S1、 S1 和 S4。 0090 可以将开关 S2 和 S2 看作是开关结构， 在它们之间控制输出晶体管和感测晶体管 的短路。类似地， 可以将开关 S1 和 S1 看作是隔离开关结构， 在它们之间控制栅极电压电 荷存储结构 ( 即缓冲电容器 ) 与相应的晶体管栅极的隔离。 0091 如果使得电容器的比率 Cbuf Cbuf 等于比率 Mout Msense， 那么在所有操作 阶段 Msense 和 Mout 的栅源电压应该相等。然而， 在放电阶段期间通过 S4 连接栅极， 即。
36、使 所述比率没有精确匹配也确保了这种相等。 0092 按照类似的方式， 可以增加多个输出晶体管， 可以独立地启用禁用所述多个输 出晶体管。当 D 类输出级中的功率晶体管被分段、 并且必须是单独可控时， 这是有用的。增 加更多输出晶体管的唯一结果是缓冲器 A2 的负载上限 (load cap) 增加。 0093 图 8 示出了使用窗口比较器的替代实施例。在这种情况下， 仅当 Msense 的漏极电 压在 Vx 周围的电压窗口 之外时， 闭合上开关和下开关， 这意味着感测电流 Isense 非 常接近参考值 Iref。 0094 在图 9 所示的实施例中， 用于将上拉电流源和下拉电流源耦合至参考电。
37、容器 Cref 的电荷泵开关由单脉冲发生器 OP1、 OP2 控制， 所述单脉冲发生器在比较器输出的上升沿之 后只产生短脉冲。因此， 参考电压 Vref 只以小步距改变、 而不是连续地增加或降低。 0095 为了进行说明， 图 10 示出了针对使用窗口比较器的电路在调整期间的仿真输出 说 明 书 CN 104052283 A 9 7/7 页 10 电流 Iout、 参考电压 Vref 以及向上信号和向下信号。 0096 在仿真中， 将随机噪声电流注入到 Cref 上。如可以看出的， 将参考电压 Vref 调整 到窗口比较器的两个电平之间。当参考电压 Rref 与窗口边界相交时， 产生向上脉冲或。
38、向下 脉冲。 0097 在曲线的中点 ( 在 125us 处 )， 参考电流 Iref 从 90A 增加到 100A。环路通过 产生向上脉冲序列来反应， 所述向上脉冲序列增加参考电压 Vref， 直到参考电压达到新的 稳态为止。 0098 所描述的快电流开关可以用在 D 类音频放大器的开关输出级。电流开关可以应用 于输出晶体管的栅极驱动以获得斜率控制。 0099 例如， 输出级中的功率晶体管可以分裂成例如 8 个可以独立地驱动的相等的部 分。通过改变环路的参考电流来调节斜率速度。 0100 所示的所有实施例都是使用 NMOS 晶体管的电流宿， 但是相同的技术也可以应用 以使用 PMOS 晶体管。
39、实现电流源。 0101 本发明使能实现非常大的电流镜比， 即 Iref 和 Iout 之间的比率。 0102 附图中所示的开关当然也可以按照常规方式实现为晶体管。 0103 Iref 的典型值在 50A 至 200A 的范围。利用感测晶体管和输出晶体管之间约 1 ： 100 的尺寸比 ( 即， 一个与另一个的 W L 比率 )， 输出电流 ( 当接通电流源电路时 ) 可 以例如是 5 至 10mA 的量级 ( 如可以在图 10 中看出的 )。 0104 参考电压典型地是约 0.7V。 0105 本发明实现了开关输出级的斜率控制。这种开关输出级是 D 类放大器的一部分， 并且也是开关模式电源的一。
40、部分。存在其他应用， 例如 D A 转换器。 0106 各种改进对于本领域普通技术人员将是清楚明白的。 说 明 书 CN 104052283 A 10 1/9 页 11 图 1 说 明 书 附 图 CN 104052283 A 11 2/9 页 12 图 2 说 明 书 附 图 CN 104052283 A 12 3/9 页 13 图 3 说 明 书 附 图 CN 104052283 A 13 4/9 页 14 图 4 说 明 书 附 图 CN 104052283 A 14 5/9 页 15 图 5 说 明 书 附 图 CN 104052283 A 15 6/9 页 16 图 6 说 明 书 附 图 CN 104052283 A 16 7/9 页 17 图 7 说 明 书 附 图 CN 104052283 A 17 8/9 页 18 图 8 图 9 说 明 书 附 图 CN 104052283 A 18 9/9 页 19 图 10 说 明 书 附 图 CN 104052283 A 19 。