《一种液晶显示器的阵列基板及制造方法.pdf》由会员分享，可在线阅读，更多相关《一种液晶显示器的阵列基板及制造方法.pdf（23页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102981340 A (43)申请公布日 2013.03.20 CN 102981340 A *CN102981340A* (21)申请号 201210530678.1 (22)申请日 2012.12.11 G02F 1/1362(2006.01) G02F 1/1368(2006.01) G02F 1/1345(2006.01) H01L 27/12(2006.01) H01L 21/77(2006.01) (71)申请人 京东方科技集团股份有限公司 地址 100015 北京市朝阳区酒仙桥路 10 号 申请人 北京京东方显示技术有限公司 (72)发明人 朱夏明 孙。
2、亮 袁剑峰 林承武 邵喜斌 (74)专利代理机构 北京银龙知识产权代理有限 公司 11243 代理人 许静 安利霞 (54) 发明名称 一种液晶显示器的阵列基板及制造方法 (57) 摘要 本发明提供一种液晶显示器阵列基板及制造 方法， 阵列基板包括透明基板， 设置于透明基板上 的栅线和数据线， 其特征在于， 还包括 ： 设置于透 明基板上的透明导电条和栅短路条， 所述透明导 电条位于所述栅短路条下方， 所述栅短路条与所 述数据线同层设置。在栅短路条下方增加透明导 电条， 透明导电条宽度和电阻都比栅短路条大， 在 栅绝缘层形成工艺中， 栅线上不同电位的感应电 荷可通过透明导电条以其能承受的通过电。
3、流转移 并达到平衡 ； 且栅短路条在数据金属层才形成， 从而避免因发生静电放电而烧毁栅短路条的问 题， 在阵列测试工艺中能正常检出和维修阵列基 板中的电学缺陷， 从而提高制造液晶显示器阵列 基板的良品率。 (51)Int.Cl. 权利要求书 2 页 说明书 6 页 附图 14 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 6 页 附图 14 页 1/2 页 2 1. 一种液晶显示器阵列基板， 包括透明基板， 设置于透明基板上的栅线和数据线， 其特 征在于， 还包括 ： 设置于透明基板上的透明导电条和栅短路条， 所述透明导电条位于所述栅 短路条下方，。
4、 所述栅短路条与所述数据线同层设置。 2. 根据权利要求 1 所述的阵列基板， 其特征在于， 所述透明导电条的宽度大于所述栅短路条的宽度。 3. 根据权利要求 1 所述的阵列基板， 其特征在于， 所述栅金属层采用钼、 铬、 铝、 铜、 钼 / 铝钕或者钼 / 铝 / 钼多层膜 ； 所述数据金属层采用钼、 铬、 铝、 铜、 钼 / 铝钕或者钼 / 铝 / 钼多层膜。 4. 根据权利要求 1 所述的阵列基板， 其特征在于， 还包括 ： 栅绝缘层， 设置于所述栅电极之上且覆盖整个基板 ； 半导体有源层、 数据线、 源电极和漏电极， 位于所述栅绝缘层之上 ； 钝化层， 设置于所述源、 漏电极之上且覆盖。
5、整个基板， 所述钝化层在与漏电极对应位置 形成有钝化层过孔 ； 基于第二透明导电层形成的像素电极， 位于所述钝化层之上， 通过所述钝化层过孔与 所述漏电极连接。 5. 根据权利要求 4 所述的阵列基板， 其特征在于， 所述第一透明导电层和第二透明导电层采用氧化铟锡、 锑掺杂氧化锡、 铝掺杂氧化锌 或者铟掺杂氧化锌薄膜。 6. 一种液晶显示器阵列基板的制造方法， 其特征在于， 方法包括 ： 在透明基板上形成第一透明导电层， 通过构图工艺形成公共电极和透明导电条， 所述 透明导电条设置于栅短路条的预设位置 ； 在所述形成有第一透明导电层图形的基板上形成栅金属层， 通过构图工艺形成栅线、 栅电极、 。
6、偶数据短路条或奇数据短路条 ； 以及， 基于数据金属层形成栅短路条。 7. 根据权利要求 6 所述的方法， 其特征在于， 所述透明导电条的宽度大于所述栅短路条的宽度。 8. 根据权利要求 6 所述的方法， 其特征在于， 所述栅金属层采用钼、 铬、 铝、 铜、 钼 / 铝钕或者钼 / 铝 / 钼多层膜 ； 所述数据金属层采用钼、 铬、 铝、 铜、 钼 / 铝钕或者钼 / 铝 / 钼多层膜。 9. 根据权利要求 6 所述的方法， 其特征在于， 所述形成栅短路条的步骤具体包括 ： 在所 述形成有栅金属层图形的基板上形成栅绝缘层、 半导体层、 欧姆接触层和数据金属层， 通过 一次构图工艺形成栅短路条、。
7、 奇数据短路条或偶数据短路条、 奇数据线、 偶数据线、 源电极、 漏电极和半导体有源层， 所述构图工艺通过半色调掩膜曝光或灰色调掩膜曝光工艺形成 ； 所述形成栅短路条的步骤之后还包括 ： 在所述形成有数据金属层图形的基板上形成钝化层， 通过构图工艺形成钝化层过孔 ； 在所述形成有钝化层过孔的基板上形成第二透明导电层， 通过构图工艺形成像素电 极， 且所述像素电极通过所述钝化层过孔与所述漏电极连接。 10. 根据权利要求 9 所述的方法， 其特征在于， 所述第一透明导电层和第二透明导电层采用氧化铟锡、 锑掺杂氧化锡、 铝掺杂氧化锌 权 利 要 求 书 CN 102981340 A 2 2/2 页。
8、 3 或者铟掺杂氧化锌薄膜。 权 利 要 求 书 CN 102981340 A 3 1/6 页 4 一种液晶显示器的阵列基板及制造方法 技术领域 0001 本发明涉及液晶显示领域， 特别是指一种液晶显示器的阵列基板及制造方法。 背景技术 0002 图 1 所示为 FFS 型液晶显示器现有技术中阵列基板的平面结构示意图， 阵列基板 结构中所有栅线通过单侧栅短路条连接在一起。在液晶显示器阵列基板制造工艺中， 静电 放电预防和控制是一项重要的工作。 阵列基板上形成栅金属层图形后进行等离子体增强化 学气相沉积工艺形成栅绝缘层， 栅金属层图形在等离子体电场作用下会感应出静电荷， 在 现有的阵列基板结构中。
9、， 累积于栅线上不同电位的感应电荷会通过栅短路条转移而达到平 衡， 如果静电荷的平衡过程在纳秒或者微秒量级的时间内完成， 即发生静电放电。 静电放电 的峰值电流可达几十安培， 瞬间的功率非常大， 所产生的静电放电电磁脉冲能量足以烧毁 栅短路条甚至栅线金属， 导致在后续的阵列测试工艺中无法给阵列基板加载检测信号而影 响电学缺陷的检出与维修， 显著降低制造阵列基板的良品率。 发明内容 0003 本发明要解决的技术问题是提供一种液晶显示器的阵列基板及制造方法， 解决现 有技术中， 形成有栅金属层图形的阵列基板在栅绝缘层形成工艺中发生静电放电烧毁栅短 路条甚至栅线金属的问题。 0004 为解决上述技术。
10、问题， 本发明的实施例提供一种液晶显示器的阵列基板， 包括透 明基板， 设置于透明基板上的栅线和数据线， 还包括 ： 设置于透明基板上的透明导电条和栅 短路条， 所述透明导电条位于所述栅短路条下方， 所述栅短路条与所述数据线同层设置。 0005 优选地， 所述透明导电条的宽度大于所述栅短路条的宽度 ； 0006 优选地， 所述栅金属层采用钼、 铬、 铝、 铜、 钼 / 铝钕或者钼 / 铝 / 钼多层膜 ； 0007 所述数据金属层采用钼、 铬、 铝、 铜、 钼 / 铝钕或者钼 / 铝 / 钼多层膜 ； 0008 具体地， 栅绝缘层， 设置于所述栅电极之上且覆盖整个基板 ； 0009 半导体有源。
11、层、 数据线、 源电极和漏电极， 位于所述栅绝缘层之上 ； 0010 钝化层， 设置于所述源、 漏电极之上且覆盖整个基板， 所述钝化层在与漏电极对应 的位置形成有钝化层过孔 ； 0011 基于第二透明导电层形成的像素电极， 位于所述钝化层之上， 通过所述钝化层过 孔与所述漏电极连接。 0012 优选地， 所述第一透明导电层和第二透明导电层采用氧化铟锡、 锑掺杂氧化锡、 铝 掺杂氧化锌或者铟掺杂氧化锌薄膜。 0013 本发明还提供一种液晶显示器阵列基板的制造方法， 包括 ： 0014 在透明基板上形成第一透明导电层， 通过构图工艺形成公共电极和透明导电条， 所述透明导电条设置于栅短路条的预设位置。
12、 ； 0015 在所述形成有第一透明导电层图形的基板上形成栅金属层， 通过构图工艺形成栅 说 明 书 CN 102981340 A 4 2/6 页 5 线、 栅电极、 偶数据短路条或奇数据短路条 ； 0016 以及， 基于数据金属层形成栅短路条。 0017 优选地， 所述透明导电条的宽度大于所述栅短路条的宽度。 0018 优选地， 所述栅金属层采用钼、 铬、 铝、 铜、 钼 / 铝钕或者钼 / 铝 / 钼多层膜 ； 0019 所述数据金属层采用钼、 铬、 铝、 铜、 钼 / 铝钕或者钼 / 铝 / 钼多层膜。 0020 具体地， 所述形成栅短路条的步骤具体包括 ： 在所述形成有栅金属层图形的基。
13、板 上形成栅绝缘层、 半导体层、 欧姆接触层和数据金属层， 通过一次构图工艺形成栅短路条、 偶数据短路条或奇数据短路条、 奇数据线、 偶数据线、 源电极、 漏电极和半导体有源层， 所述 构图工艺通过半色调掩膜曝光或灰色调掩膜曝光工艺形成 ； 0021 所述形成栅短路条的步骤之后还包括 ： 0022 在所述形成有数据金属层图形的基板上形成钝化层， 通过构图工艺形成钝化层过 孔 ； 0023 在所述形成有钝化层过孔的基板上形成第二透明导电层， 通过构图工艺形成像素 电极， 且所述像素电极通过所述钝化层过孔与所述漏电极连接。 0024 优选地， 所述第一透明导电层和第二透明导电层采用氧化铟锡、 锑掺。
14、杂氧化锡、 铝 掺杂氧化锌或者铟掺杂氧化锌薄膜。 0025 本发明的上述技术方案的有益效果如下 ： 在栅短路条下方增加透明导电条， 且栅 短路条与数据线同层设置。透明导电条宽度较大， 能承受较大的通过电流 ； 此外， 透明导电 层厚度很薄且其电阻率比栅金属大， 透明导电条的电阻较现有技术中的栅短路条大得多。 在栅绝缘层形成工艺中， 栅线上不同电位的感应电荷可通过透明导电条以其能承受的通过 电流转移并达到平衡， 且栅短路条在数据金属层才形成， 可避免因发生静电放电而烧毁栅 短路条的问题， 在阵列测试工艺中能正常检出和维修阵列基板中的电学缺陷， 从而提高制 造液晶显示器阵列基板的良品率。 附图说明。
15、 0026 图 1 表示 FFS 型液晶显示器现有技术中阵列基板的平面结构示意图 ； 0027 图 2 表示本发明实施例的一种阵列基板的平面结构示意图 ； 0028 图 3 表示本发明实施例的一种阵列基板的制造方法流程示意图 ； 0029 图 4 表示第一次构图工艺后阵列基板的平面结构示意图 ； 0030 图 5 表示第一次构图工艺后沿 GP-DP 虚线方向的横截面图 ； 0031 图 6 表示第二次构图工艺后阵列基板的平面结构示意图 ； 0032 图 7 表示第二次构图工艺后沿 GP-DP 虚线方向的横截面图 ； 0033 图 8 表示第三次构图工艺后阵列基板的平面结构示意图 ； 0034 。
16、图 9 表示第三次构图工艺后沿 GP-DP 虚线方向的横截面图 ； 0035 图 10 表示第四次构图工艺后阵列基板的平面结构示意图 ； 0036 图 11 表示第四次构图工艺后沿 GP-DP 虚线方向的横截面图 ； 0037 图 12 表示第五次构图工艺后阵列基板的平面结构示意图 ； 0038 图 13 表示第五次构图工艺后沿 GP-DP 虚线方向的横截面图 ； 0039 图 14 表示栅绝缘层形成工艺中， 栅线上不同电位的感应电荷通过透明导电条转 说 明 书 CN 102981340 A 5 3/6 页 6 移达到平衡的示意图 ； 0040 透明基板 11 0041 公共电极 120 00。
17、42 透明导电条 121 0043 栅短路条 130 0044 栅线 131 0045 栅电极 132 0046 栅绝缘层 14 0047 半导体有源层 15 0048 欧姆接触层 16 0049 奇数据短路条 170 0050 偶数据短路条 171 0051 奇数据线 172 0052 偶数据线 173 0053 源电极 174 0054 漏电极 175 0055 钝化层 18 0056 钝化层过孔 191， 192， 193， 194， 195 0057 像素电极 20 0058 过孔处第二透明导电层薄膜 201， 202， 203， 204， 205。 具体实施方式 0059 为使本发明。
18、要解决的技术问题、 技术方案和优点更加清楚， 下面将结合附图及具 体实施例进行详细描述。 0060 构图工艺中， 一般包括光刻胶涂覆、 曝光、 显影、 刻蚀和光刻胶剥离等步骤。 0061 本发明实施例提供一种液晶显示器阵列基板， 如图 2 所示， 包括透明基板 11， 设置 于透明基板上的栅线131和数据线， 还包括 ： 设置于透明基板上的透明导电条121和栅短路 条 130， 所述透明导电条 121 位于所述栅短路条 130 下方， 所述栅短路条 130 与所述数据线 同层设置。 0062 应用本发明实施例提供的方法制造的液晶显示器阵列基板的平面结构如图 2 所 示， 栅短路条130下方增加。
19、透明导电条121， 透明导电条121宽度较栅短路条大， 能承受较大 的通过电流， 且透明导电条的电阻也较现有技术中的栅短路条大。 在栅绝缘层形成工艺中， 累积于栅线131上不同电位的感应电荷通过透明导电条121以其能承受的通过电流转移并 达到平衡， 且栅短路条 130 在数据金属层才形成， 可避免因发生静电放电而烧毁栅短路条 130 的问题， 在阵列测试工艺中能正常检出和维修阵列基板中的电学缺陷， 从而提高制造液 晶显示器阵列基板的良品率。 0063 实施例中的数据线包括奇数据线 172 和偶数据线 173。 0064 在一个优选实施例中， 透明导电条 121 的宽度大于栅短路条 130 的宽。
20、度。 0065 在一个优选实施例中， 栅金属层采用钼、 铬、 铝、 铜、 钼 / 铝钕或者钼 / 铝 / 钼多层 说 明 书 CN 102981340 A 6 4/6 页 7 膜。 0066 数据金属层采用钼、 铬、 铝、 铜、 钼 / 铝钕或者钼 / 铝 / 钼多层膜。 0067 在一个优选实施例中， 还包括 ： 0068 栅绝缘层 14， 设置于所述栅电极 132 之上且覆盖整个基板 ； 0069 半导体有源层、 数据线、 源电极和漏电极， 位于所述栅绝缘层 14 之上 ； 0070 钝化层， 设置于所述源、 漏电极之上且覆盖整个基板， 所述钝化层在与漏电极 175 对应位置形成有钝化层过。
21、孔 ； 0071 基于第二透明导电层形成的像素电极， 位于所述钝化层之上， 通过所述钝化层过 孔与漏电极 175 连接。 0072 在一个优选实施例中， 第一透明导电层和第二透明导电层采用氧化铟锡、 锑掺杂 氧化锡、 铝掺杂氧化锌或者铟掺杂氧化锌薄膜。 0073 在一个应用场景中， 应用提供的技术， 通过若干次构图工艺制造阵列基板的过程 包括 ： 0074 步骤 1， 实现第一次构图工艺， 包括 ： 在透明基板 11 上形成第一透明导电层， 通过 一次曝光和一次湿刻工艺形成公共电极 120 和透明导电条 121 ； 透明导电条 121 位于栅短 路条 130 的预设位置， 且其宽度大于栅短路条。
22、 130 的宽度， 如图 4 和 5 所示。 0075 步骤 2， 实现第二次构图工艺， 包括 ： 在形成有第一透明导电层图形的基板上形成 栅金属层， 通过一次曝光和一次湿刻工艺， 形成栅线 131、 栅电极 132 和偶数据短路条 171， 如图 6 和 7 所示。 0076 步骤 3， 实现第三次构图工艺， 包括 ： 在形成有栅金属层图形的基板上形成栅绝缘 层 14、 半导体层、 欧姆接触层和数据金属层， 通过半色调掩膜曝光或灰色调掩膜曝光， 湿刻 和干刻工艺， 形成栅短路条 130、 奇数据短路条 170、 奇数据线 172、 偶数据线 173、 源电极 174、 漏电极 175、 欧姆。
23、接触层 16 和半导体有源层 15， 如图 8 和 9 所示。 0077 步骤 4， 实现第四次构图工艺， 包括 ： 在形成有数据金属层图形的基板上形成钝 化层 18， 通过一次曝光和一次干刻工艺形成多种类型的钝化层过孔， 包括 ： Gate Pad 过孔 191、 Data Pad 过孔 192、 偶数据线与偶数据短路条连接过孔 193、 栅线与栅短路条连接过孔 194 和像素电极与漏电极连接过孔 195， 如图 10 和 11 所示。 0078 步骤 5， 实现第五次构图工艺， 包括 ： 在形成有钝化层过孔的基板上形成第二透明 导电层， 通过一次曝光和一次湿刻工艺形成像素电极 20， 像素。
24、电极 20 通过过孔 195 与漏电 极 175 连接， 如图 12 和 13 所示。 0079 栅线131和栅短路条130通过过孔194以第二透明导电层薄膜连接， 偶数据线173 与偶数据短路条171通过过孔193以第二透明导电层薄膜连接 ； 同时在Gate Pad过孔191， Data Pad 过孔 192 处形成第二透明导电层薄膜保护金属电极免受外界的损伤。 0080 如图 14 所示， 形成公共电极 120 的构图工艺同步在栅短路条 130 的预设位置形成 透明导电条 121， 优选地， 透明导电条 121 的宽度大于栅短路条 130 的宽度， 且栅短路条 130 与数据线同层设置。在。
25、等离子体增强化学气相沉积栅绝缘层工艺中， 栅金属层图形受等离 子体电场作用感应出静电荷， 不同栅线上的感应电荷Q1或者Q2处于不同电位， 这些静电荷 能通过透明导电条 121 转移并达到平衡。较宽的透明导电条 121 增加了静电荷平衡的路 径 ； 此外， 透明导电层厚度很薄且其电阻率比栅金属大得多， 电荷平衡路径的电阻增大能减 说 明 书 CN 102981340 A 7 5/6 页 8 小电荷转移形成的通过电流， 且栅短路条 130 在数据金属层才形成， 从而避免因发生静电 放电而烧毁栅短路条 130 甚至栅线 131 的问题。 0081 本发明实施例提供一种液晶显示器阵列基板的制造方法， 。
26、如图 3 所示， 包括 ： 0082 步骤301， 在透明基板11上形成第一透明导电层， 通过构图工艺形成公共电极120 和透明导电条 121， 该透明导电条 121 位于栅短路条 130 预设位置 ； 0083 步骤 302， 在所述形成有第一透明导电层图形的基板上形成栅金属层， 通过构图工 艺形成栅线 131、 栅电极 132、 偶数据短路条 171 或奇数据短路条 170 ； 0084 步骤 303， 基于数据金属层形成栅短路条 130。 0085 应用本发明实施例提供的方法制造的液晶显示器阵列基板的平面结构如图 2 所 示， 栅短路条130下方增加透明导电条121， 透明导电条121的。
27、宽度和电阻都比栅短路条大， 在栅绝缘层形成工艺中， 栅线 131 上不同电位的感应电荷通过透明导电条 121 以其能承受 的通过电流转移并达到平衡 ； 且栅短路条 130 在数据金属层才形成， 可避免因发生静电放 电而烧毁栅短路条 130 甚至栅线 131 的问题， 在阵列测试工艺中能正常检出和维修阵列基 板中的电学缺陷， 从而提高制造液晶显示器阵列基板的良品率。 0086 在一个优选实施例中， 透明导电条 121 的宽度大于栅短路条 130 的宽度。 0087 在一个优选实施例中， 栅金属层采用钼、 铬、 铝、 铜、 钼 / 铝钕或者钼 / 铝 / 钼多层 膜。 0088 数据金属层采用钼、。
28、 铬、 铝、 铜、 钼 / 铝钕或者钼 / 铝 / 钼多层膜。 0089 在一个优选实施例中， 步骤 303 中， 所述形成栅短路条 130 的步骤具体包括 ： 在所 述形成有栅金属层图形的基板上形成栅绝缘层 14、 半导体层、 欧姆接触层和数据金属层， 通 过一次构图工艺形成栅短路条 130、 偶数据短路条 171 或者奇数据短路条 170、 源电极 174、 漏电极175、 数据线、 欧姆接触层16和半导体有源层15 ； 所述数据线包括奇数据线172和偶 数据线173。 该构图工艺通过一次半色调掩膜曝光或灰色调掩膜曝光， 两次湿刻和两次干刻 工艺形成。 0090 所述形成栅短路条 130 。
29、的步骤之后还包括步骤 304 和步骤 305， 其中 ： 0091 步骤 304， 在所述形成有数据金属层图形的基板上形成钝化层 18， 通过构图工艺 形成钝化层过孔 191-195 ； 0092 步骤 305， 在所述形成有钝化层过孔的基板上形成第二透明导电层， 通过构图工艺 形成像素电极 20， 且像素电极 20 通过所述钝化层过孔 195 与所述漏电极 175 连接。 0093 步骤302中形成栅金属层图形时已经形成偶数据短路条171或奇数据短路条170， 因此， 在形成栅短路条 130 的步骤中， 同时还形成另一个数据短路条， 具体包括 ： 若步骤 302 中形成奇数据短路条 170，。
30、 则这里应当形成偶数据短路条 171， 若步骤 302 中形成偶数据短 路条 171， 则这里应当形成奇数据短路条 170。 0094 在一个优选实施例中， 第一透明导电层和第二透明导电层采用氧化铟锡、 锑掺杂 氧化锡、 铝掺杂氧化锌或者铟掺杂氧化锌薄膜。 0095 采用本技术方案之后的优势是 ： 如图 14 所示， 形成公共电极 120 的构图工艺同步 在栅短路条 130 的预设位置形成透明导电条 121， 其宽度较栅短路条 130 大， 且栅短路条 130 与数据线同层设置。在等离子体增强化学气相沉积栅绝缘层工艺中， 栅金属层图形受 等离子体电场作用会感应出静电荷， 累积于栅线 131 上。
31、不同电位的感应电荷能通过透明导 说 明 书 CN 102981340 A 8 6/6 页 9 电条 121 转移并达到平衡， 由于透明导电条 121 的宽度较栅短路条 130 大， 增加了电荷平 衡的路径 ； 此外， 透明导电层的厚度很薄且其电阻率较栅金属大， 电荷平衡路径的电阻增大 能减小电荷转移形成的通过电流 ； 另外， 栅短路条 130 在数据金属层才形成， 其不受栅绝缘 层形成工艺发生静电放电的影响， 从而避免因发生静电放电而烧毁栅短路条 130 甚至栅线 131 的问题， 确保阵列测试工艺能正常检出和维修阵列基板中的电学缺陷， 从而提高制造液 晶显示器阵列基板的良品率。 0096 以。
32、上所述是本发明的优选实施方式， 应当指出， 对于本技术领域的普通技术人员 来说， 在不脱离本发明所述原理的前提下， 还可以作出若干改进和润饰， 这些改进和润饰也 应视为本发明的保护范围。 说 明 书 CN 102981340 A 9 1/14 页 10 图 1 说 明 书 附 图 CN 102981340 A 10 2/14 页 11 图 2 说 明 书 附 图 CN 102981340 A 11 3/14 页 12 图 3 说 明 书 附 图 CN 102981340 A 12 4/14 页 13 图 4 说 明 书 附 图 CN 102981340 A 13 5/14 页 14 图 5 说。
33、 明 书 附 图 CN 102981340 A 14 6/14 页 15 图 6 说 明 书 附 图 CN 102981340 A 15 7/14 页 16 图 7 说 明 书 附 图 CN 102981340 A 16 8/14 页 17 图 8 说 明 书 附 图 CN 102981340 A 17 9/14 页 18 图 9 说 明 书 附 图 CN 102981340 A 18 10/14 页 19 图 10 说 明 书 附 图 CN 102981340 A 19 11/14 页 20 图 11 说 明 书 附 图 CN 102981340 A 20 12/14 页 21 图 12 说 明 书 附 图 CN 102981340 A 21 13/14 页 22 图 13 说 明 书 附 图 CN 102981340 A 22 14/14 页 23 图 14 说 明 书 附 图 CN 102981340 A 23 。