硅的各向异性湿式蚀刻 本申请以在2003年2月10日提出的日本专利申请第2003-032196号为基础，并要求其优先权，其全部技术内容在这里引用作为参考。
【技术领域】
本发明涉及使用碱性蚀刻剂选择性并各向异性地蚀刻硅基底的湿式蚀刻。
背景技术
已知对于这种湿式蚀刻，采用硅氧化物膜和硅氮化物膜的叠层(下文中称为硅氮化物/硅氧化物叠层)作为蚀刻掩模，以防止碱性蚀刻剂的渗透(例如，参见日本专利公告第2000-114248号)。
根据本发明人的研究，已经发现在某些情况下，当通过形成透过硅氮化物/硅氧化物叠层的矩形掩模开口实施湿式蚀刻的时候，被蚀刻的硅区不是矩形的或者在硅氮化物/硅氧化物叠层中形成裂纹。
图9和图10示出与发明者的研究相关的硅的湿式蚀刻的主要工艺。
在如图9所示地工艺中，在由单晶硅制成的硅基底1的一个主表面上形成蚀刻掩模5。在基底1的另一个主表面上形成蚀刻阻止膜2。在形成蚀刻掩模5时，通过热氧化作用在基底表面形成硅氧化物膜3之后，用化学气相沉积(CVD)在硅氧化物膜3上沉积形成硅氮化物膜4。膜3和4的硅氮化物/硅氧化物叠层选择性地被干式蚀刻、以便形成矩形掩模开口4A、以形成由被留下的硅氮化物/硅氧化物叠层组成的蚀刻掩模5。例如，通过热氧化作用形成由硅氧化物膜组成的蚀刻阻止膜2。如果蚀刻阻止膜用作隔膜或者类似结构，就可以采用各种结构的层，比如通过CVD在硅氧化物膜上沉积硅氮化物层。
在如图10所示的工艺中，通过使用具有掩模开口4A的蚀刻掩模5，利用碱蚀刻剂如四甲基氢氧化铵(TMAH)，基底1被选择性并各向异性地蚀刻到蚀刻阻止膜2的表面，从而形成基底开口1A。
图11是如图10所示的基底的顶部视图，剖视图图10是沿着图11所示的X-X′所取得的。由于蚀刻掩模5的膜应力，掩模开口4A的内壁5a以内凸起的形状弯曲，或者由于施加到基底1上的膜应力，基底开口1A的内壁1a以内凸起的形状弯曲，从而引起形状异常B。当膜应力很大的时候，在蚀刻掩模5中形成裂缝(特别是硅氮化物膜4)从而引起裂纹异常A。
【发明内容】
本发明的一个目的是提供能够避免上述的异常A和B的新型的湿式蚀刻。
根据本发明的一个方面，提供了一种湿式蚀刻方法，包括以下步骤：在形成在硅基底的一个主表面上的硅氧化物膜上形成硅氮化物膜，硅氧化物膜的厚度TO和硅氮化物膜的厚度TN设定为具有1.25或者更大的膜厚比TO/TN；选择性地蚀刻硅氧化物膜和硅氮化物膜的叠层以形成由叠层被留下的区域组成的蚀刻掩模；以及通过使用蚀刻掩模用碱性蚀刻剂选择性并各向异性地蚀刻硅基底。
通过将叠层中硅氧化物膜的厚度TO比上硅氮化物膜的厚度TN的膜厚比TO/TN设定为1.25或者更大，叠层的膜应力平衡变得良好，从而避免形状异常和裂纹异常。特别优选的是膜厚比TO/TN设定在1.60到3.21的范围内。
根据本发明的另一个方面，提供了一种湿式蚀刻方法，包括步骤：在形成在硅基底的一个主表面上的硅氧化物膜上形成硅氮化物膜；选择性地蚀刻硅氧化物膜和硅氮化物膜的叠层从而形成通过部分叠层区域的掩模开口和形成由叠层被留下的区域组成的蚀刻掩模；在形成蚀刻掩模之后或者之前，部分地在硅氮化物膜中形成膜应力释放槽，膜应力释放槽释放施加到掩模开口的膜应力；并且选择性并且各向异性地利用蚀刻掩模用碱性蚀刻剂蚀刻硅基底。
当膜应力释放槽在构成蚀刻掩模的硅氮化物/硅氧化物叠层中的硅氮化物膜中部分地形成的时候，能够释放施加到掩模开口和硅基底上的膜应力，从而避免形状异常和裂纹异常。特别优选的是环绕着掩模开口形成一个或者更多个的膜应力释放膜。
如上所述，当用碱性蚀刻剂选择性并且各向异性地蚀刻硅基底的时候，通过将叠层中硅氧化物膜的厚度TO比上硅氮化物膜的厚度TN的膜厚比TO/TN设置为1.25或者更大，或者通过在硅氮化物层中部分地形成膜应力释放槽，有可能抑制由于膜应力引起的蚀刻形状的变形或者在蚀刻掩模中的裂纹。
【附图说明】
图1为一剖视图，示出根据本发明实施例，当实施湿式蚀刻的时候使用的形成蚀刻掩模材料层的工艺；
图2为一剖视图，示出紧跟着如图1所示的工艺的膜应力释放槽形成工艺；
图3为一剖视图，示出紧跟着如图2所示的工艺的蚀刻掩模形成工艺；
图4为一剖视图，示出紧跟着如图3所示的工艺的蚀刻工艺；
图5为如图4所示的基底的俯视图；
图6为根据第一变型例的膜应力释放槽的俯视图；
图7为根据第二变型例的膜应力释放槽的俯视图；
图8为根据第三变型例的膜应力释放槽的俯视图；
图9为一剖视图，示出了相关于发明人的研究的蚀刻掩模形成工艺；
图10为一剖视图，示出了紧跟着如图9所示的工艺的蚀刻工艺；
图11为如图10所示的基底的俯视图。
具体实施例
图1到图4为一剖视图，示出了根据本发明的实施例湿式蚀刻的主要工艺。
图1所示的工艺中，在由单晶硅制成的硅基底10的一个主表面上，形成蚀刻掩模材料层，其是硅氧化物(SiO2)膜14和硅氮化物(SiN)膜16的叠层。在基底10的另一个主表面上，形成由例如SiN构成的蚀刻阻止膜12，并在其两者之间插入缓冲氧化物膜。例如，对于6英寸晶片该硅基底具有450至600微米的厚度，对于8英寸晶片该硅基底具有600至850微米的厚度。
在形成蚀刻掩模材料层的时候，形成SiO2膜14之后，通过热氧化作用，利用低压热CVD在SiO2膜14上沉积SiN膜16。用于SiO2膜14的热氧化工艺的条件可以是，例如：
气流速率：N2/O2＝18/10[以升/分钟为单位]
基底温度：1025[摄氏度]
用于SiN膜16的低压热CVD工艺的条件可以是，例如：
气流速率：SiH2Cl2/NH3(或者NH3+N2)＝0.05到6/0.5到6[升/分钟]
反应室压力：60[Pa]
基底温度：700到800[摄氏度]
在如图2所示的工艺中，利用抗蚀剂层18作为掩模实施选择性干式蚀刻工艺，从而形成在SiN膜16中具有如图5所示的平面图形的膜应力释放槽16A。如图5所示的槽16A的平面图形示出整个图形的大约一半，整个图形是环绕预定矩形区的网格图形。
用于平行板型等离子蚀刻的干式蚀刻工艺的条件可以是，例如：
气体：SF6/He
反应室压力：大约0.50[托]
用于等离子垂直式(down-flow)蚀刻的干式蚀刻工艺的条件可以是，例如：
气体：SF6/He
反应室压力：大约0.20[托]
干式蚀刻工艺之后，用公知的方法移除抗蚀剂层18。
在如图3所示的工艺中，通过利用抗蚀剂层20作为掩模，选择性地干式蚀刻SiO2膜14和SiN膜16的叠层(硅氮化物/硅氧化物叠层)，从而形成具有如图5所示的矩形平面图形的掩模开口22，并留下由膜14和16的未蚀刻叠层构成的蚀刻掩模24。掩模开口22具有相应于预期的隔膜形状。例如，掩模开口22具有4边，平行于那些被槽16A环绕的矩形区。
用于平行板型等离子蚀刻的干式蚀刻工艺的条件可以是，例如：
气体：CF4/O2
反应室压力：大约1.0[托]
用于磁控反应离子蚀刻(RIE)的干式蚀刻工艺的条件可以是，例如：
气体：CF4/CHF3/N2
反应室压力：大约0.25[托]
用于窄间隙电极RIE的干式蚀刻工艺的条件可以是，例如：
气体：CF4/CHF3/He
反应室压力：大约0.15[托]
干式蚀刻工艺之后，用公知的方法移除抗蚀剂层20。可以优先于如图2所示的选择性的干式蚀刻工艺施加如图3所示的选择性的干式蚀刻工艺。
在如图4所示的工艺中，通过利用蚀刻掩模24，用碱性蚀刻剂选择性并且各向异性地蚀刻基底10，从而形成基底开口10A。基底开口10A可以一直到蚀刻阻止膜12或者可以在蚀刻阻止膜12上留下具有用虚线10S表示的预定厚度的硅区。
碱性蚀刻剂可以是TMAH或者氢氧化钾(KOH)，其浓度大约为25[％]，液体温度大约为90[摄氏度]。浓度优选的是略低一些，因为如果浓度很高，被蚀刻的硅的表面会变得非常粗糙。然而，如果浓度太低，蚀刻速率会降低并且工艺时间要延长。
下面的表1示出每个样品在进行如图4所示的湿式蚀刻工艺之后，即用22[％]浓度和90[摄氏度]的液体温度的TMAH作为蚀刻剂蚀刻15小时之后，是否具有异常A和B(参见图11)。
表1 样品编号 1 2 3 4 5 6 7 8 9 SiN膜的厚度 TN(纳米) 280 280 280 310 200 280 310 170 140 SiO2膜的厚度 TO(纳米) 50 200 350 350 450 450 450 450 450 总厚度T＝TO+TN 330 480 630 660 650 630 760 620 590 膜厚比R＝TO/TN 0.17 0.71 1.25 1.12 2.25 1.60 1.45 2.64 3.21 无异常A ○ ○ ○ × ○ ○ △ ○ ○ 无异常B × △ ○ △ ○ ○ ○ ○ ○
表1示出每个样品的SiN膜16的厚度TN[纳米]，SiO2膜14的厚度TO，总厚度T＝TO+TN以及膜厚比R＝TO/TN。环形标记表示有异常，叉形标记表示没有异常而三角形标记表示具有不会对器件性能产生不利影响的程度的轻微异常。
从表1中可以明白的是，样品#3、#5、#6、#8和#9既没有异常A也没有异常B，并且需要的膜厚比R为1.25或者更高。在R＝1.45时，尽管可以稍微辨认出异常A，但是这种异常A发生在被蚀刻的区之外，从而不会引发任何器件性能问题并且器件可以应用于实践。在从R＝1.60到3.21的范围内，没有辨别出异常和不合格(rejection)。在R大于3.21时，形成SiO2膜14要耗费很长的时间，结果导致成本上的不利。因此优选的是设定R在范围1.25(更优选1.60)≤R≤3.21。
如果SiO2膜14的厚度TO很薄，那么假设TN为常数，比率R会变得很小。如果R变得小于1.25，将不再为优选。如果TO很薄，可以认为硅氮化物膜中的应力很可能被施加到基底10上，并且在基底中的应力释放变得不足以产生异常B。如果TO很厚，膜形成时间延长，结果导致成本上的不利。因此优选的是设定TO在范围300[纳米]≤TO≤450[纳米]中。
如果SiN膜16的厚度TN厚于300[纳米](样品#4)，可能发生异常A。因此厚度TN优选为很薄。如果TN薄于140[纳米]，有必要使得SiO2膜14更薄，目的是设定R为3.21或者更小。在这种情况下，可能产生以下问题：(a)当SiO2膜的厚度太薄时，应力释放效应不充分，使得产生异常B；(b)当SiN膜的厚度太薄时，在处理晶片过程中该SiN膜可能受到损伤。由此，在湿式蚀刻过程中透过该损伤处该SiO2膜可能被蚀刻，使得产生异常A和B。因此优选设定TN在范围140[纳米]≤TN≤300[纳米]内。考虑到生产率和成本，优选的是设定TN在范围170[纳米]≤TN≤280[纳米]内。
图4和5示出没有异常A和B的基底开口10A和蚀刻掩模24。SiN膜16没有裂纹异常A。在掩模开口22的内壁22a和基底开口10A的内壁10a上没有形成具有向内凸起弯曲形状的形状异常B。
在上面描述的实施例中，如果基底开口10A的面积很小，则有很好的膜应力平衡以至于可以省略膜应力释放槽16A。也就是，在实施图1所示出的工艺之后，可以省略如图2所示的工艺来实施如图3所示的工艺。在这种情况下，仅仅通过设定SiO2膜14和SiN膜16的厚度，使得SiO2膜厚比上SiN膜16的厚度的比率R＝TO/TN成1.25或者更大，就可以消除异常A和B。
图6到8示出膜应力释放槽的第一到第三变型例。在这些图中，用相同的附图标记表示那些与图1到5中相似的元件，并且省略对其的具体描述。
在图6所示的样品中，由划线区26环绕的矩形硅芯片区中，形成矩形基底开口10A。应力很可能集中在矩形基底开口10A的拐角处。在SiN膜16上形成矩形膜应力释放槽16A。矩形膜应力释放槽16A环绕着基底开口10A，并且矩形膜应力释放槽16A的四边并不平行于基底开口10A的四边，但是平行于基底开口10A的对角线方向。槽16A的宽度W可以设定为10[微米]或者更宽，以及基底开口10A的每一个角和槽16A的相应边之间的距离D可以设定为100[微米]或者更长。
在图7所示的样品中，圆形环状膜应力释放槽16A环绕基底开口10A而形成。在图8所示的实施例中，四个膜应力释放槽16A到16D环绕基底开口10A并且相应于基底开口10A的四个角而形成。
在图6到8示出的所有实施例中，由于膜应力释放槽接近基底开口10A的四个角形成，能够抑制在角位置的应力集中。
结合优选的实施例对本发明已经进行了具体的描述。本发明没有仅仅限定为上述的实施例。很显然，对于本领域的技术人员来说，可以进行其它的多种修改、改进、组合等。