反向阻断半导体器件和制造反向阻断半导体器件的方法.pdf

上传人:1*** 文档编号:4760467 上传时间:2018-11-07 格式:PDF 页数:28 大小:710.05KB
返回 下载 相关 举报
摘要
申请专利号:

CN201410043930.5

申请日:

2014.01.30

公开号:

CN103972282A

公开日:

2014.08.06

当前法律状态:

授权

有效性:

有权

法律详情:

授权|||实质审查的生效IPC(主分类):H01L 29/739申请日:20140130|||公开

IPC分类号:

H01L29/739; H01L29/06; H01L29/10; H01L21/331

主分类号:

H01L29/739

申请人:

英飞凌科技股份有限公司

发明人:

R.巴布斯克; C.耶格; J.拉文; H-J.舒尔策

地址:

德国瑙伊比贝尔格市坎芘昂1-12号

优先权:

2013.01.31 US 13/754943

专利代理机构:

中国专利代理(香港)有限公司 72001

代理人:

王岳;徐红燕

PDF下载: PDF下载
内容摘要

本发明涉及反向阻断半导体器件和制造反向阻断半导体器件的方法。一种反向阻断半导体器件包括第一导电类型的基极区域和第二、互补导电类型的本体区域,其中基极区域和本体区域形成pn结。在基极区域和集电极之间布置包括第二导电类型的发射极区和至少一个第一导电类型的沟道的发射极层。沟道延伸通过在基极区域和集电极之间的发射极层并且在正向阻断状态中减小泄漏电流。

权利要求书

权利要求书1.  一种反向阻断半导体器件,包括:集电极;第一导电类型的基极区域和第二互补导电类型的本体区域,所述基极区域和本体区域形成pn结;和发射极层,所述发射极层被布置在所述基极区域和所述集电极之间并且包括第二导电类型的发射极区和第一导电类型的沟道,所述沟道延伸通过在所述基极区域和所述集电极之间的所述发射极层。2.  根据权利要求1所述的反向阻断半导体器件,其中在反向状态中至少所述沟道的竖直截面被完全地耗尽。3.  根据权利要求1所述的反向阻断半导体器件,其中所述第一导电类型是n型并且当在所述集电极和所述基极区域之间施加负电压时至少所述沟道的竖直截面被完全地耗尽。4.  根据权利要求1所述的反向阻断半导体器件,包括:被配置为控制通过所述本体区域的电流的控制部分。5.  根据权利要求1所述的半导体器件,其中在于所述集电极和所述本体区域之间施加两伏特的空闲状态中,所述沟道被完全地耗尽。6.  根据权利要求2所述的半导体器件,其中在所述沟道的竖直截面中,沿着平行于所述第二表面的线关于在所述沟道中的净杂质浓度的积分产生最大5x1010cm-2的面电荷。7.  根据权利要求1所述的半导体器件,其中在所述沟道中的平均净杂质浓度在5x1013cm-3和1x1015cm-3之间。8.  根据权利要求1所述的半导体器件,其中所述沟道的最窄竖直截面的宽度最大为1μm。9.  根据权利要求1所述的半导体器件,其中所述沟道包括低掺杂部分和被夹在所述低掺杂部分和所述集电极之间的重掺杂部分。10.  根据权利要求1所述的半导体器件,其中所述沟道包括直接地邻接所述集电极的低掺杂部分。11.  根据权利要求1所述的半导体器件,其中所述低掺杂部分和所述集电极形成肖特基触点。12.  根据权利要求11所述的半导体器件,其中所述沟道包括在所述低掺杂部分和所述肖特基触点之间的另外的层,并且在所述另外的层中的平均净杂质浓度超过在所述低掺杂部分中的平均净杂质浓度。13.  根据权利要求12所述的半导体器件,其中所述沟道包括在所述另外的层和所述肖特基触点之间的间隔区,并且在所述另外的层中的平均净杂质浓度超过在所述间隔区中的平均净杂质浓度。14.  根据权利要求1所述的半导体器件,其中与在所述发射极层的第二片段中相比,在所述发射极层的第一片段中,沟道群体密度更低。15.  根据权利要求14所述的半导体器件,其中第一和第二片段被提供在单元区域中。16.  根据权利要求14所述的半导体器件,其中所述第一片段被提供在单元区域中并且所述第二片段被提供在包围所述单元区域的边缘区域中。17.  根据权利要求14所述的半导体器件,其中在第一和第二片段之间的过渡片段中,朝向所述第二片段所述沟道群体密度逐渐地降低。18.  一种半导体器件,包括:集电极;第一导电类型的基极区域和第二互补导电类型的本体区域,所述基极区域和本体区域形成pn结;和发射极层,所述发射极层被布置在所述基极区域和所述集电极之间并且包括第二导电类型的发射极区和第一导电类型的沟道,所述沟道延伸通过在所述基极区域和所述集电极之间的所述发射极层并且与所述集电极形成肖特基触点。19.  一种半导体器件,包括:集电极;第一导电类型的基极区域和第二互补导电类型的本体区域,所述基极区域和本体区域形成pn结;和发射极层,所述发射极层被布置在所述基极区域和所述集电极之间并且包括第二导电类型的发射极区和第一导电类型的沟道,所述沟道延伸通过在所述基极区域和所述集电极之间的所述发射极层,其中在所述发射极层的第一片段中的沟道群体密度低于在第二片段中的沟道群体密度。20.  根据权利要求19所述的半导体器件,其中所述沟道与所述集电极形成肖特基触点。21.  根据权利要求19所述的半导体器件,其中第一和第二片段被提供在单元区域中。22.  根据权利要求19所述的半导体器件,其中所述第一片段被提供在单元区域中并且所述第二片段被提供在包围所述单元区域的边缘区域中。23.  根据权利要求19所述的半导体器件,其中在第一和第二片段之间的过渡片段中,朝向所述第二片段所述沟道群体密度逐渐地降低。24.  一种制造反向阻断半导体器件的方法,所述方法包括:将第一导电类型的杂质通过过程表面引入第一导电类型的半导体衬底中以获得延伸到所述半导体衬底中直至第一深度的过程层;通过提供在所述过程表面上的杂质掩模的开口将第二、互补导电类型的杂质引入所述半导体衬底中以获得延伸直至比所述第一深度更深的第二深度的第二导电类型的发射极区和在所述发射极区之间的第一导电类型的沟道;和移除在所述发射极区之上的所述过程层的暴露部分。25.  根据权利要求24所述的方法,包括:在浅于所述第二深度的深度中对所述半导体衬底进行激光热退火从而第二导电类型的杂质在所述沟道的竖直截面中扩散到所述沟道中。

说明书

说明书反向阻断半导体器件和制造反向阻断半导体器件的方法
背景技术
虽然典型地在马达控制单元中使用了以单片方式集成续流二极管的RC-IGBT(反向传导绝缘栅双极晶体管),当RC-IGBT被反向偏压时,该续流二极管是传导性的,但是其它应用例如功率变换器要求沿着两个方向阻断电压的开关。这种单向(non reverse)传导或者反向阻断IGBT能够在几微秒中承受短路电流。提供带有增强的短路强度的IGBT和其它半导体器件是理想的。
发明内容
根据一个实施例,一种反向阻断半导体器件包括第一导电类型的基极区域和第二、互补导电类型的本体区域,其中该基极区域和本体区域形成pn结。在基极区域和集电极之间,发射极层包括第二导电类型的发射极区和至少一个第一导电类型的沟道。该沟道延伸通过在基极区域和集电极之间的发射极层。
根据另一个实施例,一种半导体器件包括第一导电类型的基极区域和第二、互补导电类型的本体区域,其中该基极区域和本体区域形成pn结。在基极区域和集电极之间,发射极层包括第二导电类型的发射极区并且至少一个第一导电类型的沟道。该沟道延伸通过在基极区域和集电极之间的发射极层并且与集电极形成肖特基触点。
根据另一个实施例,一种半导体器件包括第一导电类型的基极区域和第二、互补导电类型的本体区域,其中该基极区域和本体区域形成pn结。在基极区域和集电极之间,发射极层包括第二导电类型的发射极区和第一导电类型的沟道。该沟道延伸通过在基极区域和集电极之间的发射极层。在发射极层的第一片段中的沟道群体密度低于在第二片段中的沟道群体密度。
另一个实施例涉及一种制造反向阻断半导体器件的方法。第一导电类型的杂质通过过程表面被引入第一导电类型的半导体衬底中以获得延伸到半导体衬底中直至第一深度的过程层。通过提供在过程表面上的杂质掩模的开口,第二、互补导电类型的杂质被引入半导体衬底中以获得延伸到半导体衬底中直至大于第一深度的第二深度的发射极区和在发射极区之间的第一导电类型的沟道。在发射极区之上的过程层的暴露部分被移除。
在阅读以下详细说明时并且在查看附图时,本领域技术人员将会认识到另外的特征和优点。
附图说明
附图被包括用于提供对于本发明的进一步的理解并且在本说明书中结合并且构成它的一个部分。附图示意本发明的实施例并且与说明书一起地用于解释本发明的原理。将易于理解本发明的其它实施例和预期的优点,因为通过参考以下详细说明,它们得到更好的理解。
图1是根据一个实施例的、带有发射极区和沟道的半导体器件的一个部分的概略截面视图。
图2A是提供完全耗尽沟道的、根据一个实施例的半导体器件的一个部分的概略截面视图。
图2B是在沟道和集电极之间提供欧姆触点的、根据一个实施例的半导体器件的一个部分的概略截面视图。
图2C是在沟道和集电极之间提供肖特基触点的、根据一个实施例的半导体器件的一个部分的概略截面视图。
图2D是提供肖特基触点和从肖特基触点隔开的另外的层的、根据一个实施例的半导体器件的一个部分的概略截面视图。
图3A是提供带有横向收缩的沟道的、根据一个实施例的半导体器件的一个部分的概略截面视图。
图3B是示意图3A的半导体器件的正向阻断能力的概略图表。
图3C是示出图3A的半导体器件的反向阻断能力的概略图表。
图3D是示意图3A的半导体器件的正向传导能力的概略图表。
图4A是根据另一个实施例的沟槽型IGBT的一个部分的概略截面视图。
图4B是根据进一步的实施例的、带有平面栅电极的超级结IGBT的一个部分的概略截面视图。
图4C是参考发射极效率的局部变化的、根据一个实施例的、带有边缘区域的IGBT的一个部分的概略截面视图。
图5A是用于示意在利用n型杂质的无掩模注入之后制造反向阻断半导体器件的方法的半导体衬底的概略截面。
图5B示出在利用p型杂质的有掩模注入之后图5A的半导体衬底。
图5C示出在使用杂质掩模作为蚀刻掩模的蚀刻之后图5B的半导体衬底。
图5D示出在激光热退火之后图5C的半导体衬底。
图6是用于示意根据进一步的实施例的、一种制造半导体器件的方法的简化流程图。
具体实施方式
在以下详细说明中,对于附图进行参考,附图形成它的一个部分并且在附图中通过示意方式示出可以在其中实践本发明的具体实施例。应该理解,在不偏离本发明的范围的情况下,可以利用其它的实施例并且可以作出结构或者逻辑改变。例如,为一个实施例示意或者描述的特征能够用在其它实施例上或者与其它实施例相结合地使用以给出更进一步的实施例。本发明旨在包括这种修改和变化。使用不应该被理解为限制所附权利要求的范围的具体语言描述了实例。附图未按比例并且仅仅是为了示意性的意图。为了清楚起见,如果未另有述及的话,已经在不同的图中利用相应的附图标记标注了相同的元件。
术语“具有”、“包含”、“包括”、“构成”等是开放式的并且该术语指示所陈述的结构、元件或者特征的存在,但是并不排除另外的元件或者特征。除了单数之外,冠词(“一”、“一个”和“该”)旨在包括复数,除非上下文清楚地另有指示。
术语“电连接”描述在被电连接的元件之间的永久低欧姆连接,例如在所涉及的元件之间的直接接触或者经由金属和/或高掺杂半导体的低欧姆连接。
附图通过接着掺杂类型“n”或者“p”地指示“-”或者“+”而示意相对掺杂浓度。例如,“n-”意味着低于“n”掺杂区域的掺杂浓度的掺杂浓度,而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。相同的相对掺杂浓度的掺杂区域并不是必要地具有相同的绝对掺杂浓度。例如,两个不同的“n”掺杂区域可以具有相同或者不同的绝对掺杂浓度。图1所示半导体器件900可以是BJT(双极结型晶体管)、晶闸管或者任何类型的单向传导IGBT,包括但是不限于被某些作者命名为“RB-IGBT”(反向-阻断IGBT)的、带有增强的反向阻断能力的IGBT。以下,术语“反向阻断”将被理解为“单向传导”的同义词。
半导体器件900基于从单晶半导体材料例如硅Si、碳化硅SiC、锗Ge、硅-锗晶体SiGe、氮化镓GaN或者砷化镓GaAs提供的半导体部分100。在半导体部分100中,第一导电类型的基极区域120和互补第二导电类型的一个或者多个本体区域115形成第一pn结pn1。
沿着半导体部分100的第一表面101定向的控制结构111电耦接到发射极端子E并且控制移动的电荷载流子通过本体区域115进出基极区域120的流动。控制结构111可以是或者可以包括平面或者沟槽型IGFET(绝缘栅场效应晶体管)单元,其中基极区域120用作IGFET单元的漏极并且IGFET的栅电极电连接到栅极端子G。根据涉及BJT的实施例,控制结构111可以包括在基极端子B和基极区域120之间的电连接和在发射极端子E和作为BJT的发射极有效的本体区域115之间的电连接。
集电极320直接地邻接与第一表面101相对的第二表面102。作为主要成分,集电极320由铝Al或者铜Cu组成或者包含它们或者包含铝和/或铜的合金,例如AlSi、AlCu或者AlSiCu。集电极320可以包含一个、两个、三个或者更多子层。作为主要成分,一个或者多个子层可以包含镍Ni、钛Ti、银Ag、金Au、铂Pt和钯Pd中的至少一种。例如,子层可以包含金属硅化物、金属氮化物,或者包含Ni、Ti、Ag、Au、Pt和/或Pd的金属合金。
发射极层130被夹在基极区域120和集电极320之间并且直接地邻接这两者。发射极层130包括第二导电类型的发射极区131和第一导电类型的沟道132。沟道132中的掺杂水平可以与基极区域120中的掺杂水平相同,但是还可以是不同的。
发射极区131和基极区域120形成第二pn结pn2。发射极区131中的平均净杂质浓度(掺杂水平)例如可以在1e16cm-3和1e19cm-3之间。
沟道132在基极区域120和集电极320之间延伸。平行于第二表面102的沟道132的截面可以是圆形、椭圆形、卵形、不带圆角的矩形例如正方形,或者带圆角的矩形例如正方形。根据另一个实施例,与宽度相比,沟道132可以显著地即至少10倍地更长。除了在RC-IGBT中的发射极区之间的互补掺杂发射极短路之外,沟道132被如此设计,使得它们在反向阻断状态中不使发射极区131短路。
根据一个实施例,在直接地邻接集电极320的沟道132的一个部分中的净杂质浓度是足够低的从而沟道132和集电极320形成在反向阻断状态中被反向偏压的肖特基触点。在此情形中,由于由肖特基触点诱导的空间电荷区域,完全的局部耗尽不是绝对地必要的。根据另一个实施例,沟道132的尺寸和在沟道132中的杂质浓度被如此规定,使得在反向阻断状态中,至少沟道132的竖直截面被完全地耗尽。
沟道132可以被设计成是足够地窄的并且带有足够低的平均净杂质浓度从而在标准应用中在正向传导状态中典型的基极电流下它们不会不利地影响正向传导能力。
在反向阻断状态中对应于第一导电类型的、热产生的电荷载流子在正向偏压的第一pn结pn1处产生或者可以穿过正向偏压的第一pn结pn1并且作为由该两个pn结pn1、pn2形成的本征双极结型晶体管T1的基极电流是有效的。沟道132对于基极电流的一个部分将发射极区131短路。基极电流的短路部分并不对于双极结型晶体管T1的控制作出贡献。双极结型晶体管T1的增益和由本征双极结型晶体管T1支配的泄漏电流被显著地减小。结果,总体反向阻断损耗减小而不会不利地显著地影响正向传导和正向阻断能力。对于正常操作模式和在高温下的操作而言同样如此
例如,在已经从在此期间半导体器件900被加热的短路状态改变到正向阻断状态之后,如在下面更加详细地概述地,正向泄漏电流引起的另外的热应力和热散逸的风险显著地减小。
以下,假设第一导电类型为n型并且假设第二导电类型为p型。同样的考虑适用于其中第一导电类型为p型并且第二导电类型为n型的实施例。
图2A涉及其中利用在集电极和发射极端子之间施加的负电压在反向阻断状态中n沟道IGBT 902的整个沟道132被耗尽的实施例。负电压沿着在p掺杂发射极区131和n掺杂基极区域120之间以及在p掺杂发射极区131和沟道132之间的第二pn结pn2产生耗尽区RLZ。与延伸到重掺杂发射极区131中相比,耗尽区RLZ更深地延伸到低掺杂沟道132中。分配给发射极区131的相对的侧壁131a、131b的耗尽区RLZ相互融合从而在反向阻断状态中和在其中在集电极和发射极端子之间不施加任何电压的空闲状态中沟道132完全地耗尽。无任何或者仅仅很少的电子穿过沟道132。
为了在反向阻断状态中完全地耗尽沟道132,沟道132中的n型杂质(施主)的净数量比邻接沟道132的发射极区131的第一部分中的p型杂质(受主)的净数量少得多。根据一个实施例,沟道132中的净杂质浓度被如此选择,使得至少在沟道132的竖直截面中,沿着平行于在沟道123的相对的侧壁之间的第二表面102的线关于净杂质浓度的积分产生在1x1010cm-2和1x1011cm-2之间的面电荷AC。根据一个实施例,面电荷最大为2x1010cm-2。方程(1)作为在x=x1处的第一侧壁和x=x2处的第二侧壁之间的杂质分布N(x)的函数给出面电荷AC。
(1) 。
沟道132可以显著地比发射极区131更窄。根据一个实施例,在沟道132的最窄部分中的宽度最大为1μm。
在正向阻断状态中,通过在基极区域120中或者沿着反向偏压的第一pn结pn1的电子激发而产生的电子代表用于图1的本征双极结型晶体管T1的基极电流。被双极结型晶体管T1的增益放大的基极电流在正向阻断状态中产生n沟道IGBT 902的泄漏电流。因为在低于150摄氏度的正常操作条件下的电荷载流子产生是低的,所以泄漏电流和泄漏损耗是足够低的从而IGBT的温度并不升高。
在另一方面,用于反向阻断半导体器件的很多应用要求半导体器件900在几个微秒中承受短路状况。在短路状况期间,欧姆传导损耗可以将半导体器件加热到200摄氏度和更高的温度。因为电荷载流子产生速率强烈地依赖于温度,所以基极电流相应地增加并且由泄漏电流的增加引起的损耗可以进一步升高器件温度,进而导致电荷载流子产生速率进一步增加。器件被暴露于增加的热应力,这能够甚至在器件已经从短路状况(热散逸)恢复之后的几个毫秒中破坏该器件。由电荷载流子产生速率的增加产生的损耗高于该器件能够向周边耗散的热能时的最小温度给出在短路状况期间该器件不应该达到的临界温度。
在于第二pn结pn2处诱导的电压降不会变得足够高以触发空穴到基极区域120中的注入时,沟道132清除电荷载流子。换言之,沟道132减小本征双极结型晶体管T1的增益,从而在相同的电荷载流子产生速率下,泄漏电流减小。因为泄漏电流减小,所以泄漏电流仅仅在更高的温度下才能够触发热散逸。因此,临界温度转变成更高的值。因为允许该器件达到更高的温度,所以该器件能够在短路状况期间吸收更多的热能。结果,能够对于在相同的最大短路电流下更长的短路周期或者对于相同的短路周期关于更高的短路电流规定该器件的规格。
在传统的n沟道IGBT器件中,控制结构111的电子沟道被如此设计,使得最大短路电流不能将器件加热到临界温度,而本发明的实施例对于使得电子沟道适合于其它应用要求而言给出更大的余地。
在图2B中,n沟道半导体器件900的沟道132包括低掺杂部分132a和被夹在低掺杂部分132a和集电极320之间的重掺杂部分132b。在重掺杂部分132b中的平均净杂质浓度可以在1x1019cm-3和5x1020cm-3之间,例如大约5x1019cm-3从而沟道132和集电极320提供欧姆触点。沟道132的宽度w1被如此选择,使得在反向阻断状态中,沿着第二pn结pn2的竖直部分形成的耗尽区在沟道132中融合并且沟道132并不降低反向阻断能力。
在图2C中,n沟道半导体器件900的低掺杂沟道132直接地邻接集电极320。在直接地邻接集电极320的区域中在沟道132中的平均净杂质浓度可以在1x1012cm-3和1x1017cm-3之间,例如大约1x1014cm-3从而作为肖特基触点SD在沟道132和集电极320之间的界面是有效的。在沟道132中的平均净杂质浓度显著地低于在RC-IGBT中在发射极短路中的净杂质浓度。
在反向阻断状态中,在集电极和发射极端子之间施加的负电压反向偏压肖特基触点SD。肖特基触点作为反向偏压二极管是有效的从而沟道132阻断而不降低反向阻断能力。图2C的实施例可以提供比图2B的实施例更低的反向泄漏电流和反向导电率。肖特基触点SD的反向阻断能力并不依赖于沟道宽度w1。因此可以增加沟道宽度w1从而可以进一步减小正向泄漏电流。允许肖特基触点的、在沟道132中的最大杂质浓度依赖于直接地邻接发射极层130的集电极320的子层的材料。
根据一个实施例,由铝组成或者包含铝的子层直接地邻接发射极层130并且在沟道132中的平均净杂质浓度在1012cm-3和1019cm-3之间,例如1014cm-3。
图2D的实施例在低掺杂部分132a和肖特基触点SD之间提供具有沟道132的导电类型的另外的层132c以避免在空间电荷层和肖特基触点SD之间的直接接触。该另外的层132c可以在肖特基触点SD和低掺杂部分132a之间注入。根据一个实施例,该另外的层132c可以直接地邻接肖特基触点SD,由此该另外的层132c的掺杂水平高于低掺杂部分132a的掺杂水平并且低于用于获得肖特基触点SD的最大掺杂水平。该另外的层132c的掺杂浓度可以例如在1015和1019施主每cm3之间。该另外的层132c的掺杂水平沿着竖直方向可以是恒定的或者它可以改变。
根据所示意的实施例,沟道132的导电类型的低掺杂间隔区132d在沟道132内将该另外的层132c从肖特基触点SD分离。间隔区132d的掺杂水平可以大致地与在低掺杂部分132a中的掺杂水平相同。与被允许以获得肖特基触点的掺杂水平相比,在该另外的层132c中的掺杂水平能够是更高的。
图3A到3D涉及在如在图3A中所示低掺杂部分132a中提供带有圆形截面并且在竖直截面V1中带有横向收缩的沟道132的n沟道IGBT 902。重掺杂部分132b具有大于低掺杂部分132a的第一直径d1,例如至少第一直径d1的两倍的第二直径d2。根据所示意的实施例,第二直径d2是第一直径d1的大约五倍。在低掺杂部分132a的最窄部分的第一直径d1最大为1μm时并且在如在方程(1)中定义的面电荷AC为大约1.44x1010cm-2时,竖直部分V1被完全地耗尽从而反向阻断能力得以维持。
图3B示出在正向阻断状态中图3A的沟道132的效应。一组曲线401到406相对于在200摄氏度下在集电极端子和发射极端子之间施加的集电极到发射极电压VCE描绘正向泄漏电流ILF。曲线401对于等于0.01μm的重掺杂沟道部分132b的直径d2描绘ILF并且可以近似不带沟道的器件。曲线402对于等于1.22μm的直径d2、曲线403对于等于1.3μm的直径d2、曲线404对于等于1.4μm的直径d2、曲线405对于等于1.6μm的直径d2描绘ILF,并且曲线406对于等于2μm的直径d2给出泄漏电流。在对应于大约0.5μm的低掺杂沟道部分132a的第一直径d1的、等于1.3μm的直径d2下,泄漏电流被以至少50%减小。进一步加宽沟道开口对于泄漏电流仅仅示出很小的影响。
在图3C中,一组曲线411到416对于在200摄氏度下由图3B中的曲线401到406给出的直径相对于集电极到发射极电压VCE描绘反向泄漏电流ILR。沟道的截面面积越大,反向泄漏电流和反向导电率越大。通过保持沟道132足够窄,例如通过为沟道132提供最大1μm的最窄直径,反向泄漏电流的增加能够受到限制。
在图3D中,在200摄氏度下,曲线424对于等于1.4μm的直径d2相对于集电极到发射极电压VCE描绘正向电流IFwd并且曲线426对于等于2.0μm的d2相对于VCE描绘IFwd。在正向状态中,沟道132代表平行于发射极区131的高电阻路径。在低于1.6μm的第二直径d2的值(见曲线425)和低于大约1.44x1010cm-2的、如在方程(1)中定义的、在沟道132中的面电荷AC下,几个mA的正向电流仍然在沟道132之上产生对应于第二pn结pn2的二极管电压的电压降并且IGBT回跳效应是不可察觉的。在等于2.0μm的直径d2下,发生显著的回跳效应。
图4A示出带有具有第一表面101和平行于第一表面101的第二表面102的半导体部分100的反向阻断IGBT 902。从单晶半导体材料例如硅Si、碳化硅SiC、锗Ge、硅锗晶体SiGe、氮化镓GaN或者砷化镓GaAs提供半导体部分100。在第一和第二表面101、102之间的距离被选择用于实现规定的电压阻断能力并且可以是至少40μm,例如至少175μm。其它实施例可以提供带有几百μm的厚度的半导体部分100。
半导体部分100可以具有边缘长度在几个毫米的范围中的矩形形状。第一和第二表面101、102的法线限定竖直方向并且垂直于法线方向的方向是横向方向。
在半导体部分100中,发射极层130直接地邻接第二表面102。发射极层130包括p掺杂发射极区131和n掺杂沟道132。在发射极区中的平均净杂质浓度超过在沟道132中的平均净杂质浓度的至少10倍。例如,在发射极区131中的平均净杂质浓度可以是至少1x1017cm-3,例如至少5x1017cm-3,而在沟道132中的平均净杂质浓度最大为1x1016cm-3,例如最大5x1015cm-3。
集电极320直接地邻接第二表面102并且被电连接到发射极区131。集电极320可以包括铝Al、铜Cu中的至少一种作为主要成分。例如,集电极320包括铝Al和铜Cu的合金。集电极320可以包含或者可以不包含硅Si作为进一步的主要成分。此外,可以直接地在第二表面102上预见类似例如Ti、TiW、TiN、Ta、TaN、W的薄扩散阻挡层。
根据其它实施例,集电极320可以包含一个、两个、三个或者更多传导子层,其中,每一个子层可以包含镍Ni、钛Ti、银Ag、金Au、铂Pt和钯Pd中的至少一种作为主要成分。例如,子层可以包含金属硅化物、金属氮化物,或者包含Ni、Ti、Ag、Au、Pt,和/或Pd的金属合金。
在半导体部分100中,发射极区131和n掺杂基极区域120形成pn结。基极区域120可以包括n掺杂场停止层129和n掺杂漂移区121。场停止层129直接地邻接发射极层130。在场停止层129中的平均净杂质浓度低于在发射极区131中的平均净杂质浓度。例如,在发射极区131中的平均净杂质浓度超过在场停止层129中的平均净杂质浓度的至少五倍。根据一个实施例,在场停止层129中的平均净杂质浓度在5x1014cm-3和1x1017cm-3之间。
低n掺杂漂移区121与场停止层129形成界面,该界面实际上平行于第一和第二表面101、102。在漂移区121中的平均净杂质浓度低于在场停止层129中的平均净杂质浓度。根据一个实施例,在场停止层129中的平均净杂质浓度超过在漂移区121中的平均净杂质浓度的至少五倍。在漂移区121中的平均净杂质浓度例如可以在1x1012cm-3和1x1014cm-3之间。
掩埋栅结构210从第一表面101延伸到半导体部分100中,其中电介质衬里205将掩埋栅结构210从半导体部分100的半导体材料分离。掩埋栅结构210可以是以规则样式布置的平行条纹。根据其它实施例,掩埋栅结构210的横向截面区域可以是圆、椭圆、卵形或者矩形,即带有或者不带圆角的正方形,或者环。例如两个掩埋栅结构210可以形成具有两个同心环的布置,其中环可以是圆、椭圆、卵形,或者矩形,例如带有圆角的正方形。
在掩埋栅结构210之间,IGFET(绝缘栅场效应晶体管)单元可以是控制到基极区域120中的电荷载流子注入的控制结构111。在每一个IGFET单元中,p型本体区域115在该两个相邻的掩埋栅结构210之间或者在环形掩埋栅结构210内延伸。本体区域115与漂移区121形成pn结。在每一个IGFET单元中,至少一个例如两个n型源极区110可以从第一表面101延伸到半导体部分100中。一个或者两个p型接触区117在源极区110和本体区域115之间形成并且直接地邻接它们这两者。在接触区117中的最大净杂质浓度显著地高于在本体区域115中的最大净杂质浓度。例如,在接触区117中的最大净杂质浓度超过在本体区域115中的最大净杂质浓度的至少十倍。
每一个源极区110与接触区115和本体区域117形成pn结。源极区110直接地邻接电介质衬里205。施加到掩埋栅结构210的电势控制在靠近电介质衬里205的本体区域115的沟道部分中的少数电荷载流子分布。如果在正向偏压模式中,施加到掩埋栅结构210的栅电势超过预定阈值电压,则n型反型沟道沿着绝缘栅电极在本体区域115中形成并且正向电流在源极区110和集电极320之间流动。
发射电极310延伸通过电介质结构200的开口并且直接地邻接第一表面101。电介质结构200将发射电极310从掩埋栅结构210介电绝缘。可以分别带有或者不带硅地从铝Al、铜Cu、铝铜合金提供发射电极310。
根据上述实施例之一提供了沟道132。沟道132改进反向阻断n沟道IGBT 902的短路能力。
图4B的实施例广泛地对应于图4A的实施例。替代掩埋栅结构210,该实施例提供在半导体部分100外侧提供的并且被电介质衬里205从半导体部分100介电绝缘的平面栅电极结构220。另外,漂移区121为超级结结构提供在结构上连接到本体区域115的竖直p掺杂柱125。p掺杂柱125与n掺杂柱126交替。
柱125、126可以是以规则样式布置的平行条纹。根据其它实施例,或者p掺杂或者n掺杂柱125、126或者这两者的横向截面是圆、椭圆、卵形或者矩形,即带有或者不带圆角的正方形,或者环。例如环形p掺杂柱可以被同心的环形n掺杂柱包围并且反之亦然,其中环可以是圆、椭圆、卵形或者矩形,例如带有圆角的正方形。
由于在n型和p型柱125、126之间的补偿效应,即使对于在漂移区121中比较高的杂质浓度也实现了高的反向闭锁电压。反向阻断半导体器件的进一步的实施例可以参考MCT(金属氧化物半导体控制晶闸管)、MOS栅控晶闸管或者双极结型晶体管。
沟道132可以在发射极层130中均匀地分布从而在整个发射极层130中发射极效率是均匀的。根据其它实施例,通过改变沟道123在发射极层130中的分布而对发射极效率的局部调制调整了器件特性。由此用于沟道132的杂质掩模的适当的更改可以替代如在传统的方案中为局部发射极效率更改而提供的、另外的杂质注入。
图4C涉及带有单元区域510和包围单元区域510的边缘区域590的反向阻断n沟道IGBT 902。单元区域510包括如上所述的带有源极区110、本体区域115、接触区117和基极区域121的IGFET单元501、502。当n沟道IGBT 902被正向偏压并且在掩埋栅结构210处的电势超过预定阈值时,正向电流在发射电极310和集电极320之间大致地专门在单元区域510中沿着竖直方向流动。
边缘区域590将单元区域510从相对于第一和第二表面101、102倾斜的半导体部分100的外表面103分离。边缘区域590可以包括终止结构,例如p掺杂结终止扩展区119和场板结构,其中发射电极310的一个部分与结终止扩展区119交迭并且电介质结构200的一个部分将结终止扩展区119和发射电极310分离。边缘区域590不包含完整的并且功能性的IGFET单元501、502并且在正向传导状态中大致地无任何正向电流在边缘区域590中流动。
发射极层130可以在单元区域510和边缘区域590这两者之中包括沟道132。根据一个实施例,在第一片段410中沟道132的群体密度不同于在第二片段420中沟道132的群体密度。例如,在第一片段410中的沟道群体密度低于在第二片段420中的沟道群体密度。第一片段410可以是单元区域510的一个部分、可以包括单元区域510或者可以与单元区域510一致。第二片段420可以是边缘区域590的一个部分,例如邻接外表面103的外部分,可以包括边缘区域590并且以例如高达两个扩散长度与单元区域510交迭,或者可以与边缘区域590一致。
根据所示意的实施例,在第一片段410和第二片段420之间的中间片段415中,沟道群体密度可以单调地降低。中间片段415可以是单元区域510的一个部分,边缘区域590的一个部分或者可以包括单元区域和边缘区域510、590这两者的一些部分。例如,中间片段415可以以高达两个扩散长度与单元区域510交迭。
在第二片段420中的高数目的沟道132降低了在边缘区域590中的发射极效率并且替代旨在减小在边缘区域590中的移动电荷载流子数目的传统HDR(高动态鲁棒性)结构。在传统的方案为了提供HDR结构而提供至少一个另外的注入步骤下,本实施例通过修改用于沟道132的杂质掩模而获得认可。另外,该实施例对提供发射极效率的逐渐修改加以简化,由此进一步降低发生可能损坏器件的局部电流细丝的风险。
根据另一个实施例,根据LEBE方案在单元区域410内提供不同沟道群体密度和发射极效率的第一和第二片段410、420。在传统的LEBE(局部增强背侧发射极)方案在低发射极效率区域和高发射极效率区域之间提供陡峭的过渡,从而在陡峭过渡处产生能够在短路模式中改变它的方向的电场——这进而可以产生可能破坏器件的、局部地增加的电流下,该实施例可以提供发射极效率的逐渐改良,意味着更加平滑的电场梯度,从而降低在短路情形中破坏器件的局部电流的风险。改进的器件性能能够通过杂质掩模的简单修改得以实现而不要求另外的过程步骤。另外,在无另外的过程步骤的情况下,沟道的概念能够组合HDR和LEBE的概念。
通过实现沟道132而局部地改良发射极效率可以应用于反向阻断和反向传导半导体器件例如RC-IGBT这两者。
图5A到5D涉及带有沟道132的反向阻断半导体器件的制造。n型杂质被以比较高的注入剂量引入(例如注入)弱n掺杂半导体衬底100a的过程表面102a中。注入剂量可以例如高于1x1016cm-2。注入能量被如此选择,使得直至第一深度地靠近过程表面102a形成重度n掺杂过程层438。过程层438到半导体部分100中至多延伸1μm,例如小于200nm。
图5A示出高掺杂过程层438。掩模层被沉积在过程表面102a上并且被光刻装置图案化以利用掩模片段532形成杂质掩模。掩模片段532例如可以是平行的凸脊(rip)或者均匀地隔开的柱。P型杂质被引入(例如注入)过程表面102a的暴露部分中直至大于第一深度的第二深度。
图5B示出形成沟道132的高掺杂部分132a的、在掩模片段532之下的图5A的过程层438的部分。在掩模片段532之间,p型发射极区131在过程层438之下地延伸到半导体部分100中。过程层438的暴露部分是重度n和p掺杂的。例如通过使用杂质掩模片段532作为蚀刻掩模的蚀刻过程,移除在发射极区131之上的过程层438的重度n和p掺杂部分。
图5C示出由前面的蚀刻过程揭露的剩余的高掺杂发射极区131。执行LTA(激光热退火),其中衬底100被加热并且可以关于第二表面102在目标深度m1中熔化。目标深度m1在第二表面102和由第二深度m2给出的发射极区131的掩埋边缘之间。例如,目标深度m1可以大约是第二深度m2的一半。退火将第二导电类型的杂质从发射极区131向外局部地扩散到低掺杂沟道部分132a的邻接部分中。
图5D示出带有横向收缩的最终沟道132,横向收缩到第二表面102的距离由LTA的目标深度m1限定。
图6涉及一种制造反向阻断半导体器件的方法。第一导电类型的杂质通过过程表面被引入第一导电类型的半导体衬底中以获得延伸到半导体衬底中直至第一深度的过程层(602)。通过提供在过程表面上的杂质掩模的开口,第二、互补导电类型的杂质被引入半导体衬底中以获得延伸到半导体衬底中直至第二深度的发射极区,该第二深度大于第一深度(604)。在发射极区之间形成第一导电类型的沟道。在发射极区之上的过程层的暴露部分被移除(606)。可以在将半导体衬底薄化至目标厚度随后进行该过程。
虽然已经在这里示意并且描述了具体的实施例,但是本领域普通技术人员将会理解,在不偏离本发明的范围的情况下,各种替代的和/或等价的实现可以替代所示出和描述的具体实施例。该申请旨在涵盖在这里讨论的具体实施例的任何调整或者改变。因此,本发明旨在仅仅受到权利要求及其等价形式限制。

反向阻断半导体器件和制造反向阻断半导体器件的方法.pdf_第1页
第1页 / 共28页
反向阻断半导体器件和制造反向阻断半导体器件的方法.pdf_第2页
第2页 / 共28页
反向阻断半导体器件和制造反向阻断半导体器件的方法.pdf_第3页
第3页 / 共28页
点击查看更多>>
资源描述

《反向阻断半导体器件和制造反向阻断半导体器件的方法.pdf》由会员分享,可在线阅读,更多相关《反向阻断半导体器件和制造反向阻断半导体器件的方法.pdf(28页珍藏版)》请在专利查询网上搜索。

1、(10)申请公布号 CN 103972282 A (43)申请公布日 2014.08.06 CN 103972282 A (21)申请号 201410043930.5 (22)申请日 2014.01.30 13/754943 2013.01.31 US H01L 29/739(2006.01) H01L 29/06(2006.01) H01L 29/10(2006.01) H01L 21/331(2006.01) (71)申请人 英飞凌科技股份有限公司 地址 德国瑙伊比贝尔格市坎芘昂 1 12 号 (72)发明人 R. 巴布斯克 C. 耶格 J. 拉文 H-J. 舒尔策 (74)专利代理机构 。

2、中国专利代理(香港)有限公 司 72001 代理人 王岳 徐红燕 (54) 发明名称 反向阻断半导体器件和制造反向阻断半导体 器件的方法 (57) 摘要 本发明涉及反向阻断半导体器件和制造反向 阻断半导体器件的方法。一种反向阻断半导体器 件包括第一导电类型的基极区域和第二、 互补导 电类型的本体区域, 其中基极区域和本体区域形 成pn结。 在基极区域和集电极之间布置包括第二 导电类型的发射极区和至少一个第一导电类型的 沟道的发射极层。沟道延伸通过在基极区域和集 电极之间的发射极层并且在正向阻断状态中减小 泄漏电流。 (30)优先权数据 (51)Int.Cl. 权利要求书 3 页 说明书 10 。

3、页 附图 14 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书3页 说明书10页 附图14页 (10)申请公布号 CN 103972282 A CN 103972282 A 1/3 页 2 1. 一种反向阻断半导体器件, 包括 : 集电极 ; 第一导电类型的基极区域和第二互补导电类型的本体区域, 所述基极区域和本体区域 形成 pn 结 ; 和 发射极层, 所述发射极层被布置在所述基极区域和所述集电极之间并且包括第二导电 类型的发射极区和第一导电类型的沟道, 所述沟道延伸通过在所述基极区域和所述集电极 之间的所述发射极层。 2. 根据权利要求 1 所述的反向阻断半导体。

4、器件, 其中 在反向状态中至少所述沟道的竖直截面被完全地耗尽。 3. 根据权利要求 1 所述的反向阻断半导体器件, 其中 所述第一导电类型是 n 型并且当在所述集电极和所述基极区域之间施加负电压时至 少所述沟道的竖直截面被完全地耗尽。 4. 根据权利要求 1 所述的反向阻断半导体器件, 包括 : 被配置为控制通过所述本体区域的电流的控制部分。 5. 根据权利要求 1 所述的半导体器件, 其中 在于所述集电极和所述本体区域之间施加两伏特的空闲状态中, 所述沟道被完全地耗 尽。 6. 根据权利要求 2 所述的半导体器件, 其中 在所述沟道的竖直截面中, 沿着平行于所述第二表面的线关于在所述沟道中的。

5、净杂质 浓度的积分产生最大 5x1010cm-2的面电荷。 7. 根据权利要求 1 所述的半导体器件, 其中 在所述沟道中的平均净杂质浓度在 5x1013cm-3和 1x1015cm-3之间。 8. 根据权利要求 1 所述的半导体器件, 其中 所述沟道的最窄竖直截面的宽度最大为 1m。 9. 根据权利要求 1 所述的半导体器件, 其中 所述沟道包括低掺杂部分和被夹在所述低掺杂部分和所述集电极之间的重掺杂部分。 10. 根据权利要求 1 所述的半导体器件, 其中 所述沟道包括直接地邻接所述集电极的低掺杂部分。 11. 根据权利要求 1 所述的半导体器件, 其中 所述低掺杂部分和所述集电极形成肖特。

6、基触点。 12. 根据权利要求 11 所述的半导体器件, 其中 所述沟道包括在所述低掺杂部分和所述肖特基触点之间的另外的层, 并且在所述另外 的层中的平均净杂质浓度超过在所述低掺杂部分中的平均净杂质浓度。 13. 根据权利要求 12 所述的半导体器件, 其中 所述沟道包括在所述另外的层和所述肖特基触点之间的间隔区, 并且在所述另外的层 中的平均净杂质浓度超过在所述间隔区中的平均净杂质浓度。 14. 根据权利要求 1 所述的半导体器件, 其中 与在所述发射极层的第二片段中相比, 在所述发射极层的第一片段中, 沟道群体密度 更低。 权 利 要 求 书 CN 103972282 A 2 2/3 页 。

7、3 15. 根据权利要求 14 所述的半导体器件, 其中 第一和第二片段被提供在单元区域中。 16. 根据权利要求 14 所述的半导体器件, 其中 所述第一片段被提供在单元区域中并且所述第二片段被提供在包围所述单元区域的 边缘区域中。 17. 根据权利要求 14 所述的半导体器件, 其中 在第一和第二片段之间的过渡片段中, 朝向所述第二片段所述沟道群体密度逐渐地降 低。 18. 一种半导体器件, 包括 : 集电极 ; 第一导电类型的基极区域和第二互补导电类型的本体区域, 所述基极区域和本体区域 形成 pn 结 ; 和 发射极层, 所述发射极层被布置在所述基极区域和所述集电极之间并且包括第二导电。

8、 类型的发射极区和第一导电类型的沟道, 所述沟道延伸通过在所述基极区域和所述集电极 之间的所述发射极层并且与所述集电极形成肖特基触点。 19. 一种半导体器件, 包括 : 集电极 ; 第一导电类型的基极区域和第二互补导电类型的本体区域, 所述基极区域和本体区域 形成 pn 结 ; 和 发射极层, 所述发射极层被布置在所述基极区域和所述集电极之间并且包括第二导电 类型的发射极区和第一导电类型的沟道, 所述沟道延伸通过在所述基极区域和所述集电极 之间的所述发射极层, 其中 在所述发射极层的第一片段中的沟道群体密度低于在第二片段中的沟道群体密度。 20. 根据权利要求 19 所述的半导体器件, 其中。

9、 所述沟道与所述集电极形成肖特基触点。 21. 根据权利要求 19 所述的半导体器件, 其中 第一和第二片段被提供在单元区域中。 22. 根据权利要求 19 所述的半导体器件, 其中 所述第一片段被提供在单元区域中并且所述第二片段被提供在包围所述单元区域的 边缘区域中。 23. 根据权利要求 19 所述的半导体器件, 其中 在第一和第二片段之间的过渡片段中, 朝向所述第二片段所述沟道群体密度逐渐地降 低。 24. 一种制造反向阻断半导体器件的方法, 所述方法包括 : 将第一导电类型的杂质通过过程表面引入第一导电类型的半导体衬底中以获得延伸 到所述半导体衬底中直至第一深度的过程层 ; 通过提供在。

10、所述过程表面上的杂质掩模的开口将第二、 互补导电类型的杂质引入所述 半导体衬底中以获得延伸直至比所述第一深度更深的第二深度的第二导电类型的发射极 区和在所述发射极区之间的第一导电类型的沟道 ; 和 权 利 要 求 书 CN 103972282 A 3 3/3 页 4 移除在所述发射极区之上的所述过程层的暴露部分。 25. 根据权利要求 24 所述的方法, 包括 : 在浅于所述第二深度的深度中对所述半导体衬底进行激光热退火从而第二导电类型 的杂质在所述沟道的竖直截面中扩散到所述沟道中。 权 利 要 求 书 CN 103972282 A 4 1/10 页 5 反向阻断半导体器件和制造反向阻断半导体。

11、器件的方法 背景技术 0001 虽然典型地在马达控制单元中使用了以单片方式集成续流二极管的 RC-IGBT(反 向传导绝缘栅双极晶体管) , 当RC-IGBT被反向偏压时, 该续流二极管是传导性的, 但是其它 应用例如功率变换器要求沿着两个方向阻断电压的开关。这种单向 (non reverse) 传导或 者反向阻断 IGBT 能够在几微秒中承受短路电流。提供带有增强的短路强度的 IGBT 和其它 半导体器件是理想的。 发明内容 0002 根据一个实施例, 一种反向阻断半导体器件包括第一导电类型的基极区域和第 二、 互补导电类型的本体区域, 其中该基极区域和本体区域形成 pn 结。在基极区域和集。

12、电 极之间, 发射极层包括第二导电类型的发射极区和至少一个第一导电类型的沟道。该沟道 延伸通过在基极区域和集电极之间的发射极层。 0003 根据另一个实施例, 一种半导体器件包括第一导电类型的基极区域和第二、 互补 导电类型的本体区域, 其中该基极区域和本体区域形成 pn 结。在基极区域和集电极之间, 发射极层包括第二导电类型的发射极区并且至少一个第一导电类型的沟道。 该沟道延伸通 过在基极区域和集电极之间的发射极层并且与集电极形成肖特基触点。 0004 根据另一个实施例, 一种半导体器件包括第一导电类型的基极区域和第二、 互补 导电类型的本体区域, 其中该基极区域和本体区域形成 pn 结。在。

13、基极区域和集电极之间, 发射极层包括第二导电类型的发射极区和第一导电类型的沟道。 该沟道延伸通过在基极区 域和集电极之间的发射极层。 在发射极层的第一片段中的沟道群体密度低于在第二片段中 的沟道群体密度。 0005 另一个实施例涉及一种制造反向阻断半导体器件的方法。 第一导电类型的杂质通 过过程表面被引入第一导电类型的半导体衬底中以获得延伸到半导体衬底中直至第一深 度的过程层。 通过提供在过程表面上的杂质掩模的开口, 第二、 互补导电类型的杂质被引入 半导体衬底中以获得延伸到半导体衬底中直至大于第一深度的第二深度的发射极区和在 发射极区之间的第一导电类型的沟道。在发射极区之上的过程层的暴露部分。

14、被移除。 0006 在阅读以下详细说明时并且在查看附图时, 本领域技术人员将会认识到另外的特 征和优点。 附图说明 0007 附图被包括用于提供对于本发明的进一步的理解并且在本说明书中结合并且构 成它的一个部分。附图示意本发明的实施例并且与说明书一起地用于解释本发明的原理。 将易于理解本发明的其它实施例和预期的优点, 因为通过参考以下详细说明, 它们得到更 好的理解。 0008 图 1 是根据一个实施例的、 带有发射极区和沟道的半导体器件的一个部分的概略 截面视图。 说 明 书 CN 103972282 A 5 2/10 页 6 0009 图 2A 是提供完全耗尽沟道的、 根据一个实施例的半导。

15、体器件的一个部分的概略 截面视图。 0010 图 2B 是在沟道和集电极之间提供欧姆触点的、 根据一个实施例的半导体器件的 一个部分的概略截面视图。 0011 图 2C 是在沟道和集电极之间提供肖特基触点的、 根据一个实施例的半导体器件 的一个部分的概略截面视图。 0012 图 2D 是提供肖特基触点和从肖特基触点隔开的另外的层的、 根据一个实施例的 半导体器件的一个部分的概略截面视图。 0013 图 3A 是提供带有横向收缩的沟道的、 根据一个实施例的半导体器件的一个部分 的概略截面视图。 0014 图 3B 是示意图 3A 的半导体器件的正向阻断能力的概略图表。 0015 图 3C 是示出。

16、图 3A 的半导体器件的反向阻断能力的概略图表。 0016 图 3D 是示意图 3A 的半导体器件的正向传导能力的概略图表。 0017 图 4A 是根据另一个实施例的沟槽型 IGBT 的一个部分的概略截面视图。 0018 图 4B 是根据进一步的实施例的、 带有平面栅电极的超级结 IGBT 的一个部分的概 略截面视图。 0019 图 4C 是参考发射极效率的局部变化的、 根据一个实施例的、 带有边缘区域的 IGBT 的一个部分的概略截面视图。 0020 图 5A 是用于示意在利用 n 型杂质的无掩模注入之后制造反向阻断半导体器件的 方法的半导体衬底的概略截面。 0021 图 5B 示出在利用 。

17、p 型杂质的有掩模注入之后图 5A 的半导体衬底。 0022 图 5C 示出在使用杂质掩模作为蚀刻掩模的蚀刻之后图 5B 的半导体衬底。 0023 图 5D 示出在激光热退火之后图 5C 的半导体衬底。 0024 图 6 是用于示意根据进一步的实施例的、 一种制造半导体器件的方法的简化流程 图。 具体实施方式 0025 在以下详细说明中, 对于附图进行参考, 附图形成它的一个部分并且在附图中通 过示意方式示出可以在其中实践本发明的具体实施例。应该理解, 在不偏离本发明的范围 的情况下, 可以利用其它的实施例并且可以作出结构或者逻辑改变。 例如, 为一个实施例示 意或者描述的特征能够用在其它实施。

18、例上或者与其它实施例相结合地使用以给出更进一 步的实施例。本发明旨在包括这种修改和变化。使用不应该被理解为限制所附权利要求的 范围的具体语言描述了实例。 附图未按比例并且仅仅是为了示意性的意图。 为了清楚起见, 如果未另有述及的话, 已经在不同的图中利用相应的附图标记标注了相同的元件。 0026 术语 “具有” 、“包含” 、“包括” 、“构成” 等是开放式的并且该术语指示所陈述的结构、 元件或者特征的存在, 但是并不排除另外的元件或者特征。除了单数之外, 冠词 ( “一” 、“一 个” 和 “该” ) 旨在包括复数, 除非上下文清楚地另有指示。 0027 术语 “电连接” 描述在被电连接的元。

19、件之间的永久低欧姆连接, 例如在所涉及的元 件之间的直接接触或者经由金属和 / 或高掺杂半导体的低欧姆连接。 说 明 书 CN 103972282 A 6 3/10 页 7 0028 附图通过接着掺杂类型 “n” 或者 “p” 地指示 “-” 或者 “+” 而示意相对掺杂浓度。 例如,“n-” 意味着低于 “n” 掺杂区域的掺杂浓度的掺杂浓度, 而 “n+” 掺杂区域具有比 “n” 掺 杂区域更高的掺杂浓度。 相同的相对掺杂浓度的掺杂区域并不是必要地具有相同的绝对掺 杂浓度。例如, 两个不同的 “n” 掺杂区域可以具有相同或者不同的绝对掺杂浓度。图 1 所 示半导体器件 900 可以是 BJT。

20、(双极结型晶体管) 、 晶闸管或者任何类型的单向传导 IGBT, 包括但是不限于被某些作者命名为 “RB-IGBT” (反向 - 阻断 IGBT) 的、 带有增强的反向阻断 能力的 IGBT。以下, 术语 “反向阻断” 将被理解为 “单向传导” 的同义词。 0029 半导体器件 900 基于从单晶半导体材料例如硅 Si、 碳化硅 SiC、 锗 Ge、 硅 - 锗晶体 SiGe、 氮化镓 GaN 或者砷化镓 GaAs 提供的半导体部分 100。在半导体部分 100 中, 第一导 电类型的基极区域 120 和互补第二导电类型的一个或者多个本体区域 115 形成第一 pn 结 pn1。 0030 沿。

21、着半导体部分 100 的第一表面 101 定向的控制结构 111 电耦接到发射极端子 E 并且控制移动的电荷载流子通过本体区域 115 进出基极区域 120 的流动。控制结构 111 可 以是或者可以包括平面或者沟槽型 IGFET(绝缘栅场效应晶体管) 单元, 其中基极区域 120 用作 IGFET 单元的漏极并且 IGFET 的栅电极电连接到栅极端子 G。根据涉及 BJT 的实施例, 控制结构 111 可以包括在基极端子 B 和基极区域 120 之间的电连接和在发射极端子 E 和作 为 BJT 的发射极有效的本体区域 115 之间的电连接。 0031 集电极320直接地邻接与第一表面101相。

22、对的第二表面102。 作为主要成分, 集电 极 320 由铝 Al 或者铜 Cu 组成或者包含它们或者包含铝和 / 或铜的合金, 例如 AlSi、 AlCu 或者 AlSiCu。集电极 320 可以包含一个、 两个、 三个或者更多子层。作为主要成分, 一个或 者多个子层可以包含镍 Ni、 钛 Ti、 银 Ag、 金 Au、 铂 Pt 和钯 Pd 中的至少一种。例如, 子层可 以包含金属硅化物、 金属氮化物, 或者包含 Ni、 Ti、 Ag、 Au、 Pt 和 / 或 Pd 的金属合金。 0032 发射极层 130 被夹在基极区域 120 和集电极 320 之间并且直接地邻接这两者。发 射极层 。

23、130 包括第二导电类型的发射极区 131 和第一导电类型的沟道 132。沟道 132 中的 掺杂水平可以与基极区域 120 中的掺杂水平相同, 但是还可以是不同的。 0033 发射极区 131 和基极区域 120 形成第二 pn 结 pn2。发射极区 131 中的平均净杂质 浓度 (掺杂水平) 例如可以在 1e16cm-3和 1e19cm-3之间。 0034 沟道 132 在基极区域 120 和集电极 320 之间延伸。平行于第二表面 102 的沟道 132 的截面可以是圆形、 椭圆形、 卵形、 不带圆角的矩形例如正方形, 或者带圆角的矩形例如 正方形。根据另一个实施例, 与宽度相比, 沟道。

24、 132 可以显著地即至少 10 倍地更长。除了 在RC-IGBT中的发射极区之间的互补掺杂发射极短路之外, 沟道132被如此设计, 使得它们 在反向阻断状态中不使发射极区 131 短路。 0035 根据一个实施例, 在直接地邻接集电极 320 的沟道 132 的一个部分中的净杂质浓 度是足够低的从而沟道 132 和集电极 320 形成在反向阻断状态中被反向偏压的肖特基触 点。 在此情形中, 由于由肖特基触点诱导的空间电荷区域, 完全的局部耗尽不是绝对地必要 的。根据另一个实施例, 沟道 132 的尺寸和在沟道 132 中的杂质浓度被如此规定, 使得在反 向阻断状态中, 至少沟道 132 的竖。

25、直截面被完全地耗尽。 0036 沟道 132 可以被设计成是足够地窄的并且带有足够低的平均净杂质浓度从而在 标准应用中在正向传导状态中典型的基极电流下它们不会不利地影响正向传导能力。 说 明 书 CN 103972282 A 7 4/10 页 8 0037 在反向阻断状态中对应于第一导电类型的、 热产生的电荷载流子在正向偏压的第 一 pn 结 pn1 处产生或者可以穿过正向偏压的第一 pn 结 pn1 并且作为由该两个 pn 结 pn1、 pn2 形成的本征双极结型晶体管 T1 的基极电流是有效的。沟道 132 对于基极电流的一个 部分将发射极区 131 短路。基极电流的短路部分并不对于双极结。

26、型晶体管 T1 的控制作出 贡献。双极结型晶体管 T1 的增益和由本征双极结型晶体管 T1 支配的泄漏电流被显著地减 小。结果, 总体反向阻断损耗减小而不会不利地显著地影响正向传导和正向阻断能力。对 于正常操作模式和在高温下的操作而言同样如此 例如, 在已经从在此期间半导体器件 900 被加热的短路状态改变到正向阻断状态之 后, 如在下面更加详细地概述地, 正向泄漏电流引起的另外的热应力和热散逸的风险显著 地减小。 0038 以下, 假设第一导电类型为 n 型并且假设第二导电类型为 p 型。同样的考虑适用 于其中第一导电类型为 p 型并且第二导电类型为 n 型的实施例。 0039 图 2A 涉。

27、及其中利用在集电极和发射极端子之间施加的负电压在反向阻断状态中 n 沟道 IGBT 902 的整个沟道 132 被耗尽的实施例。负电压沿着在 p 掺杂发射极区 131 和 n 掺杂基极区域 120 之间以及在 p 掺杂发射极区 131 和沟道 132 之间的第二 pn 结 pn2 产 生耗尽区 RLZ。与延伸到重掺杂发射极区 131 中相比, 耗尽区 RLZ 更深地延伸到低掺杂沟 道 132 中。分配给发射极区 131 的相对的侧壁 131a、 131b 的耗尽区 RLZ 相互融合从而在反 向阻断状态中和在其中在集电极和发射极端子之间不施加任何电压的空闲状态中沟道 132 完全地耗尽。无任何或。

28、者仅仅很少的电子穿过沟道 132。 0040 为了在反向阻断状态中完全地耗尽沟道 132, 沟道 132 中的 n 型杂质 (施主) 的净 数量比邻接沟道 132 的发射极区 131 的第一部分中的 p 型杂质 (受主) 的净数量少得多。根 据一个实施例, 沟道 132 中的净杂质浓度被如此选择, 使得至少在沟道 132 的竖直截面中, 沿着平行于在沟道123的相对的侧壁之间的第二表面102的线关于净杂质浓度的积分产生 在1x1010cm-2和1x1011cm-2之间的面电荷AC。 根据一个实施例, 面电荷最大为2x1010cm-2。 方 程 (1) 作为在 x=x1 处的第一侧壁和 x=x2。

29、 处的第二侧壁之间的杂质分布 N(x) 的函数给出 面电荷 AC。 0041 (1) 。 0042 沟道 132 可以显著地比发射极区 131 更窄。根据一个实施例, 在沟道 132 的最窄 部分中的宽度最大为 1m。 0043 在正向阻断状态中, 通过在基极区域 120 中或者沿着反向偏压的第一 pn 结 pn1 的 电子激发而产生的电子代表用于图 1 的本征双极结型晶体管 T1 的基极电流。被双极结型 晶体管 T1 的增益放大的基极电流在正向阻断状态中产生 n 沟道 IGBT 902 的泄漏电流。因 为在低于 150 摄氏度的正常操作条件下的电荷载流子产生是低的, 所以泄漏电流和泄漏损 耗。

30、是足够低的从而 IGBT 的温度并不升高。 0044 在另一方面, 用于反向阻断半导体器件的很多应用要求半导体器件 900 在几个微 秒中承受短路状况。在短路状况期间, 欧姆传导损耗可以将半导体器件加热到 200 摄氏度 和更高的温度。因为电荷载流子产生速率强烈地依赖于温度, 所以基极电流相应地增加并 说 明 书 CN 103972282 A 8 5/10 页 9 且由泄漏电流的增加引起的损耗可以进一步升高器件温度, 进而导致电荷载流子产生速率 进一步增加。器件被暴露于增加的热应力, 这能够甚至在器件已经从短路状况 (热散逸) 恢 复之后的几个毫秒中破坏该器件。 由电荷载流子产生速率的增加产生。

31、的损耗高于该器件能 够向周边耗散的热能时的最小温度给出在短路状况期间该器件不应该达到的临界温度。 0045 在于第二 pn 结 pn2 处诱导的电压降不会变得足够高以触发空穴到基极区域 120 中的注入时, 沟道 132 清除电荷载流子。换言之, 沟道 132 减小本征双极结型晶体管 T1 的 增益, 从而在相同的电荷载流子产生速率下, 泄漏电流减小。因为泄漏电流减小, 所以泄漏 电流仅仅在更高的温度下才能够触发热散逸。因此, 临界温度转变成更高的值。因为允许 该器件达到更高的温度, 所以该器件能够在短路状况期间吸收更多的热能。 结果, 能够对于 在相同的最大短路电流下更长的短路周期或者对于相。

32、同的短路周期关于更高的短路电流 规定该器件的规格。 0046 在传统的 n 沟道 IGBT 器件中, 控制结构 111 的电子沟道被如此设计, 使得最大短 路电流不能将器件加热到临界温度, 而本发明的实施例对于使得电子沟道适合于其它应用 要求而言给出更大的余地。 0047 在图2B中, n沟道半导体器件900的沟道132包括低掺杂部分132a和被夹在低掺 杂部分 132a 和集电极 320 之间的重掺杂部分 132b。在重掺杂部分 132b 中的平均净杂质浓 度可以在 1x1019cm-3和 5x1020cm-3之间, 例如大约 5x1019cm-3从而沟道 132 和集电极 320 提 供欧。

33、姆触点。沟道 132 的宽度 w1 被如此选择, 使得在反向阻断状态中, 沿着第二 pn 结 pn2 的竖直部分形成的耗尽区在沟道 132 中融合并且沟道 132 并不降低反向阻断能力。 0048 在图 2C 中, n 沟道半导体器件 900 的低掺杂沟道 132 直接地邻接集电极 320。 在直接地邻接集电极 320 的区域中在沟道 132 中的平均净杂质浓度可以在 1x1012cm-3和 1x1017cm-3之间, 例如大约 1x1014cm-3从而作为肖特基触点 SD 在沟道 132 和集电极 320 之间 的界面是有效的。在沟道 132 中的平均净杂质浓度显著地低于在 RC-IGBT 。

34、中在发射极短路 中的净杂质浓度。 0049 在反向阻断状态中, 在集电极和发射极端子之间施加的负电压反向偏压肖特基触 点 SD。肖特基触点作为反向偏压二极管是有效的从而沟道 132 阻断而不降低反向阻断能 力。图 2C 的实施例可以提供比图 2B 的实施例更低的反向泄漏电流和反向导电率。肖特基 触点SD的反向阻断能力并不依赖于沟道宽度w1。 因此可以增加沟道宽度w1从而可以进一 步减小正向泄漏电流。允许肖特基触点的、 在沟道 132 中的最大杂质浓度依赖于直接地邻 接发射极层 130 的集电极 320 的子层的材料。 0050 根据一个实施例, 由铝组成或者包含铝的子层直接地邻接发射极层 13。

35、0 并且在沟 道 132 中的平均净杂质浓度在 1012cm-3和 1019cm-3之间, 例如 1014cm-3。 0051 图 2D 的实施例在低掺杂部分 132a 和肖特基触点 SD 之间提供具有沟道 132 的导 电类型的另外的层 132c 以避免在空间电荷层和肖特基触点 SD 之间的直接接触。该另外的 层 132c 可以在肖特基触点 SD 和低掺杂部分 132a 之间注入。根据一个实施例, 该另外的 层 132c 可以直接地邻接肖特基触点 SD, 由此该另外的层 132c 的掺杂水平高于低掺杂部分 132a的掺杂水平并且低于用于获得肖特基触点SD的最大掺杂水平。 该另外的层132c的。

36、掺 杂浓度可以例如在 1015和 1019施主每 cm3之间。该另外的层 132c 的掺杂水平沿着竖直方 向可以是恒定的或者它可以改变。 说 明 书 CN 103972282 A 9 6/10 页 10 0052 根据所示意的实施例, 沟道 132 的导电类型的低掺杂间隔区 132d 在沟道 132 内将 该另外的层 132c 从肖特基触点 SD 分离。间隔区 132d 的掺杂水平可以大致地与在低掺杂 部分 132a 中的掺杂水平相同。与被允许以获得肖特基触点的掺杂水平相比, 在该另外的层 132c 中的掺杂水平能够是更高的。 0053 图 3A 到 3D 涉及在如在图 3A 中所示低掺杂部分。

37、 132a 中提供带有圆形截面并且在 竖直截面 V1 中带有横向收缩的沟道 132 的 n 沟道 IGBT 902。重掺杂部分 132b 具有大于低 掺杂部分 132a 的第一直径 d1, 例如至少第一直径 d1 的两倍的第二直径 d2。根据所示意的 实施例, 第二直径 d2 是第一直径 d1 的大约五倍。在低掺杂部分 132a 的最窄部分的第一直 径 d1 最大为 1m 时并且在如在方程 (1) 中定义的面电荷 AC 为大约 1.44x1010cm-2时, 竖直 部分 V1 被完全地耗尽从而反向阻断能力得以维持。 0054 图 3B 示出在正向阻断状态中图 3A 的沟道 132 的效应。一组。

38、曲线 401 到 406 相 对于在 200 摄氏度下在集电极端子和发射极端子之间施加的集电极到发射极电压 VCE描绘 正向泄漏电流 ILF。曲线 401 对于等于 0.01m 的重掺杂沟道部分 132b 的直径 d2 描绘 ILF 并且可以近似不带沟道的器件。曲线 402 对于等于 1.22m 的直径 d2、 曲线 403 对于等于 1.3m 的直径 d2、 曲线 404 对于等于 1.4m 的直径 d2、 曲线 405 对于等于 1.6m 的直径 d2 描绘 ILF, 并且曲线 406 对于等于 2m 的直径 d2 给出泄漏电流。在对应于大约 0.5m 的低掺杂沟道部分132a的第一直径d。

39、1的、 等于1.3m的直径d2下, 泄漏电流被以至少50% 减小。进一步加宽沟道开口对于泄漏电流仅仅示出很小的影响。 0055 在图 3C 中, 一组曲线 411 到 416 对于在 200 摄氏度下由图 3B 中的曲线 401 到 406 给出的直径相对于集电极到发射极电压 VCE描绘反向泄漏电流 ILR。沟道的截面面积越大, 反向泄漏电流和反向导电率越大。通过保持沟道 132 足够窄, 例如通过为沟道 132 提供最 大 1m 的最窄直径, 反向泄漏电流的增加能够受到限制。 0056 在图3D中, 在200摄氏度下, 曲线424对于等于1.4m的直径d2相对于集电极到 发射极电压 VCE描。

40、绘正向电流 IFwd并且曲线 426 对于等于 2.0m 的 d2 相对于 VCE描绘 IFwd。 在正向状态中, 沟道 132 代表平行于发射极区 131 的高电阻路径。在低于 1.6m 的第二直 径 d2 的值 (见曲线 425) 和低于大约 1.44x1010cm-2的、 如在方程 (1) 中定义的、 在沟道 132 中的面电荷 AC 下, 几个 mA 的正向电流仍然在沟道 132 之上产生对应于第二 pn 结 pn2 的二 极管电压的电压降并且 IGBT 回跳效应是不可察觉的。在等于 2.0m 的直径 d2 下, 发生显 著的回跳效应。 0057 图 4A 示出带有具有第一表面 101。

41、 和平行于第一表面 101 的第二表面 102 的半导 体部分 100 的反向阻断 IGBT 902。从单晶半导体材料例如硅 Si、 碳化硅 SiC、 锗 Ge、 硅锗晶 体 SiGe、 氮化镓 GaN 或者砷化镓 GaAs 提供半导体部分 100。在第一和第二表面 101、 102 之 间的距离被选择用于实现规定的电压阻断能力并且可以是至少 40m, 例如至少 175m。其 它实施例可以提供带有几百 m 的厚度的半导体部分 100。 0058 半导体部分 100 可以具有边缘长度在几个毫米的范围中的矩形形状。第一和第二 表面 101、 102 的法线限定竖直方向并且垂直于法线方向的方向是横向。

42、方向。 0059 在半导体部分 100 中, 发射极层 130 直接地邻接第二表面 102。发射极层 130 包括 p 掺杂发射极区 131 和 n 掺杂沟道 132。在发射极区中的平均净杂质浓度超过在沟道 132 中的平均净杂质浓度的至少 10 倍。例如, 在发射极区 131 中的平均净杂质浓度可以是至少 说 明 书 CN 103972282 A 10 7/10 页 11 1x1017cm-3, 例如至少 5x1017cm-3, 而在沟道 132 中的平均净杂质浓度最大为 1x1016cm-3, 例如 最大 5x1015cm-3。 0060 集电极 320 直接地邻接第二表面 102 并且被。

43、电连接到发射极区 131。集电极 320 可以包括铝 Al、 铜 Cu 中的至少一种作为主要成分。例如, 集电极 320 包括铝 Al 和铜 Cu 的 合金。集电极 320 可以包含或者可以不包含硅 Si 作为进一步的主要成分。此外, 可以直接 地在第二表面 102 上预见类似例如 Ti、 TiW、 TiN、 Ta、 TaN、 W 的薄扩散阻挡层。 0061 根据其它实施例, 集电极 320 可以包含一个、 两个、 三个或者更多传导子层, 其中, 每一个子层可以包含镍 Ni、 钛 Ti、 银 Ag、 金 Au、 铂 Pt 和钯 Pd 中的至少一种作为主要成分。 例如, 子层可以包含金属硅化物、。

44、 金属氮化物, 或者包含 Ni、 Ti、 Ag、 Au、 Pt, 和 / 或 Pd 的金属 合金。 0062 在半导体部分 100 中, 发射极区 131 和 n 掺杂基极区域 120 形成 pn 结。基极区域 120 可以包括 n 掺杂场停止层 129 和 n 掺杂漂移区 121。场停止层 129 直接地邻接发射极 层 130。在场停止层 129 中的平均净杂质浓度低于在发射极区 131 中的平均净杂质浓度。 例如, 在发射极区 131 中的平均净杂质浓度超过在场停止层 129 中的平均净杂质浓度的至 少五倍。根据一个实施例, 在场停止层 129 中的平均净杂质浓度在 5x1014cm-3和。

45、 1x1017cm-3 之间。 0063 低 n 掺杂漂移区 121 与场停止层 129 形成界面, 该界面实际上平行于第一和第二 表面 101、 102。在漂移区 121 中的平均净杂质浓度低于在场停止层 129 中的平均净杂质浓 度。 根据一个实施例, 在场停止层129中的平均净杂质浓度超过在漂移区121中的平均净杂 质浓度的至少五倍。在漂移区 121 中的平均净杂质浓度例如可以在 1x1012cm-3和 1x1014cm-3 之间。 0064 掩埋栅结构 210 从第一表面 101 延伸到半导体部分 100 中, 其中电介质衬里 205 将掩埋栅结构 210 从半导体部分 100 的半导。

46、体材料分离。掩埋栅结构 210 可以是以规则样 式布置的平行条纹。根据其它实施例, 掩埋栅结构 210 的横向截面区域可以是圆、 椭圆、 卵 形或者矩形, 即带有或者不带圆角的正方形, 或者环。例如两个掩埋栅结构 210 可以形成具 有两个同心环的布置, 其中环可以是圆、 椭圆、 卵形, 或者矩形, 例如带有圆角的正方形。 0065 在掩埋栅结构 210 之间, IGFET(绝缘栅场效应晶体管) 单元可以是控制到基极区 域 120 中的电荷载流子注入的控制结构 111。在每一个 IGFET 单元中, p 型本体区域 115 在 该两个相邻的掩埋栅结构 210 之间或者在环形掩埋栅结构 210 。

47、内延伸。本体区域 115 与漂 移区 121 形成 pn 结。在每一个 IGFET 单元中, 至少一个例如两个 n 型源极区 110 可以从第 一表面 101 延伸到半导体部分 100 中。一个或者两个 p 型接触区 117 在源极区 110 和本体 区域 115 之间形成并且直接地邻接它们这两者。在接触区 117 中的最大净杂质浓度显著地 高于在本体区域 115 中的最大净杂质浓度。例如, 在接触区 117 中的最大净杂质浓度超过 在本体区域 115 中的最大净杂质浓度的至少十倍。 0066 每一个源极区 110 与接触区 115 和本体区域 117 形成 pn 结。源极区 110 直接地 。

48、邻接电介质衬里 205。施加到掩埋栅结构 210 的电势控制在靠近电介质衬里 205 的本体区 域 115 的沟道部分中的少数电荷载流子分布。如果在正向偏压模式中, 施加到掩埋栅结构 210的栅电势超过预定阈值电压, 则n型反型沟道沿着绝缘栅电极在本体区域115中形成并 且正向电流在源极区 110 和集电极 320 之间流动。 说 明 书 CN 103972282 A 11 8/10 页 12 0067 发射电极 310 延伸通过电介质结构 200 的开口并且直接地邻接第一表面 101。电 介质结构 200 将发射电极 310 从掩埋栅结构 210 介电绝缘。可以分别带有或者不带硅地从 铝 A。

49、l、 铜 Cu、 铝铜合金提供发射电极 310。 0068 根据上述实施例之一提供了沟道 132。沟道 132 改进反向阻断 n 沟道 IGBT 902 的 短路能力。 0069 图4B的实施例广泛地对应于图4A的实施例。 替代掩埋栅结构210, 该实施例提供 在半导体部分 100 外侧提供的并且被电介质衬里 205 从半导体部分 100 介电绝缘的平面栅 电极结构 220。另外, 漂移区 121 为超级结结构提供在结构上连接到本体区域 115 的竖直 p 掺杂柱 125。p 掺杂柱 125 与 n 掺杂柱 126 交替。 0070 柱 125、 126 可以是以规则样式布置的平行条纹。根据其它实施例, 或者 p 掺杂或 者 n 掺杂柱 125、 126 或者这两者的横向截面是圆、 椭圆、 卵形或者矩形, 即带有或者不带圆 角的正方形, 或者环。例如环形 p 掺杂柱可以被同心的环形 n 掺杂柱包围并且反之亦然, 其 中环可以是圆、 椭圆、 卵形或者矩形, 。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1