《电子元件封装体及其制造方法.pdf》由会员分享，可在线阅读，更多相关《电子元件封装体及其制造方法.pdf（19页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102800636 A (43)申请公布日 2012.11.28 CN 102800636 A *CN102800636A* (21)申请号 201210311618.0 (22)申请日 2012.08.28 H01L 23/38(2006.01) H01L 21/48(2006.01) (71)申请人 中国科学院微电子研究所 地址 100029 北京市朝阳区北土城西路 3 号 (72)发明人 张静 宋崇申 张霞 (74)专利代理机构 北京汉昊知识产权代理事务 所 ( 普通合伙 ) 11370 代理人 朱海波 何平 (54) 发明名称 电子元件封装体及其制造方法 (5。
2、7) 摘要 本发明公开了一种电子元件封装体结构， 包 括位于封装体内部的耦合在一起的热电制冷单元 和有源元件。所述热电制冷单元包括串联连接的 至少一个N型制冷元件和至少一个P型制冷元件。 相应地， 还提供了两种该电子元件封装体结构的 制作方法。通过将单个或者多个热电制冷单元串 联埋入到多层封装基板中， 为有源元件埋入技术 提供了有效的散热。 解决了三维系统封装， 特别是 有源器件埋入封装技术中热量无法带出的问题， 增加了芯片的散热性能。 (51)Int.Cl. 权利要求书 2 页 说明书 7 页 附图 9 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明。
3、书 7 页 附图 9 页 1/2 页 2 1. 一种电子元件封装体， 包括 位于封装体内部的耦合在一起的热电制冷单元和有源元件。 2. 根据权利要求 1 所述的封装体， 其中所述热电制冷单元通过高导热界面散热层与有 源元件耦合。 3. 根据权利要求 1 所述的封装体， 还包括第一承载板和第二承载板， 其中 所述有源元件和热电制冷单元夹在第一承载板和第二承载板之间 ； 所述有源元件和热电制冷单元的四周包裹着中间介质层。 4. 根据权利要求 3 所述的封装体， 其特征在于， 第一承载板和第二承载板的外表面具 有电路结构， 并且还包括穿过第一承载板和第二承载板的电学接触通孔， 实现热电制冷单 元、 。
4、有源元件的电学引出。 5. 根据权利要求 3 所述的封装体， 其特征在于， 所述第一承载板和 / 或第二承载板的 内表面具有电路结构， 热电制冷单元和 / 或有源元件通过倒装焊技术连接到第一承载板和 / 或第二承载板的内表面上的电路结构。 6. 根据权利要求 1 所述的封装体， 其特征在于， 所述热电制冷单元包括串联连接的至 少一个 N 型制冷元件和至少一个 P 型制冷元件。 7. 根据权利要求 1 所述的封装体， 其特征在于， 所述第一承载板和第二承载板的材料 为有机树脂。 8. 根据权利要求 7 所述的封装体， 其特征在于， 所述第一承载板和第二承载板的材料 为环氧树脂、 双马来酰亚胺 -。
5、 三嗪树脂或者高熔点的液晶聚合物。 9. 根据权利要求 3 所述的封装体， 其特征在于， 所述中间介质层为聚酰亚胺、 聚丙烯或 者低熔点的液晶聚合物材料。 10. 根据权利要求 2 所述的封装体， 其特征在于， 所述高导热界面散热层带有自粘性。 11. 根据权利要求 10 所述的封装体， 其特征在于， 所述高导热界面散热层是导热胶， 导 热硅胶片、 或基于纳米技术的新型界面散热材料。 12. 一种电子元件封装体的制造方法， 包括 ： a） 提供第一承载板， 第一承载板的内表面上形成有图形化的电路结构 ； b） 将有源元件安装到第一承载板的内表面上 ； c） 将热电制冷单元贴装到有源元件上 ； 。
6、d） 提供中间介质层和第二承载板， 在中间介质层上形成有中间空腔， 第二承载板的内 表面上形成有图形化的电路结构 ； e） 将安装有有源元件的第一承载板、 中间介质层、 第二承载板热压积层 ； f） 制作并填充通孔 ； g） 在第一承载板和第二承载板的外表面上形成图形化的电路结构。 13. 根据权利要求 12 所述的方法， 其中步骤 g） 中， 通过涂胶 / 压膜、 曝光、 显影、 蚀刻和 除胶 / 去膜， 在第一承载板和第二承载板的外表面上形成图形化的电路结构。 14. 根据权利要求 12 所述的方法， 其中步骤 b） 中， 所述有源元件的安装的方法为倒装 焊。 15. 根据权利要求 12 。
7、所述的方法， 其中步骤 c） 中， 所述热电制冷单元通过界面散热材 料粘附到有源元件上。 权 利 要 求 书 CN 102800636 A 2 2/2 页 3 16.根据权利要求12所述的方法， 其中步骤f） 中， 通孔通过机械钻孔或激光钻孔形成， 并通过化学沉积或电镀填充。 17. 根据权利要求 12 所述的方法， 其中所述热电制冷单元包括串联连接的至少一个 N 型制冷元件和至少一个 P 型制冷元件。 18. 一种电子元件封装体的制造方法， 包括 ： a） 提供有源元件， 所述有源元件贴装在封装薄膜上 ； b） 将热电制冷单元贴装到有源元件上 ； c） 提供带有中间空腔的中间介质层， 将中间。
8、介质层贴到封装薄膜上， 所述有源元件和 热电制冷单元嵌入中间介质层的中间空腔中 ； d） 形成覆盖中间介质层和热电制冷单元的顶部绝缘层 ； e） 在顶部绝缘层中形成顶部通孔， 与热电制冷单元电学连接， 并在顶部绝缘层的外表 面上形成图形化的电路结构 ； f） 去掉封装薄膜， 形成底部绝缘层 ； g） 在底部绝缘层中形成底部通孔， 与有源元件电学连接， 并在底部绝缘层的外表面上 形成图形化的电路结构。 19. 根据权利要求 18 所述的方法， 其中步骤 a） 中， 所述有源元件的有源面贴装在封装 薄膜上。 20. 根据权利要求 18 所述的方法， 其中步骤 b） 中， 所述热电制冷单元通过界面散。
9、热材 料粘附到有源元件上。 21. 根据权利要求 18 所述的方法， 其中步骤 e） 和 f） 中， 通孔通过机械钻孔或激光钻孔 形成， 并通过化学沉积或电镀填充。 22.根据权利要求18所述的方法， 其中， 所述热电制冷单元包括串联连接的至少一个N 型制冷元件和至少一个 P 型制冷元件。 权 利 要 求 书 CN 102800636 A 3 1/7 页 4 电子元件封装体及其制造方法 技术领域 0001 本发明涉及二维或三维多芯片系统级封装、 封装基板制造、 半导体制冷领域， 尤其 涉及一种埋置热电制冷组件的封装基板结构及加工方法。 背景技术 0002 随着微电子芯片高速度、 高密度、 高性。
10、能的发展， 热管理成了微系统封装中一个非 常重要的问题。在高性能计算机中， 例如服务器、 大型机和超级电脑， 对多芯片组件的散热 将会直接影响计算机的设计性能和操作性能， 而造成系统失效的往往又是局部热量集中而 引起的热点 （hotspot） 。因此， 微电子封装中的散热问题一直是封装设计的关键之一。另 外， 伴随轻薄短小、 高性能便携电子设备的急速增加， 将电子元器件埋入基板内部的所谓后 表面贴装 （post-SMT） 技术已初见端倪。目前， 虽然是以埋置电阻、 电感、 电容等无源元件为 主， 但近年来， 将芯片等有源元件， 连同无源元件全部埋置于基板内部的终极三维封装技术 也在迅速进展之中。
11、。 集成电路中的散热一般是通过芯片向一个具有高导热系数的热扩散器 来传递， 最终通过大表面积的散热片消散于对流气体中封装内的， 可见有源基板埋入热积 累问题不容忽视。 0003 电子封装中所采用的散热方法一般包括空气自然对流、 空气强迫对流、 液体冷却、 热管冷却、 蒸发、 喷射冷却和热电制冷等。空气强迫对流是散热成本最低最常用的散热方 式， 但是由于受制于风冷原理自身 , 散热效果的改善是较小的。液冷对制作工艺以及材料 的要求比较苛刻， 对散热通道的工艺性， 可靠性要求很高， 现有的一些技术还不成熟， 成本 比较高。 一些液体对焊球腐蚀以及电连接的影响， 一定程度上降低了芯片整体的可靠性。 。
12、在 兼顾复杂程度、 成本、 散热效果三方面考虑 , 热电制冷技术是一种行之有效且简单易行的 降温的方法。 0004 热电制冷又称作半导体制冷， 是利用热电效应 （即帕米尔效应） 工作的一种制冷方 法， 即当直流电流通过两种半导体材料组成的电偶时， 其一端吸热， 一端放热的现象。是致 冷还是加热， 以及致冷、 加热的速率， 由通过它的电流方向和大小来决定。单个热电偶产生 的制冷量很小， 把多个热电偶对在电路上串起来形成制冷热电堆， 可以得到较高的制冷系 数。热电制冷的优点是无噪音、 无磨损、 可靠性高、 灵活性强、 无污染等。重掺杂的 N 型和 P 型的碲化铋是用作热电致冷器 （ThermoEl。
13、ectric Cooler， TEC） 的主要半导体材料。 0005 目前对有源芯片埋入技术的散热方法的研究还比较少， 大多是采用散热片 （heat spreader） ， 导热孔或者传导性很好的热界面材料 （TIM） 等， 对于热电制冷单元用于微系 统封装散热的也多集中在表面粘附， 很少有埋入的。Intersil corporation 的 Nirmal K.Sharma 的专利 “Package for integrated circuit with thermal vias and method thereof” （专利号 ： US006861283B2） 中， 基板中添加导热孔进行散热。
14、， 将芯片或模块的散 热问题转移到印刷电路板 PCB， 具有结构简单易实现的特点， 但效率较低。IBM 的 Louis Lu-Chen Hsu 等人在 “Thermoelectric 3d cooling” （公开 （公布） 号 ： US7893529B2） 中， 通过在一个芯片的一面采用薄膜技术制作 TEC 结构后粘到第二个芯片， 从而形成三明治的 说 明 书 CN 102800636 A 4 2/7 页 5 结构实现多芯片堆叠， 并通过电流方向来控制制冷和加热芯片。这种方法制作的 TEC 体 积小， 能分别实现升温和降温， 对特殊场合的芯片有很大的意义， 但这也是限制， 限制两个 芯片必须。
15、一个升温， 一个降温。AMD 的 Charles R.Mathews 等人在 “Integrated circuit cooling devicr” （公开 （公布） 号 ： US6800933B1） 中提出了一种用 TEC 对晶体管进行散热 的结构以及在半导体衬底上制作 TEC 单元的一种方法。英特尔公司的 M. 法拉哈尼等人在 “Thermoelectric 3d cooling” （公开 （公布） 号 ： CN101091246A） 中， 提出了一种在芯片表 面通过薄膜工艺制作 TEC 结构散热的方法和制作 TEC 的工艺， 该方法的缺点是还需要组装 到 PCB 或者基板上， 这样会增大。
16、整个封装体的空间。 发明内容 0006 本发明目的在于为了解决有源芯片或模块埋入多层基板技术带来的散热问题， 提 供一种新的芯片或模块散热的结构， 将热电制冷组件与有源元件埋置于多层基板中， 实现 了系统级封装板， 不但提高了系统的散热效率， 还提高了系统功能的可靠性， 同时使系统更 高密度化和微小型化， 改善信号传输的性能， 降低了生产成本。 0007 为达上述目的， 本发明提供了一种电子元件封装体结构， 该结构包括位于封装体 内部的耦合在一起的热电制冷单元和有源元件。 0008 可选地， 所述热电制冷单元通过高导热界面散热层与有源元件耦合， 所述电子元 件封装体结构还包括第一承载板和第二承。
17、载板， 其中所述有源元件和热电制冷单元夹在第 一承载板和第二承载板之间， 所述有源元件和热电制冷单元的四周包裹着中间介质层。可 选地， 所述热电制冷单元包括串联连接的至少一个N型制冷元件和至少一个P型制冷元件。 0009 可选地， 所述第一承载板和 / 或第二承载板的内表面具有电路结构， 热电制冷单 元和/或有源元件通过倒装焊技术连接到第一承载板和/或第二承载板的内表面上的电路 结构。 0010 相应地， 本发明还提供了两种电子元件封装体的制造方法， 第一种方法包括 ： 0011 a） 提供第一承载板， 第一承载板的内表面上形成有图形化的电路结构 ； 0012 b） 将有源元件安装到第一承载板。
18、的内表面上 ； 0013 c） 将热电制冷单元贴装到有源元件上 ； 0014 d） 提供中间介质层和第二承载板， 在中间介质层上形成有中间空腔， 第二承载板 的内表面上形成有图形化的电路结构 ； 0015 e） 将安装有有源元件的第一承载板、 中间介质层、 第二承载板热压积层 ； 0016 f） 制作并填充通孔 ； 0017 g） 在第一承载板和第二承载板的外表面上形成图形化的电路结构。 0018 本发明提供的该电子元件封装体的第二种制造方法包括 ： 0019 a） 提供有源元件， 所述有源元件贴装在封装薄膜上 ； 0020 b） 将热电制冷单元贴装到有源元件上 ； 0021 c） 提供带有中。
19、间空腔的中间介质层， 将中间介质层贴到封装薄膜上， 所述有源元 件和热电制冷单元嵌入中间介质层的中间空腔中 ； 0022 d） 形成覆盖中间介质层和热电制冷单元的顶部绝缘层 ； 0023 e） 在顶部绝缘层中形成顶部通孔， 与热电制冷单元电学连接， 并在顶部绝缘层的 说 明 书 CN 102800636 A 5 3/7 页 6 外表面上形成图形化的电路结构 ； 0024 f） 去掉封装薄膜， 形成底部绝缘层 ； 0025 g） 在底部绝缘层中形成底部通孔， 与有源元件电学连接， 并在底部绝缘层的外表 面上形成图形化的电路结构。 0026 本发明的特点是在封装基板结构中， 热电制冷单元具有可控的。
20、制冷效率、 灵活的 埋入位置、 简单的工艺步骤、 高的生产率以及优异的可返修性， 整个工艺采用的方法可与平 面半导体工艺兼容， 最终能实现一体化制作。 附图说明 0027 本发明上述的和 / 或附加的方面和优点从下面结合附图对实施例的描述中将变 得明显和容易理解， 其中 ： 0028 图 1 是根据本发明实施例的电子元件封装体的第一种制造方法的一个具体实施 方式的流程图。 0029 图 2 是根据本发明实施例的电子元件封装体的第二种制造方法的一个具体实施 方式的流程图。 0030 图 3a 图 3h 是根据本发明第一实施例的制造根据本发明实施例的电子元件封装 体的各个工艺步骤的示意图。 003。
21、1 图 4a 图 4i 是根据本发明第二实施例的制造根据本发明实施例的电子元件封装 体的各个工艺步骤的示意图。 具体实施方式 0032 下面详细描述本发明的实施例， 所述实施例的示例在附图中示出， 其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。 下面通过参考附 图描述的实施例是示例性的， 仅用于解释本发明， 而不能解释为对本发明的限制。 下文的公 开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开， 下文中对特定例子的部件和设置进行描述。 当然， 它们仅仅为示例， 并且目的不在于限制本 发明。此外， 本发明可以在不同例子中重复参考数字和。
22、 / 或字母。这种重复是为了简化和 清楚的目的， 其本身不指示所讨论各种实施例和 / 或设置之间的关系。此外， 本发明提供了 的各种特定的工艺和材料的例子， 但是本领域普通技术人员可以意识到其他工艺的可应用 于性和 / 或其他材料的使用。另外， 以下描述的第一特征在第二特征之 “上” 的结构可以包 括第一和第二特征形成为直接接触的实施例， 也可以包括另外的特征形成在第一和第二特 征之间的实施例， 这样第一和第二特征可能不是直接接触。 0033 下面对本发明实施例提供的电子元件封装体进行概述， 请参考图 3h 和图 4i。该 电子元件封装体包括位于封装体内部的耦合在一起的热电制冷单元 100、 。
23、200 和有源元件 105、 201。此外， 封装体还包括第一承载板 101、 212， 第二承载板 112、 209 以及中间介质层 111、 208， 其中 ： 0034 所述热电制冷单元 100、 200 通过高导热界面散热层 106、 203 贴在有源元件 105 上、 201 ； 0035 所述热电制冷单元 100、 200 和有源元件 105、 201 夹在第一承载板 101、 212 和第二 说 明 书 CN 102800636 A 6 4/7 页 7 承载板 112、 209 之间 ； 0036 热电制冷单元 100、 200 和有源元件 105、 201 的四周包裹着中间介质。
24、层 111、 208。 0037 其中， 所述第一承载板 101 和第二承载板 112 的上下表面都有金属层 102、 103， 以 及 113 和 114。第一承载板 101 和第二承载板 112 的金属层 102 和 113 分别图形化形成电 路结构。 还包括穿过第一承载板101、 212或第二承载板112、 209， 或者穿过第一承载板101、 212， 第二承载板112、 209以及中间介质层111、 208的电学接触通孔115、 214， 实现热电制冷 单元 100、 200， 有源元件 105、 201 的电学引出。 0038 所述热电制冷单元 105、 200 包括， 至少一个 。
25、N 型制冷元件 109、 206 ； 至少一个 P 型 制冷元件 108、 207 ； 以及将 N 型制冷元件 109、 206 和 P 型制冷元件 108、 207 电连接的多个 导电元件110、 204， 以及N型制冷元件109、 206和P型制冷元件108、 207之间的图形化绝缘 层 107、 205。 0039 下面结合图 1、 图 3a 图 3h 对本发明提供的该电子元件封装体的第一种制造方法 进行介绍。 0040 图 3a 是用于本发明实施例中未图形化的双面覆铜的第一承载板的示意图， 其中 ： 0041 101 第一承载板， 采用环氧树脂、 双马来醯亚胺 - 三嗪树脂或者高熔点的。
26、液晶聚 合物等有机树脂材料。 0042 图 3b 是本发明中在双面覆铜的第一承载板上形成内层电路的剖面图， 其中 ： 0043 102 第一承载板上带有内层电路的金属层 ； 0044 103 第一承载板上不带内层电路的金属层。 0045 图 3c 是本发明中将有源元件有源面倒装连接到双面覆铜第一承载板的剖面图， 其中 ： 0046 104 底部填充胶或者各向异性导电胶或者各向异性导电薄膜 ； 0047 105 有源元件。 0048 图 3d 是本发明中将热电制冷单元粘到有源元件的衬底面的剖面图， 其中 ： 0049 100热电制冷单元组件 ； 0050 106 高导热界面散热材料 ； 0051。
27、 107图形化的绝缘层， 环氧树脂或者焊料等。 0052 108-P 型热电元件， P 参杂的 Bi、 Te 的合金或者其他热电材料。例如， Bi2Te3或 BiSb， 或者例如 PbTe 或 SiGe， 硼、 铝、 镓和铟用作 P 型掺杂剂 ； 0053 109-N 型热电元件， N 参杂的 Bi、 Te 的合金或者其他热电材料。例如， Bi2Te3或 BiSb， 或者例如 PbTe 或 SiGe， 磷、 砷、 锑、 铋、 硒、 碲用作 N 型掺杂剂 ； 0054 110图形化的金属层。 0055 图 3e 是本发明中多层基板的埋置有源元件的结构示意图， 其中 ： 0056 111- 埋置有。
28、源元件的带有中间空腔的介质层， 采用聚酰亚胺、 聚丙烯或者低熔点 的液晶聚合物等材料 ； 0057 112 第二承载板， 采用环氧树脂、 双马来酰亚胺 - 三嗪树脂或者高熔点的液晶聚 合物等有机树脂材料 ； 0058 113 第一承载板上带有内层电路的金属层 ； 0059 114 第一承载板上不带有内层电路的金属层 ； 说 明 书 CN 102800636 A 7 5/7 页 8 0060 图 3f 是本发明中的层压后的多层基板结构剖面图。 0061 图 3g 是本发明中带有通孔的多层基板结构剖面图， 其中 ： 0062 115 多层基板的通孔。 0063 步骤 S101， 提供第一承载板 1。
29、01， 第一承载板的内表面上形成有图形化的电路结 构。如图 3a 所示， 所述第一承载板的上下表面覆盖有金属层 102、 103， 优选为铜层。通过传 统的PCB工艺步骤， 包括压膜、 曝光、 蚀刻和去膜等步骤在金属层102上形成内层电路图形， 如图 3b 所示。第一承载板 101 的材料为环氧树脂、 双马来酰亚胺 - 三嗪树脂或者高熔点的 液晶聚合物等有机树脂， 厚度为 200m250m。 0064 步骤 S102， 如图 3c 所示， 将有源元件 105 安装到第一承载板 101 的内表面上。所 述有源元件的表面具有焊接凸点， 通过倒装焊技术完成焊接贴装， 连接到第一承载板 101 的内层。
30、电路上。连接材料 104 为底部填充胶或者各向异性导电胶或者各向异性导电薄膜。 0065 步骤 S103， 如图 3d 所示， 将热电制冷单元 100 贴装到有源元件 105 上。通过在所 述有源元件 105 裸露的表面粘附一层高导热界面散热层 106 完成的热电制冷单元 100 贴 装。所述高导热界面散热层 106 是导热胶、 导热硅胶片或基于纳米技术的新型界面散热材 料。 热电制冷单元100的工艺制作可以是已公知方法的任何一种， 例如通过薄膜工艺CVD或 者 PVD 的方法制作大约 50m 和约 120m 厚的热电制冷组件。为了得到高的制冷系数， 通 常有几个热电制冷单元串联在一起用， 可。
31、以根据具体的封装要求灵活设置。如图 3d 所示， 一个热电制冷单元通常包括串联连接的至少一个 P 型热电元件 108 和至少一个 N 型热电元 件 109。其中 P 型热电元件 108 和 N 型热电元件 109 嵌在绝缘层 107 中， 绝缘层的材料是环 氧树脂或者焊料等， P 型热电元件材料是 P 型掺杂的 Bi、 Te 的合金或者其他热电材料， N 型 热电元件材料是 N 掺杂的 Bi、 Te 的合金或者其他热电材料， 例如， Bi2Te3或 BiSb， 或者例如 PbTe 或 SiGe。磷、 砷、 锑、 铋、 硒、 碲用作 N 型掺杂剂， 而硼、 铝、 镓和铟用作 P 型掺杂剂。 00。
32、66 步骤S104， 提供中间介质层111和第二承载板112， 在中间介质层上形成有中间空 腔， 第二承载板 112 的内表面上形成有图形化的电路结构。所述第二承载板 112 的上下表 面覆盖有金属层 113、 114， 优选为铜层。通过传统的 PCB 工艺步骤， 包括压膜、 曝光、 蚀刻和 去膜等步骤在金属层 113 上形成内层电路图形， 如图 3e 所示。通过机械钻孔、 激光钻孔或 等离子体刻蚀等方法在中间介质层 111 上形成中间空腔， 用以嵌入有源元件 105 和热电制 冷单元 100。所述中间介质层的材料为聚酰亚胺、 聚丙烯或低熔点的液晶聚合物等， 厚度为 100m200m。 006。
33、7 步骤S105， 将安装有有源元件的第一承载板101、 中间介质层111、 第二承载板112 对准， 进行一次性热压， 如图 3f 所示。其层压结构从下到上依次为 ： 连接有有源元件 105 的 第一承载板 101， 中间介质层 111 和第二承载板 112。制作中需要先进行定位孔的制作， 以 便层压过程中有效地对准。 0068 步骤 S106， 制作并填充通孔 115， 如图 3g 所示。通孔 115 通过机械钻孔或激光钻 孔实现。 随后， 通过化学沉积或电镀填充， 形成有源元件105、 热电制冷单元100等的电学引 出。 0069 步骤 S107， 在第一承载板 101 和第二承载板 1。
34、12 的外表面上形成图形化的电路 结构， 如图 3h 所示， 用于将此封装体结构与其他的电子元器件或基板结构的电学连接。所 述图形化的电路结构可以通过传统的 PCB 工艺步骤， 包括压膜、 曝光、 蚀刻和去膜等步骤形 说 明 书 CN 102800636 A 8 6/7 页 9 成。 0070 需要指出的是， 这只是最简单的多层基板结构， 可以根据电路模块的需求， 进行更 加复杂的结构设计， 例如多个基板结构的复合。 0071 下面结合图 2、 4a 图 4i 对本发明提供的该电子元件封装体的第二种制造方法的 步骤进行介绍。 0072 图 4a 是用于本发明中将有源元件预粘在封装薄膜上的剖面图。
35、， 其中 ： 0073 201- 有源元件 ； 0074 202封装薄膜， 采用聚酰亚胺、 聚丙烯或者其他硅胶制成的薄膜或者胶带。 0075 图 4b 是本发明中将热电制冷单元粘到有源元件的剖面图， 其中 ： 0076 200- 热电制冷单元 ； 0077 203- 高导热界面散热材料 ； 0078 204- 图形化的金属层 ； 0079 205- 图形化的绝缘层， 环氧树脂或者焊料等 ； 0080 206-P 型热电元件， P 参杂的 Bi、 Te 的合金或者其他热电材料。例如， Bi2Te3或 BiSb， 或者例如 PbTe 或 SiGe， 硼、 铝、 镓和铟用作 P 型掺杂剂 ； 008。
36、1 207-N 型热电元件， N 参杂的 Bi、 Te 的合金或者其他热电材料。例如， Bi2Te3或 BiSb， 或者例如 PbTe 或 SiGe， 磷、 砷、 锑、 铋、 硒、 碲用作 N 型掺杂剂。 0082 图 4c 是本发明中将有源元件嵌到带有中间空腔的中间介质层中的剖面图， 其中 ： 0083 208带有中间空腔的中间介质层， 采用聚酰亚胺、 聚丙烯或者低熔点的液晶聚合 物等材料。 0084 图 4d 是本发明中将有源元件嵌到带有中间空腔的介质层后的结构剖面图。 0085 图 4e 是本发明中向将有源元件嵌到带有中间空腔的介质层后的空隙中和上表面 形成一层绝缘层的结构剖面图， 其中。
37、 ： 0086 209环氧树脂， 聚酰亚胺材料， 聚丙烯或者低熔点的液晶聚合物等材料。 0087 图 4f 是本发明中带有通孔和带内置电路的金属层的多层基板结构剖面图， 其中 ： 0088 210金属通孔 ； 0089 211带有内层电路的金属层 ； 0090 图 4g 是本发明中除去封装薄膜后的结构剖面图。 0091 图 4h 是本发明中在结构的背面上形成一层绝缘层的示意图， 其中 ： 0092 212环氧树脂， 聚酰亚胺材料， 聚丙烯或者低熔点的液晶聚合物等材料。 0093 图 4i 是本发明中带有通孔和带内置电路的金属层的多层基板结构剖面图， 其中 ： 0094 213金属通孔 ； 00。
38、95 214- 带有内层电路的金属层。 0096 步骤 S201， 提供有源元件 201， 贴装在封装薄膜 202 上， 如图 4a 所示。封装薄膜 202 是聚酰亚胺、 聚丙烯或者其他硅胶制成的薄膜或者胶带。 0097 步骤 S202， 如图 4b 所示， 将热电制冷单元 200 贴装到有源元件 201 上。通过在所 述有源元件 201 裸露的表面粘附一层高导热界面散热层 203 完成的热电制冷单元 200 贴 装。所述高导热界面散热层 203 是导热胶、 导热硅胶片或基于纳米技术的新型界面散热材 料。热电制冷单元 200 的工艺制作可以是已公知方法的任何一种， 例如可以通过薄膜工艺 说 明。
39、 书 CN 102800636 A 9 7/7 页 10 CVD 或者 PVD 的方法制作大约 50m 和约 120m 厚的热电制冷组件。为了得到高的制冷系 数， 通常有几个热电制冷单元串联在一起用， 可以根据具体的封装要求灵活设置。如图 4b 所示， 一个热电制冷单元通常包括串联连接的至少一个 P 型热电元件 206 和至少一个 N 型 热电元件 207。其中 P 型热电元件 206 和 N 型热电元件 207 嵌在绝缘层 205 中， 绝缘层的材 料是环氧树脂或者焊料等， P 型热电元件材料是 P 掺杂的 Bi、 Te 的合金或者其他热电材料， N 型热电元件材料是 N 掺杂的 Bi、 T。
40、e 的合金或者其他热电材料， 例如， Bi2Te3或 BiSb， 或者 例如 PbTe 或 SiGe。磷、 砷、 锑、 铋、 硒、 碲用作 N 型掺杂剂， 而硼、 铝、 镓和铟用作 P 型掺杂剂。 0098 步骤 S203， 如图 4c 所示， 提供带有中间空腔的中间介质层 208， 将中间介质层 208 贴到封装薄膜 202 上， 所述有源元件 201 和热电制冷单元 200 嵌入中间介质层的中间空腔 中， 如图 4d 所示。通过机械钻孔、 激光钻孔或等离子体刻蚀等方法在中间介质层 208 上形 成中间空腔。 所述中间介质层的材料为聚酰亚胺、 聚丙烯或低熔点的液晶聚合物等， 厚度为 100m。
41、200m。 0099 步骤 S204， 如图 4e 所示， 形成覆盖中间介质层 208 和热电制冷单元 200 的顶部 绝缘层 209， 所述顶部绝缘层 209 同时也填充了中间介质层 208 和有源元件 201、 热电制冷 单元 200 之间的空隙， 其材料是环氧树脂， 聚酰亚胺材料， 聚丙烯或者低熔点的液晶聚合物 等。 0100 步骤 S205， 如图 4f 所示， 在顶部绝缘层 209 中形成顶部通孔 210， 与热电制冷单元 200电学连接， 并在顶部绝缘层209的外表面上形成图形化的电路结构。 通孔210通过机械 钻孔或激光钻孔实现。随后， 通过化学沉积或电镀填充通孔， 并在顶部绝缘。
42、层 209 上制作金 属连线 211， 形成热电制冷单元 200 等的电学引出以及图形化的电路结构。 0101 步骤 S206， 如图 4g 和 4h 所示， 去掉封装薄膜 202， 形成底部绝缘层 212。所述底部 绝缘层 212 的材料是环氧树脂， 聚酰亚胺材料， 聚丙烯或者低熔点的液晶聚合物等。 0102 步骤 S207， 如图 4i 所示， 在底部绝缘层 212 中形成底部通孔 214 与有源元件电学 连接， 并在底部绝缘层 212 的外表面上形成图形化的电路结构。通孔 214 可以通过机械钻 孔、 激光钻孔实现。随后， 通过化学沉积或电镀填充通孔， 并在底部绝缘层 212 上制作金属。
43、 连线 214， 形成有源元件 201 等的电学引出和图形化的电路结构。 0103 本发明结构工艺实现与其它散热方法兼容， 可以灵活的与其它散热结构相结合， 例如埋入式散热片， 添加热界面材料以及添加导热孔等。 0104 虽然关于示例实施例及其优点已经详细说明， 应当理解在不脱离本发明的精神和 所附权利要求限定的保护范围的情况下， 可以对这些实施例进行各种变化、 替换和修改。 对 于其他例子， 本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时， 工艺 步骤的次序可以变化。 0105 此外， 本发明的应用范围不局限于说明书中描述的特定实施例的工艺、 机构、 制 造、 物质组成、 手段。
44、、 方法及步骤。从本发明的公开内容， 作为本领域的普通技术人员将容 易地理解， 对于目前已存在或者以后即将开发出的工艺、 机构、 制造、 物质组成、 手段、 方法 或步骤， 其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结 果， 依照本发明可以对它们进行应用。 因此， 本发明所附权利要求旨在将这些工艺、 机构、 制 造、 物质组成、 手段、 方法或步骤包含在其保护范围内。 说 明 书 CN 102800636 A 10 1/9 页 11 图 1 说 明 书 附 图 CN 102800636 A 11 2/9 页 12 图 2 图 3a 说 明 书 附 图 CN 10280。
45、0636 A 12 3/9 页 13 图 3b 图 3c 图 3d 说 明 书 附 图 CN 102800636 A 13 4/9 页 14 图 3e 说 明 书 附 图 CN 102800636 A 14 5/9 页 15 图 3f 图 3g 说 明 书 附 图 CN 102800636 A 15 6/9 页 16 图 3h 图 4a 图 4b 说 明 书 附 图 CN 102800636 A 16 7/9 页 17 图 4c 图 4d 图 4e 说 明 书 附 图 CN 102800636 A 17 8/9 页 18 图 4f 图 4g 图 4h 说 明 书 附 图 CN 102800636 A 18 9/9 页 19 图 4i 说 明 书 附 图 CN 102800636 A 19 。