《晶体管及其制造方法和降低RTS噪声的图像传感器电路.pdf》由会员分享，可在线阅读，更多相关《晶体管及其制造方法和降低RTS噪声的图像传感器电路.pdf（19页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103035715 A (43)申请公布日 2013.04.10 CN 103035715 A *CN103035715A* (21)申请号 201210210269.3 (22)申请日 2012.06.19 13/250,856 2011.09.30 US H01L 29/78(2006.01) H01L 21/336(2006.01) H01L 27/146(2006.01) (71)申请人 台湾积体电路制造股份有限公司 地址 中国台湾新竹 (72)发明人 洪丰基 施俊吉 伍寿国 (74)专利代理机构 北京德恒律治知识产权代理 有限公司 11409 代理人 章社杲。
2、 孙征 (54) 发明名称 晶体管及其制造方法和降低 RTS 噪声的图像 传感器电路 (57) 摘要 本发明涉及晶体管及其制造方法， 以及降低 随机电报信号 (RTS) 噪声的图像传感器电路。在 一个实施例中， 一种晶体管包括 ： 设置工件中两 个隔离区域之间的沟道。该沟道具有邻近隔离区 域的边缘区域和在隔离区域之间的中心区域。该 晶体管包括设置在沟道上方的栅极电介质， 以及 设置在该栅极电介质上方的栅极。该晶体管包括 邻近所述边缘区域的电压阈值更改部件， 该电压 阈值更改部件被配置为使得沟道的邻近边缘区域 的电压阈值大于沟道的中心区域的晶体管的电压 阈值。本发明还提供了一种晶体管及其制造方法。
3、 和降低 RTS 噪声的图像传感器电路。 (30)优先权数据 (51)Int.Cl. 权利要求书 1 页 说明书 9 页 附图 8 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 9 页 附图 8 页 1/1 页 2 1. 一种晶体管， 包括 ： 沟道， 设置在工件中的两个隔离区域之间， 所述沟道包括邻近所述隔离区域的边缘区 域和位于所述边缘区域之间的中心区域 ； 栅极电介质， 设置在所述沟道上方 ； 栅极， 设置在所述栅极电介质上方 ； 以及 电压阈值更改部件， 邻近所述边缘区域， 被配置为使得所述沟道的邻近所述边缘区域 的电压阈值大于所述沟道的所。
4、述中心区域的所述晶体管的电压阈值。 2. 根据权利要求 1 所述的晶体管， 其中， 施加到所述晶体管的电压所产生的经过所述 沟道的所述中心区域的电流量大于所述沟道的所述边缘区域中的电流量。 3. 根据权利要求 1 所述的晶体管， 其中， 所述电压阈值更改部件形成在所述隔离区域 中， 并且其中， 每个所述隔离区域均包括位于所述工件中沟槽、 设置在所述沟槽的侧壁和底 面上的注入区域、 以及设置在所述沟道内的所述注入区域上方的绝缘材料。 4. 一种制造晶体管的方法， 包括 ： 提供工件 ； 将所述工件图案化， 从而在所述工件中形成两个隔离区域 ； 在所述隔离区域之间的所述工件上方形成栅极电介质 ； 。
5、在所述栅极电介质上方形成栅极 ； 以及 在邻近所述隔离区域的位置上形成电压阈值更改部件。 5. 根据权利要求 4 所述的方法， 其中， 形成所述电压阈值更改部件包括 ： 将所述工件图 案化以形成两个沟槽， 将掺杂剂注入所述沟槽的侧壁和底面， 以及使用隔离材料填充所述 沟槽。 6. 根据权利要求 5 所述的方法， 其中， 将掺杂剂注入所述沟槽的侧壁和底面包括 ： 以大 约60度或更小的注入角度和大约11011/cm2至11013/cm2的剂量实施B注入工艺或P注 入工艺。 7. 根据权利要求 4 所述的方法， 其中， 形成电压阈值更改部件包括 ： 增加所述栅极电介 质邻近所述隔离区域的部分的厚度。
6、。 8. 根据权利要求 7 所述的方法， 其中， 增加所述栅极电介质邻近所述隔离区域的部分 的厚度包括 ： 使用热氧化工艺形成邻近所述隔离区域的所述栅极电介质的至少一部分。 9. 根据权利要求 7 所述的方法， 其中， 增加所述栅极电介质邻近所述隔离区域的部分 的厚度包括 ： 在所述栅极电介质上方形成掩模材料， 将所述掩模材料从所述栅极电介质的 边缘区域去除， 以及将物质注入所述栅极电介质。 10. 一种图像传感器电路， 包括 ： 光电二极管 ； 第一晶体管， 与所述光电二极管相连接 ； 第二晶体管， 与所述第一晶体管相连接 ； 以及 第三晶体管， 与所述第一晶体管和所述第二晶体管相连接， 其。
7、中， 所述第三晶体管包 括 ： 设置在工件中的两个隔离区域之间的沟道、 设置在所述沟道上方的栅极电介质、 以及设 置在所述栅极电介质上方的栅极， 其中， 邻近所述沟道的所述隔离区域的所述第三晶体管 的电压阈值高于所述沟道的所述隔中心区域中的电压阈值。 权 利 要 求 书 CN 103035715 A 2 1/9 页 3 晶体管及其制造方法和降低 RTS 噪声的图像传感器电路 技术领域 0001 本发明涉及半导体领域， 更具体地， 本发明涉及一种晶体管及其制造方法和降低 RTS 噪声的图像传感器电路。 背景技术 0002 半导体器件被广泛应用于， 例如， 各种电子器件应用 ( 诸如， 个人电脑，。
8、 手机， 数码 相机和其他电子设备 ) 中。半导体工业不断通过持续最小部件尺寸来改进各种电子部件部 件 ( 例如， 晶体管， 二极管， 电阻器， 电容器等 ) 的集成密度， 从而将更多的部件集成到指定 区域中。 0003 晶体管是在半导体器件中广泛使用的部件。例如， 单个集成电路 (IC) 上可能具有 数百万个晶体管。 在半导体器件的制造中使用的通用型晶体管是金属氧化物半导体场效应 晶体管(MOSFET)。 在早期MOSFET工艺中， 使用一类掺杂物来产生正沟道晶体管或负沟道晶 体管。最新的设计指的是互补 MOS(CMOS) 器件， 以互补配置使用正沟道器件和负沟道器件。 尽管需要更多的制造步。
9、骤和更多的晶体管， 但是， CMOS 器件仍具有优势， 这是因为它们耗电 少， 并且可以制造得更小、 更快。 0004 一类可以使用 CMOS 工艺制造的器件是 CMOS 图像传感器 (CIS)。CMOS 图像传感器 面临的一个问题是像素源极跟随晶体管中具有大量随机电报信号 (RTS) 噪声， 从而降低了 图像传感器的灵敏度。 RTS噪声往往是通过在CMOS图像传感器中包括放大的源极跟随晶体 管而降低 ； 然而， 包含这样大的器件， 在一些设计中是不可行的。 因此， 本领域亟需改进以使 晶体管设计具有低 RTS 噪声。 发明内容 0005 为了解决现有技术中所存在的问题， 根据本发明的一个方面。
10、， 提供了一种晶体管， 包括 ： 沟道， 设置在工件中的两个隔离区域之间， 所述沟道包括邻近所述隔离区域的边缘区 域和位于所述边缘区域之间的中心区域 ； 栅极电介质， 设置在所述沟道上方 ； 栅极， 设置在 所述栅极电介质上方 ； 以及电压阈值更改部件， 邻近所述边缘区域， 被配置为使得所述沟道 的邻近所述边缘区域的电压阈值大于所述沟道的所述中心区域的所述晶体管的电压阈值。 0006 在该晶体管中， 施加到所述晶体管的电压所产生的经过所述沟道的所述中心区域 的电流量大于所述沟道的所述边缘区域中的电流量。 0007 在该晶体管中， 所述电压阈值更改部件形成在所述隔离区域中， 并且其中， 每个所 。
11、述隔离区域均包括位于所述工件中沟槽、 设置在所述沟槽的侧壁和底面上的注入区域、 以 及设置在所述沟道内的所述注入区域上方的绝缘材料。 0008 在该晶体管中， 所述电压阈值更改部件形成在所述栅极电介质中， 并且其中， 所述 栅极电介质的邻近所述隔离区域的部分的厚度大于所述栅极电介质的中心区域的部分的 厚度。 0009 在该晶体管中， 所述栅极电介质的邻近所述隔离区域的部分的厚度比所述栅极电 说 明 书 CN 103035715 A 3 2/9 页 4 介质的中心区域的部分的厚度多大约 10至 30。 0010 在该晶体管中， 所述栅极的中心区域中的注入掺杂剂的量大于所述栅极邻近所述 隔离区域的。
12、部分中的注入掺杂剂的量。 0011 根据本发明的另一方面， 提供了一种制造晶体管的方法， 包括 ： 提供工件 ； 将所述 工件图案化， 从而在所述工件中形成两个隔离区域 ； 在所述隔离区域之间的所述工件上方 形成栅极电介质 ； 在所述栅极电介质上方形成栅极 ； 以及在邻近所述隔离区域的位置上形 成电压阈值更改部件。 0012 在该方法中， 形成所述电压阈值更改部件包括 ： 将所述工件图案化以形成两个沟 槽， 将掺杂剂注入所述沟槽的侧壁和底面， 以及使用隔离材料填充所述沟槽。 0013 在该方法中， 将掺杂剂注入所述沟槽的侧壁和底面包括 ： 以大约 60 度或更小的注 入角度和大约 11011/。
13、cm2至 11013/cm2的剂量实施 B 注入工艺或 P 注入工艺。 0014 在该方法中， 形成电压阈值更改部件包括 ： 增加所述栅极电介质邻近所述隔离区 域的部分的厚度。 0015 在该方法中， 增加所述栅极电介质邻近所述隔离区域的部分的厚度包括 ： 使用热 氧化工艺形成邻近所述隔离区域的所述栅极电介质的至少一部分。 0016 在该方法中， 增加所述栅极电介质邻近所述隔离区域的部分的厚度包括 ： 在所述 栅极电介质上方形成掩模材料， 将所述掩模材料从所述栅极电介质的边缘区域去除， 以及 将物质注入所述栅极电介质。 0017 在该方法中， 注入所述栅极电介质包括 ： 注入 Ar 或氧化物。。
14、 0018 在该方法中， 增加所述栅极电介质邻近所述隔离区域的部分的厚度包括 ： 在所述 工件上方形成掩模材料， 在形成所述栅极电介质之前， 将物质注入所述工件邻近所述隔离 区域的部分中， 以及去除所述掩模材料。 0019 在该方法中， 注入所述物质包括注入 Ar。 0020 根据本发明的又一方面， 提供了一种图像传感器电路， 包括 ： 光电二极管 ； 第一晶 体管， 与所述光电二极管相连接 ； 第二晶体管， 与所述第一晶体管相连接 ； 以及第三晶体 管， 与所述第一晶体管和所述第二晶体管相连接， 其中， 所述第三晶体管包括 ： 设置在工件 中的两个隔离区域之间的沟道、 设置在所述沟道上方的栅。
15、极电介质、 以及设置在所述栅极 电介质上方的栅极， 其中， 邻近所述沟道的所述隔离区域的所述第三晶体管的电压阈值高 于所述沟道的所述隔中心区域中的电压阈值。 0021 在该图像传感器电路中， 所述第一晶体管包括转移栅极晶体管， 所述第二晶体管 包括复位栅极晶体管， 并且所述第三晶体管包括源极跟随晶体管。 0022 在该图像传感器电路中， 所述光电二极管、 所述第一晶体管、 所述第二晶体管、 以 及所述第三晶体管包括互补金属氧化物半导体 (CMOS) 器件。 0023 在该图像传感器电路中， 所述第一晶体管包括源极、 漏极和栅极， 其中， 所述第二 晶体管包括源极、 漏极和栅极， 其中， 所述第。
16、三晶体管包括源极、 漏极和栅极， 其中， 所述光 电二极管包括第一侧和第二侧， 并且其中， 光电二极管的第一侧与返回电压相连接， 所述光 电二极管的第二侧与所述第一晶体管的源极相连接， 并且所述第一晶体管的漏极与所述第 二晶体管的源极以及所述第三晶体管的栅极相连接。 0024 在该图像传感器电路中， 还包括 ： 第四晶体管， 具有源极、 漏极和栅极， 其中， 所述 说 明 书 CN 103035715 A 4 3/9 页 5 第四晶体管的漏极与所述第三晶体管的源极相连接， 其中， 所述第四晶体管的源极与电流 源相连接， 并且其中， 所述第四晶体管包括行选择晶体管。 附图说明 0025 为了更全。
17、面地理解实施例及其优势， 现将结合附图所进行的描述作为参考， 其 中 ： 0026 图 1 示出了在其中实现了本发明实施例中的新型晶体管的 CMOS 图像传感器电路 的示意图 ； 0027 图 2 示出了图 1 所示的电路布局的俯视图 ； 0028 图 3 示出了根据实施例的电路的示意图， 其中， 本发明的晶体管的俯视图叠加在 该示意图上 ； 0029 图 4 和图 5 示出了根据一个实施例的制造晶体管的方法的截面图 ； 0030 图 6 和图 7 示出了根据另一个实施例的制造晶体管的方法的截面图 ； 0031 图 8 和图 9 示了是根据又一个实施例的制造晶体管的方法的截面图 ； 0032 。
18、图 10 至图 12 示出了根据另一个实施例的制造晶体管的方法的截面图 ； 0033 图 13 示出了本发明的又一个实施例的晶体管的截面图 ； 0034 图14示出了在其中实现了根据本发明的实施例的新型晶体管的CMOS图像传感器 电路的示意图， 其中， 该电路中包括行选择晶体管 ； 0035 相应的标号和标记在不同的图示中通常指代相应的部分， 除非另有说明。这些图 示仅仅用于清楚地说明本实施例的相关方面， 而并不一定按比例绘制。 具体实施方式 0036 下面， 详细讨论本发明各实施例的制造和使用。然而， 应该理解， 本发明提供了许 多可以在各种具体环境中实现的可应用的概念。 所讨论的具体实施例。
19、仅仅示出了制造和使 用本发明的具体方式， 而不用于限制本发明的范围。 0037 本发明的实施例涉及 CMOS 图像传感器的晶体管的设计。在本文中将详细描述新 型晶体管的设计、 其生产方法和使用了新型晶体管的图像传感器电路。 0038 参考图 1， 示出了本发明的实施例的在其中实现了新型晶体管 108 的电路示意图 100。示意图 100 是一种图像传感器， 包括光电二极管 102 和与光电二极管 102 相连接的第 一晶体管 104。第二晶体管 106 与第一晶体管 104 相连接， 第三晶体管 108 与第一晶体管 104 和第二晶体管 106 相连接。电源 110 与第三晶体管 108 相。
20、连接。根据本发明将要在本 文中进一步描述的实施例， 第三晶体管 108 的电压阈值比邻近的第三晶体管 108 的浅沟槽 隔离 (STI) 区域 122 或 122 ( 在图 1 未示出 ； 参见图 5、 图 9、 图 12 和图 13) 高。与 STI 区 域 122 或 122 邻近的第三晶体管 108 的电压阈值的增加降低了第三晶体管 108 和图像传 感器电路 100 的 RTS 噪声， 因为在第三晶体管 108 的沟道 136( 参见图 13) 的中心区域 150 中电流流动更多， 所以远离了在源极跟随晶体管中可能作为 RTS 噪声源的边缘区域 152。 0039 根据本发明的实施例，。
21、 光电二极管102、 第一晶体管104、 第二晶体管106和第三晶 体管108包括CMOS器件。 第三晶体管108在本文中也被称为晶体管或源极跟随晶体管。 第 一晶体管 104、 第二晶体管 106 和第三晶体管 108 均包括源极 S、 漏极 D 和栅极 G。光电二极 说 明 书 CN 103035715 A 5 4/9 页 6 管 102 的第一侧与返回电压或地电位相连接， 光电二极管 102 第二侧与第一晶体管 104 的 源极 S 相连接。第一晶体管 104 的漏极 D 与第二晶体管 106 的源极 S 以及第三晶体管 108 的栅极 G 相连接 ( 例如， 通过引线 112)。第三晶。
22、体管 108 的源极 S 与电流源 110 相连接。 0040 第三晶体管 108 可以包括源极跟随晶体管， 并且可以在漏极 D 处与源跟随电压的 终端 Vsf 相连接。输出电压端 Vo 可以与第三晶体管 108 的源极 S 相连接。第一晶体管 104 可以包括转移栅极晶体管， 并且可以在栅极 G 处与转移栅极电压的端部 Vtx 相连接。如图 所示， 第二晶体管106可以包括栅极复位晶体管， 并且可以在栅极G处与栅极复位电压的端 部 Vgrst 相连接， 并且在漏极 D 处与端部 Vrst 相连接。可选地， 例如， 电路 100 可以包括其 他配置。 0041 图像传感器电路 100 的光电二。
23、极管 102 用于进行光电转换 ( 例如， 积累光信号电 荷或取回与暴露于图像传感器电路 100 的图像相关的信息 )。第一晶体管 104 包括转移栅 极晶体管， 该转移栅极晶体管用于将在光电二极管 102 处所获得的信号电荷转移给第三晶 体管 108， 该第三晶体管 108 包括源极跟随晶体管。第三晶体管 108 可以用于根据在预定 电压增益下所接收到的输入电压来读出和改变输出电压。例如， 第三晶体管 108 用于放大 由第一晶体管 104 所传输的信号。例如， 第二晶体管 106 包括复位晶体管， 用于根据电压端 Vgrst 处接收到复位信号时， 将积累在第二晶体管 104 的栅极 G 处。
24、的信号电荷释放。 0042 图像传感器电路 100 可以包括一个像素的读出电路， 该图像传感器电路包括位于 CMOS 图像传感器的多个像素 ( 未示出 ) 的阵列中的单个光电二极管 102。例如， 该阵列可 以包括数百或数千矩阵排列的像素， 每个矩阵均包括如图1所示的图像传感器电路100。 例 如， 可以将该图像传感器电路 100 应用于数码相机或其他影像设备中。 0043 图 2 示出了图 1 所示的电路 100 的布局的俯视图 ； 可选地， 电路 100 可以包括其他 的布局。图 3 示出了根据实施例的电路 100 的示意图， 其中， 本发明的实施例的晶体管 108 的俯视图叠加在该示意图。
25、上， 示出了工件 120( 图 3 未示出 ； 参见图 4) 上方的晶体管 108 的 源极 S、 漏极 D 和栅极 G 的排列和连接。图 4 至图 13 示出了在栅极 114 上方和下方的 A-A 处的晶体管108的截面图， 在本文中将对其进行进一步描述。 参考图4至图13， 在本文中将 描述形成晶体管 108 的方法的四个实施例， 该晶体管 108 在邻近 STI 区域 122 和 122 处具 有高电压阈值。这些实施例示出了形成电压电压阈值更改部件的可选方式， 该部件将导致 沟道边缘区域的电压阈值相对沟道中心区域的电压阈值较高。 0044 图 4 和图 5 示出了根据第一实施例的制造晶体。
26、管 108 的方法的截面图， 其中， 在填 充绝缘材料 138( 见图 5) 之前， 在 STI 区域 122 的侧壁 128 和底面 130( 见图 4) 上注入掺 杂剂， 形成了注入区域 126。晶体管 108 包括设置在邻近浅沟槽隔离 (STI) 区域 122 的工 件 120 的上方的栅极电介质 134 以及设置在栅极电介质 134 的上方的栅极 114。 0045 如图 4 所示， 为了制造晶体管 108， 首先提供工件 120。例如， 工件 120 可以包括半 导体衬底， 该半导体衬底包含硅或其他半导体材料， 并且可以被绝缘层覆盖。工件 120 还可 以包括其他有源部件或有源电路 。
27、( 未示出 )。例如， 工件 120 可以包括单晶硅上方的氧化 硅。工件 120 可以包括其他导电层或其他半导体元件， 例如， 晶体管、 二极管等。可以使用 化合物半导体 ( 诸如， GaAs、 InP、 Si/Ge 或 SiC) 来代替硅。例如， 工件 120 可以包括绝缘体 上硅 (SOI) 或绝缘体上锗 (GOI) 衬底。例如 ( 未示出 )， 120 工件可能包括一个或多个电子 电路层和/或形成在其上的电子功能电路， 并且可以包括在生产线前道工艺(FEOL)中形成 说 明 书 CN 103035715 A 6 5/9 页 7 的导线、 通孔、 电容器、 二极管、 晶体管、 电阻器、 电。
28、感器和 / 或其他电子部件。 0046 通过在工件 120 的上方形成掩模 132 来将 STI 区域 122 ( 在本文中也被称为隔 离区域 ) 形成在工件 120 中， 并且通过通过光刻将掩模 132 图案化成 STI 区域 122 所期望 的图案。例如， 掩模 132 可以包含氮化硅或其他绝缘材料。然后， 如所示， 掩模 132 在蚀刻 工艺或其他去除工艺中用作掩模， 去除暴露的工件 120 的顶部， 并且为 STI 区域 122 形成 沟槽 124。例如， 该沟槽 124 在纵向上沿着纸面的内外的方向上延伸。该沟槽 124 包括侧 壁 128 和底面 130。如图 4 所示， 只有一条。
29、沟槽 124 ； 然而， 如图 5 所示， 可以为每个晶体管 108 形成两个沟槽 124 或可以环绕着工件 120 的在其中形成了晶体管 108 的区域形成连续 的沟槽。例如 ( 未示出 )， 多个沟槽 124 可以横跨图像传感器电路 100 阵列的工件 120 的表 面形成。 0047 根据第一实施例， 沟槽 124 的侧壁 128 的和底面 130 注入有掺杂剂， 从而形成了 注入区域 126。在注入工艺期间， 掩模 132 仍然留在工件 120 的表面来保护工件 120 的顶 面不被注入。例如， 沟槽 124 的注入工艺可以包括在约 60 度或小于 60 度的角度注入 B、 P， 或其。
30、他物质， 在一些实施例中， 该角度可以是例如约 10 度至 45 度， 剂量约为 11011/cm2至 11013/cm2， 然而， 可选地， 也可以使用其他的注入工艺和参数。例如， 如果第三晶体管 108 包括 NMOS 晶体管， 那么可以注入 B 形成注入区域 126， 则该注入区域 126 包含 p 型掺杂剂 ； 或可选地， 如果第三晶体管 108 包括 PMOS 晶体管， 那么可以注入 P 以形成注入区域 126， 则 该注入区域 126 包含 n 型掺杂剂。注入区域 126 可以包括大致相同的掺杂浓度或在底面 130 和侧壁 128 上包含不同的掺杂浓度。 0048 如图 5 所示，。
31、 沟槽 124 填充有绝缘材料 138。例如， 绝缘材料 138 可以包括二氧化 硅、 氮化硅、 其他绝缘材料或多个层或其组合。使用一次或多次的化学机械抛光和 / 或蚀刻 工艺来去除工件120的顶面上的多余的绝缘材料138和掩模132， 从而暴露出工件的120顶 面和绝缘材料 138。STI 区域 122 包括注入区域 126 和绝缘材料 138。由于注入区域 126， STI 区域 122 具有较高的边缘掺杂浓度。 0049 包含了绝缘材料的栅极电介质 134 形成在工件 120 和 STI 区域 122 上方， 包括导 电材料、 半导体材料或其多层或组合的栅极材料114形成在栅极介电材料1。
32、34上方。 通过光 刻对栅极材料 114 和栅极介电材料 134 进行图案化， 从而形成了设置在工件 120 上方的晶 体管 108 的栅极 114 和栅极电介质 134。在俯视图中， 栅极 114 和栅极电介质 134 沿着 STI 区域 122 的侧面纵向延伸 ( 例如， 在纸面的内外方向上 )。如图所示， 栅极 114 的一部分 和栅极电介质 134 的一部分可以被设置在区域 122 的上方的任意一侧上。可选地， 例如， 栅极 114 的任何部分和栅极电介质 134 的任何部分可以都不位于区域 122 的一部分上方。 如图所示， 在栅极电介质 134 下方的工件 120 内部形成了沟道 。
33、136。注意， 晶体管 108 的源 极和漏极区域 S 和 D 在纸面的内外方向上， 并且在图中由左到右地示出了沟道宽度 136。 0050 与 STI 区域 122 邻近的沟道 136 的中心区域 150 相比， 注入区域 126 增加了晶体 管 108 在边缘区域 152 的电压阈值， 在晶体管 108 的运行期间， 有利地阻止或减少了与 STI 区域 122 邻近的边缘区域 152 处的电流， 并且降低了 RTS 噪声。例如， 注入区域 126 在 STI 区域 122 的边缘 ( 例如， 在 STI 区域 122 的阱处 ) 的较高掺杂浓度导致电流不易于在 STI 区域 122 的边缘。
34、处流动。 0051 图 6 和图 7 示出了根据第二实施例的晶体管 108 的制造方法的截面图。在图 6 和 说 明 书 CN 103035715 A 7 6/9 页 8 图 7( 以及图 8 至 13) 中， 使用与用来描述图 1 至图 5 相同的数字表示各种元件。为了避免 重复， 图 6 和图 7 中的参考标号在本文中不再详细描述。当然， 类似的材料 100、 102、 104、 106 等与在之前的图 1 至图 5 中一样， 都是用来描述各种材料层和部件。 0052 在这个实施例中， 栅极电介质 134 的边缘区域 135 沿栅极 114 的长度方向增加厚 度， 从而在邻近 STI 区域。
35、 122 的位置上的电压阈值高于邻近沟道 136 的中心区域 150 的栅 极电介质 134 的中心区域 133 中的电压阈值。 0053 为了增加栅极电介质 134 的厚度， 栅极介电材料 134 形成在工件 120 的上方。在 所示实施例中， STI 区域 122 的沟道 124 尚未填充绝缘材料 138 ； 可选地， 例如 ( 未显示 )， 可以在形成栅极介电材料 134 之前， 利用绝缘材料 138 填充沟槽 124( 见图 5)。例如， 可以 在120工件的上方沉积或者生长栅极介电材料134。 例如， 栅极介电材料134的厚度包括最 初形成的尺寸 d1， 其中， 尺寸 d1包括大约 。
36、20 埃至 100 埃。可选地， 尺寸 d1可以包括其他值。 0054 如图 6 所示， 掩模 132 形成在栅极介电材料 134 上方。例如， 该掩模 132 可以包含 氮化硅或其他材料。例如， 掩模 132 被图案化， 并且被用作蚀刻工艺期间的掩模， 该蚀刻工 艺形成了栅极电介质 134， 并且还可选地形成了 STI 区域 122 的沟槽 124。如图 6 所示， 掩 模 132 被暴露在回蚀工艺或回拉工艺 (pull-back process) 中， 从而从栅极电介质 134 的 边缘区域 135 的顶面中以及有选择地从工件 120 的其他区域中去除掩模 132 的一部分。 0055 图。
37、 7 所示， 然后， 将工件 120 暴露在注入工艺 140 中， 该注入工艺包括将物质注入 到边缘区域 135 中的栅极电介质 134 中。例如， 在一些实施例中， 注入的物质包括 Ar。在这 些实施例中， 热氧化工艺可以被用来增加在边缘区域 135 中的栅极电介质 134 的厚度。如 另一个实例， 注入的物质也可以包括氧化物， 该氧化物增加了边缘区域 135 中的栅极电介 质 134 的厚度。 0056 例如， 边缘区域135中的栅极电介质134 的厚度可以包括尺寸d2， 其中， 尺寸d2包 括大约 30 埃至 120 埃。可选地， 尺寸 d2可以包括其他值。例如， 在一些实施例中， 尺寸。
38、 d2 比尺寸 d1大了大约 10至 30。 0057 图 8 和图 9 示出了根据又一个实施例的制造晶体管 108 的方法的截面图。如图 8 所示， 在这个实施例中， 在形成栅极介电材料 134 之前， 通过在工件 120 上方形成掩模材料 144 来增加邻近 STI 区域 122 的栅极电介质 134 的厚度。对掩模材料 144 进行图案化， 从 而暴露出邻近 STI 区域 122 的工件 120 的一部分。注意， STI 区域 122 仅仅包含绝缘材料 138， 而不包括第一实施例中示出的注入区域126。 然后， 使用注入工艺142将物质注入到邻 近 STI 区域 122 的工件 120。
39、 中， 并且去除掩模材料 144。例如， 在一些实施例中， 注入工艺 142 可以包括注入 Ar。如所示， 注入工艺 142 使注入区域 146 形成在工件 120 邻近 STI 区 域 122 的区域中。 0058 如图 9 所示， 然后， 在工件 120 上方沉积或形成栅极介电材料 134 。例如， 可以使 用氧化工艺或其他方法形成栅极介电材料 134 。如所示， 由于注入区域 146 中存在下部注 入物质， 所以注入区域 146 中所存在的注入物质使得在边缘区域 135 中形成有较厚的栅极 电介质 134 。 0059 例如， 可以使用热氧化工艺来形成栅极电介质 134 ， 并且注入的 。
40、Ar 使得边缘区域 135 处的注入区域 146 上方的栅极电介质 134 的厚度增大， 相比之下， 工件 120 的非注入区 域所形成的栅极电介质 134 较薄。例如， 在衬底中注入的氩离子促进了氧化物的生长。 说 明 书 CN 103035715 A 8 7/9 页 9 0060 在图6、 图7、 图8、 图9中所示的第二实施例和第三实施例中， 邻近隔离区域122的 边缘的栅极电介质 134 的厚度的增加使邻近隔离区域 122 的晶体管 108 的电压阈值增加。 在一些实施例中， 邻近 STI 区域 122 的栅极电介质 134 边缘区域 135 可以具有厚度尺寸 d2， 该尺寸d2比中心。
41、区域133(例如， 设置在晶体管108的沟槽136的中心区域150的上方) 中的栅极电介质 134 所具有的厚度尺寸 d1大了大约 10至 30。例如， 除了栅极电介质 134 两侧的 STI 区域 122， 边缘区域 135 的距离包括尺寸 d3和 d4， 其中尺寸 d3和 d4可以大 约为 0.03m 到 0.1m， 然而可选地， 尺寸 d3也可以包括其他值。例如， 尺寸 d3和 d4可以 具有大致相同的值或在其他实施例中可以具有不同的值。沿着栅极 114 的长度， 较厚的栅 极电介质 134 边缘区域 135 增大了 STI 区域 122 边缘处的电压阈值， 使得电流不易在 STI 区域。
42、 122 边缘流动。晶体管 108 邻近隔离区域 122 的较高的电压阈值使 RTS 噪声降低。 0061 图 10 至图 12 示出了根据第四实施例的制造晶体管 108 的方法的截面图。在这个 实施例中， 与栅极 114 邻近 STI 区域 122 的边缘部分 156 相比， 栅极 114 在栅极 114 的 中心区域 154 中具有更多的注入的掺杂剂。如图 10 所示， 在工件 120 中形成包含了绝缘材 料 138 的 STI 区域 122 之后， 在工件 120 和 STI 区域 122 的上方形成了栅极介电材料 134。 包括了半导体材料 ( 诸如， 多晶硅或其他材料 ) 的栅极材料。
43、 114 形成在栅极介电材料 134 上方。例如， 栅极材料 114 可以是未掺杂的或轻掺杂的。如实例所述， 栅极材料 114 可以轻 掺杂有浓度约为11011/cm2到11012/cm2的N+材料， 然而， 也可使用其他的掺杂浓度和材 料。如图所示， 例如， 将掩模 144 沉积在栅极材料 114 上方， 该掩模 114 可以包括光刻胶或 光刻胶和硬掩模的组合物。通过光刻对掩模 114 进行图案化， 从而打开栅极材料 114 上方 的掩模 144 中的一个区域。 0062 如图 11 所示， 工件 120 暴露在注入工艺 147 中， 从而在栅极 114 的中心区域 154 中形成比边缘区域。
44、 156 中更高的掺杂浓度。注入工艺 127 可以包含例如在大约 10Kev 到 200Kev 下注入剂量为大约 11014到 11015/cm2的 B、 P、 或 As， 然而， 可选地， 也可以使用 其他的注入工艺和参数。除了沟道 136 的两侧的 STI 区域 122， 边缘区域 156 包括的距离 包括尺寸 d5和 d6， 其中尺寸 d5和 d6可以是大约 0.03m 到 0.1m， 可选地， 尺寸 d5和 d6也 可以是其他值。例如， 尺寸 d5和 d6可以具有大致相同的值， 或可选地在其他实施例中具有 不同的值。然后， 如图 12 所示， 对栅极材料 114 和栅极电介质 134 。
45、进行图案化， 使晶体管 108 所包括的栅极 114 被改变为在边缘区域 156 处掺杂浓度的比在中心区域 154 处的掺杂 浓度更低。栅极 114 的边缘区域 135 处沿栅极 114 的长度方向的低掺杂浓度增加了邻近 STI区域122边缘的晶体管108的电压阈值和邻近沟道136的边缘区域152的电压阈值， 使 电流不易流经 STI 区域 122 边缘， 从而有利地降低或消除了 RTS 噪声。 0063 图 13 示出了根据又一实施例中的晶体管 108 的截面图。根据本发明， 前面描述的 四个实施例组合均可以实现在晶体管 108 中。在所示实施例中， 图 4 和图 5 所示的第一实 施例， 。
46、以及图 10 至图 12 所示的第四实施例分别被实现， 以获得 STI 区域 122 ， 该 STI 区域 122 包括注入区域 126、 绝缘材料 138 以及栅极 114 ， 该栅极 114 具有带有高掺杂浓度的 中心区域 154。无论是图 6 和图 7 所示的第二实施例， 还是图 8 和图 9 所示的第三实施例都 被实现， 以获得栅极电介质 134 ， 该栅极电介质 134 在边缘区域 135 处比在中心区域 133 处更厚。同样的， 任何两个或多个的实施例均可以其他组合方式实现在晶体管 108 的制造 工艺中。 说 明 书 CN 103035715 A 9 8/9 页 10 0064 。
47、在本文所描述的一些实施例中， 在各个制造第三晶体管108的工艺中， 工件120的 某些部分可以被遮蔽。在其他实施例中， 在制造第三晶体管 108 期间， 可以将 CMOS 图像传 感器电路 100 的其他部分 ( 诸如， 光电二极管 102、 第一晶体 104 管、 第二晶体管 106、 引线 112 以及电路 100 的其他元件， 未示出 ) 同时形成。 0065 本发明的实施例的优点包括 ： 提供了新型晶体管 108 的设计， 该设计可以降低 RTS 噪声， 并且不需要通过增大尺寸 ( 例如， 俯视图中的栅极 114/114 ) 来降低 RTS 噪声。在 本文中对实施例进行了描述， 其中，。
48、 STI 区域 122 、 栅极电介质 134 和 / 或栅极 114 被更 改或改变成使得邻近沟道 136 的边缘区域 152、 邻近 STI 区域 122/122 的电压阈值高于沟 道 136 的中心区域 150 的电压阈值， 从而使得更多的电流在晶体管 108 运行期间流经沟道 136 的中心区域 150， 从而通过避免或减少沟道 136 的边缘区域 152 中的电流而有利地降低 了 RTS 噪声。在 STI 区域 122/122 边缘处的较高的电压阈值使得电流流过源极跟随晶体 管 108 的栅极， 从而避开了 STI 区域 122/122 边缘。 0066 晶体管 108 很容易实现在。
49、图像传感器电路 100 制造工艺中。例如， 在本文中所述 的晶体管 108 在 STI 区域 122/122 的边缘具有较高的电压阈值， 在将该晶体管 108 用作 CMOS 图像传感器或有源像素传感器 (APS) 的源极跟随晶体管时， 上述设置对于减少或消除 RTS 噪声特别有用。施加到晶体管 108 的电压所产生的流经沟道 136 的中心区域 150 的电 流量比沟道 136 的边缘区域 152 中的电流量更大。 0067 本发明的实施例也可以应用在其他类型的 APS 中。例如， 如图 14 所示， 可以在具 有与其相连接的行选择晶体管 160 的 APS 中实现这些实施例， 图 14 示出了使用本发明实施 例中所描述的新型晶体管的另一种 CMOS 图像传感器电路的示意图 100， 其中， 本文中所描 述的APS电路中包括源极跟随晶体管108。 如所示， 该行选择。