本发明涉及一种模数转换装置，特别适用于高速动态模拟参数测试。 目前在多通道高速（500KHZ左右）数据采集装置中，尚未见有用单片A/D转换器及低速采样保持器（以下简称采-保器）组成的廉价装置，通常，采用一组价格昂贵的高速采-保器与多片A/D转换器配合使用，工作时该组采-保器同时进入采样状态或同时进入保持状态，由与之相对应的A/D转换器将处于保持状态采-保器内的模拟信号转换成数字量输入计算机中，这种装置不仅价格昂贵，且由于A/D转换器的体积大，所以装置中采用较多的A/D转换器，使整个装置体积增大，乃至不能将其置于计算机箱体内成一整体、方便使用。
综上所述，本发明的目的旨在提供一种价格低，体积小，可以直接置于计算机箱体内以成一整体、方便使用的多通道高速数据采集装置。
发明任务是以如下方式实现的：采用两组采-保器，并使之交替处于保持或采样状态，运用多路转换开关，依次将处于保持状态采-保器中的模拟信号接通传给A/D转换器，将模拟信号转换成数字量输入计算机。其中采-保器可用普通的廉价低速采-保器，A/D转换器可仅用一片，以其每次转换结束的信号，产生下一次A/D转换器的启动脉冲信号，使A/D转换器始终处于连续工作状态。
由于发明装置中用的采-保器是普通的廉价采-保器及仅一片A/D转换器，故该装置不仅成本低，且整个装置体积小，可直接置于计算机箱体内成一整体，方便使用，同时，因A/D转换器始终处连续工作状态，所以能有效地提高A/D转换器的利用率，并实现数据高速采集。
以下结合附图对发明装置作详细描述。
图1是发明装置的原理框图;
图2是四通道双路采样保持电路;
图3是发明装置一种电路实例（以四通道为例）其中的双路采样保持电路由图2示出;
图4是四通道高速数据采集装置的外形图。
参照图1，发明装置可分为主电路和控制电路二部分，其主电路包括由两组采-保器（交替处保持、采样状态）构成的双路采样保持电路1，多路转换开关2，跟随器3，A/D转换器4及数据锁存器5，被采集的多通道模拟信号Ain进入双路采样保持电路1中，经采样和保持后，由多路转换开关2轮流切换，保证将处于保持状态地一组模拟信号依次接通，经跟随器3作阻抗匹配后送入A/D转换器4中，把模拟信号转换成数字量，而后锁存到数据锁存器5内，由计算机将数据取走。上述主电路的工作是在控制电路的控制下实现的，其控制电路包括：整形电路6，分频器7，开关计数电路8，封锁电路9，启动脉冲形成电路10，工作时，一个采样脉冲SC，经整形电路6整形变成了窄脉冲，该窄脉冲一路经分频器7二分频后，到双路采样保持电路1中，使两组采-保器改变采样和保持状态。另一路通过启动脉冲形成电路10产生A/D转换器的第一个启动脉冲信号，以使A/D转换器进行转换，还有一路进入开关计数电路8，使计数器复位，与此同时，由分频器7和开关计数电路8的输出信号共同控制多路转换开关2，使其接通一组处于保持状态的第一通道模拟信号，该信号通过阻抗匹配，进入A/D转换器中。A/D转换器在完成第一次转换后的数字量被存入数据锁存器5内，而用A/D转换器的转换结束信号，一向计算机发取数请求，让计算机把数据锁存器中的数据取走，二去开关计数电路8计数，并与分频器配合，共同控制多路转换开关接通一组处于保持状态的第二通道模拟信号，三经启动脉冲形成电路产生第二个启动脉冲信号，使A/D转换器进行第二次转换。以后类推，均以本次A/D转换结束信号去产生下次A/D转换的启动脉冲信号。其A/D转换器的转换次数等于一个采样脉冲采集进来的模拟信号通道个数。对应一个采样脉冲，当A/D转换器在完成末次转换后，为阻止继续产生A/D转换器转换的启动脉冲信号，在发明装置中又设置了封锁电路9。而当下一个采样脉冲到时，该装置又重复上述全过程，由此可见，A/D转换器一直处于连续工作状态。
为了进一步阐述发明构成，下面以图2，图3电路实例加以说明。
发明装置适用于多通道模拟信号输入，装置中所用的采-保器数量取决于模拟信号通道数，其双路采样保持电路是由数量等于被采集模拟信号通道数两倍的采-保器均分成两组而成。现以最常用的四通道数据采集为例，比如扫描彩色图象，通常一个扫描脉冲对应于画面上一个彩色象点，每个彩色象点又分成R，G，B三基色和N中性四个色电平，对于四通道模拟信号Ain1，Ain2，Ain3，Ain4输入，见图2，采用了八个采-保器，本例中用的是通用廉价低速采-保器LF398，将这八个采-保器均分成上下两组构成双路采样保持电路，称上面4个采-保器A1，A2，A3，A4为A组，下面4个采-保器B1，B2，B3，B4为B组，将模拟信号Ain1输入A1，B1，Ain2输入A2，B2，Ain3输入A3，B3，Ain4输入A4，B4。输入信号分别接到各采-保器的AI脚，来自分频器的信号由P点输入，一路直接接到A组各采-保器的逻辑电平输入端LI脚，另一路经非门G1接到B组各采-保器的逻辑电平输入端LI脚，当分频器的输出信号为低电平时，则A组采-保器的逻辑电平输入端为低电平，A组处于保持状态，而此时B组采-保器的逻辑电平输入端为高电平，B组处于采样状态，这时多路转换开关CD 4501按通道Ain1，Ain2，Ain3，Ain4次序，依次将处保持状态的A1，A2，A3，A4采-保器上的模拟信号接通，并使接通信号A11，A12，A13，A14轮流于F点输出。反之，当分频器输出为高电平时，则B组进入保持状态，A组进入采样状态，这时多路转换开关将依次接通B1，B2，B3，B4采-保器上的模拟信号，并使接通信号A21，A22，A23，A24轮流于F点输出。
参照图3实例，对于四通道模拟信号输入，对应一个扫描脉冲，A/D转换器要进行四次转换。扫描脉冲SC经单稳态触发器（这里用74LS1231中两个单稳态触发器中的一个）整形，使输出1Q脚脉冲形状变窄，该窄脉冲经分频器74LS741二分频后在P点输出，作为双路采样保持电路中两组采-保器交替工作的控制信号，同时该窄脉冲触发74LS1231中的另一个单稳态触发器，在2Q脚输出，经由或门G2，单稳态触发器74LS1232，或门G3和与门G4构成的启动脉冲形成电路，形成A/D转换器MAS 0801的第一个启动脉冲，使A/D转换器转换，把模拟信号转换成数字量，该数字量经非门G5的控制锁存在数据锁存器74LS374中，而MAS 0801的转换结束信号，经非门G5的另外三路：其中一路到双D触发器74LS743产生计算机取数请求;另一路经启动脉冲形成电路，形成A/D转换的第二个启动脉冲，以后第三、第四个启动脉冲均与同样方式形成;还有一路经与门G6至开关计数电路74LS742作计数用。由于或门G3的二个输入端，其一端与单稳态触发器74LS1232的输出端相连，另一端与D触发器74LS743的输出端2Q相连，所以能保证计算机及时取走锁存器内的数据，并迅速反馈A/D转换器转换结束的信号。当第四次A/D转换结束时，为了封锁可能产生的第五个A/D转换启动脉冲，在发明装置中设置了封锁电路，它由与门G6，G7，G9，G4非门G10，G11，G8构成。与门G7的二个输入端与开关计数电路74LS742的二个输出端1Q，2Q相连，这二个输出端可能出现的计数状态有四种：“00”，“01”，“10”，“11”，前三种状态使与门G7的输出一直保持低电平，则与门G9的输出亦一直为低电平，G10输出高电平，这样与门G4的输出取决于或门G3的输出，保证第一、二、三、四个A/D转换器的启动脉冲顺利通过G4，当第三次A/D转换结束，其结束信号一方面形成第四个A/D转换启动脉冲，另一方面使开关计数电路输出端呈“11”状态，这时与门G7输出为高电平，由于G4输出的启动脉冲信号为一脉冲信号，脉冲过后为低电平，而经G11为高电平，这样与门G9二个输入端均为高电平，经非门G10后为低电平，这就禁止了由于第四次A/D转换结束信号的来到而产生第五个A/D转换启动脉冲，从与门G4通过。这里G8输出变为低电平，使开关计数电路输出的“11”状态保持不变。而依靠下一个扫描脉冲到来，经74LS1231整形后输出的窄脉冲，通过G12使开关计数电路输出端1Q，2Q复位为“00”状态。
多路转换开关依次接通模拟信号是在分频器和开关计数电路的控制下进行的，双路采样保持电路中8个采-保器的输出信号加到多路转换开关的CD 4051的输入端，而开关的三个控制端R、S、T，其R、S端分别与开关计数电路的1Q，2Q相连，T端与分频器的1Q端相连。双路采样保持电路中A，B两组采-保器中的哪一组模拟信号可能选通，是受分频器控制的，如果扫描脉冲SC的第一个周期使分频器输出端1Q为低电平，可选通A组的信号A11，A12，A13，A14，则第二个周期使分频器1Q端输出为高电平，可选通B组的信号A21，A22，A23，A24，而具体每一组四个信号中的哪一个信号可选通，受R，S端控制，即受开关计数电路控制，对应开关计数电路的每一种计数状态，仅可选通一个信号。
发明装置外形如图4所示，集装于一块印刷电路板上可直接置于计算机箱体内。本发明装置可广泛应用于各领域中的信号检测的数据采集，凡采样时间在2μs以上者均可使用。