《一种低噪声混频器电路.pdf》由会员分享，可在线阅读，更多相关《一种低噪声混频器电路.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 104124923 A (43)申请公布日 2014.10.29 CN 104124923 A (21)申请号 201410293721.6 (22)申请日 2014.06.25 H03D 7/16(2006.01) (71)申请人 中国电子科技集团公司第三十八研 究所 地址 230001 安徽省合肥市高新技术开发区 香樟大道 199 号 (72)发明人 郭本青 王慧芬 安士全 (74)专利代理机构 深圳市博锐专利事务所 44275 代理人 张明 (54) 发明名称 一种低噪声混频器电路 (57) 摘要 本发明提供一种低噪声混频器电路， 包括噪 声消除跨导输入级、 开。
2、关混频级、 和输出负载级部 分 ； 其中所述噪声消除跨导输入级接收 RF 电压 信号， 将 RF 电压信号转换为电流信号 ； 开关混频 级由本振信号 LO 控制， 对电流信号进行周期性换 向， 将频率从射频变换到中频， 完成频率变换 ； 输 出负载级， 对高频信号进行滤波抑制， 并将相应的 中频信号转换为输出IF电压信号。 本发明的优点 在于 ： 在噪声消除跨导输入级， 通过使用体交叉 耦合方法， 提升跨导级的有效输入跨导， 从而降低 电路的功耗， 兼获得整体的低噪声。 (51)Int.Cl. 权利要求书 2 页 说明书 5 页 附图 4 页 (19)中华人民共和国国家知识产权局 (12)发明。
3、专利申请 权利要求书2页 说明书5页 附图4页 (10)申请公布号 CN 104124923 A CN 104124923 A 1/2 页 2 1. 一种低噪声混频器电路， 其特征在于 ： 包括噪声消除跨导输入级、 开关混频级、 和输 出负载级部分 ； 其中所述噪声消除跨导输入级接收RF电压信号， 将RF电压信号转换为电流 信号 ； 开关混频级由本振信号 LO 控制， 对电流信号进行周期性换向， 将频率从射频变换到 中频， 完成频率变换 ； 输出负载级， 对高频信号进行滤波抑制， 并将相应的中频信号转换为 输出 IF 电压信号。 2. 如权利要求 1 所述的一种低噪声混频器电路， 其特征在于 。
4、： 噪声消除跨导输入级为 差分对称结构， 左右侧结构完全相同， 以左侧为例， 左侧结构包括第一互补晶体管对 Mn1 和 Mp1、 第二互补晶体管对 Mn2 和 Mp2、 第三晶体管 M3 ； 所述噪声消除跨导输入级中， 第一互补晶体管对 Mn1 和 Mp1 的栅极作为射频差分信号 输入， 射频差分信号为一电压信号 VRF+， 并且第二互补晶体管对 Mn2 和 Mp2 的栅极和第一互 补晶体管对 Mn1 和 Mp1 的栅极连接在一起， 第一互补晶体管对 Mn1 和 Mp1 的源极连接至交 流地， 晶体管 Mn2 的源极接地， 晶体管 Mp2 的源极接电源 VDD， 第一互补晶体管对 Mn1 和 。
5、Mp1 的漏极通过耦合电容连接到第三晶体管M3的源极， 左右侧结构中的第三晶体管M3共栅极， 第三晶体管 M3 的源极通过电流源连接到地， 同时第三晶体管 M3 的源极通过串联的反馈电 阻 RF、 信号源电阻 RS和信号源 VS接地， 第三晶体管 M3 的漏极连接到第二互补晶体管对 Mn2 和 Mp2 的漏极。 3. 如权利要求 2 所述的一种低噪声混频器电路， 其特征在于 ： 左侧结构的第三晶体管 M3 的漏极通过电容连接到右侧结构的晶体管 Mn2 的衬底， 同样的， 右侧结构的第三晶体管 M3 的漏极通过电容连接到左侧结构的晶体管 Mn2 的衬底。 4. 如权利要求 2 所述的一种低噪声混。
6、频器电路， 其特征在于 ： 所述开关混频级包含 4 个开关晶体管 M4、 M5、 M6、 M7 和左右侧 PMOS 晶体管 M8、 M9， 输出负载为电阻 RL和电容 CL构 成的 IF 滤波器 ； 开关晶体管 M4 和 M5 的源极连接在一起连接到 PMOS 晶体管 M8 的漏极， 开关晶体管 M6 和 M7 的源极连接在一起连接到 PMOS 晶体管 M9 的漏极， 左右侧 PMOS 晶体管 M8 和 M9 的漏 极分别连接到对应侧的第三晶体管 M3 的漏极， 左右侧 PMOS 晶体管 M8 和 M9 的源极连接到 电源， 控制电压 Vbld施加在左右侧 PMOS 晶体管 M8 和 M9 的。
7、栅极， 本振差分信号 VLO+/-分别从 开关晶体管 M5 和 M6 的栅极连接处、 M4 和 M7 的栅极连接处输入， 开关晶体管 M4 和 M6 以及 开关晶体管 M5 和 M7 的漏极分别连接在一起， 并分别接到输出负载级的两个负载电阻 RL的 负端， 负载电阻RL的正端连接电源VDD， 输出负载级的负载电容CL接在两个负载电阻RL的负 端之间。 5. 如权利要求 2 所述的一种低噪声混频器电路， 其特征在于 ： 在噪声消除跨导输入级， 电感 L1连接在反馈电阻 RF和信号源电阻 RS之间， 电容 Cl连接在电感 L1与信号源电阻 RS之 间的结点和地之间， 电感 L1、 电容 Cl和第。
8、一互补晶体管对 Mn1 和 Mp1 与第二互补晶体管对 Mn2 和 Mp2 的栅极寄生电容构成 型谐振网络， 以获得宽带输入匹配。 6. 如权利要求 4 所述的一种低噪声混频器电路， 其特征在于 ： 在开关混频级， 开关晶体 管 M4 和 M5 的源极连接在一起通过左电感 L2连接到 PMOS 晶体管 M8 的漏极， 开关晶体管 M6 和 M7 的源极连接在一起并通过右电感 L2连接到 PMOS 晶体管 M9 的漏极， 左电感 L2与 M4 和 M5的源极节点寄生电容以及Mn2和Mp2的漏极节点寄生电容构成型谐振网络， 右电感L2 与 M6 和 M7 的源极节点寄生电容以及 Mn2 和 Mp2。
9、 的漏极节点寄生电容构成 型谐振网络， 权 利 要 求 书 CN 104124923 A 2 2/2 页 3 以改善带内增益平坦度。 7. 如权利要求 2 所述的一种低噪声混频器电路， 其特征在于 ： 把晶体管 Mp2 偏置在弱 反型状态。 权 利 要 求 书 CN 104124923 A 3 1/5 页 4 一种低噪声混频器电路 技术领域 0001 本发明属于射频集成电路领域， 尤其涉及一种低噪声混频器电路。 背景技术 0002 随着 CMOS 工艺特征尺寸按比例缩小和电路技术的不断改进， 出现了越来越多的 高性能、 高集成度的无线射频芯片 (RFIC)， 这些芯片已被广泛应用各种制式无线通。
10、信系统， 例如无线局域网 (LAN)、 无线多媒体和家庭无线控制系统的需求显著增长。 0003 混频器是无线收发机中的一个重要模块， 能够实现频率搬移的功能， 其性能决定 着整个收发机的性能。根据噪声级联公式， 如果接收机的第二级单元下变频混频器具备低 噪声特性， 那么第一级单元低噪声放大器可以省去以节约系统功耗， 即可以把低噪声放大 器和混频器融合在一起作为射频接收前端使用。 传统的混频器结构分为有源混频器和无源 混频器。无源混频器的线性度通常会高于有源混频器， 但是无源混频器没有转换增益。相 比之下， 电流换向型有源混频器具备转换增益， 并且工作可靠， 端口隔离度好， 但是其噪声 较高。 。
11、0004 有源混频器的噪声主要来源于开关级的闪烁噪声和射频跨导级的热噪声。 为了降 低开关级的闪烁噪声， 通常的做法是采用如图 1 所示的电流注入型有源混频器 (J.Park,C. H.Lee,B.-S.Kim,and J.Laskar,“Design and analysis of low flicker-noise CMOS mixers for direct-conversion receivers,” IEEE Trans.Microw.Theory Tech.,vol.54,no.12,pp.43724380,Dec.2006.)。它通过恒流源为跨导级提供大部分的 偏置电流， 从而降。
12、低流过开关管的直流电流， 进而降低混频开关级的闪烁噪声。 但这样做的 后果是在开关级的源极引入较大的寄生电容， 同时恒流源本身不提供增益却引入噪声。另 外， 为了进一步提高有源混频器的噪声性能， 需要在射频跨导级采用噪声消除技术以降低 射频跨导级的噪声系数。 发明内容 0005 本发明所要解决的技术问题在于提供一种将低噪声放大器和混频器融合的低噪 声混频器电路， 能够直接作为射频接收机前端工作， 且具有低功耗、 低噪声、 高增益的特点。 0006 本发明是采用以下技术手段解决上述技术问题的 ： 一种低噪声混频器电路， 包括 噪声消除跨导输入级、 开关混频级、 和输出负载级部分 ； 其中所述噪声。
13、消除跨导输入级接收 RF 电压信号， 将 RF 电压信号转换为电流信号 ； 开关混频级由本振信号 LO 控制， 对电流信号 进行周期性换向， 将频率从射频变换到中频， 完成频率变换 ； 输出负载级， 对高频信号进行 滤波抑制， 并将相应的中频信号转换为输出 IF 电压信号。 0007 进一步的， 噪声消除跨导输入级为差分对称结构， 左右侧结构完全相同， 以左侧为 例， 左侧结构包括第一互补晶体管对 Mn1 和 Mp1、 第二互补晶体管对 Mn2 和 Mp2、 第三晶体管 M3 ； 0008 所述噪声消除跨导输入级中， 第一互补晶体管对 Mn1 和 Mp1 的栅极作为射频差分 说 明 书 CN 。
14、104124923 A 4 2/5 页 5 信号输入， 射频差分信号为一电压信号 VRF+， 并且第二互补晶体管对 Mn2 和 Mp2 的栅极和第 一互补晶体管对 Mn1 和 Mp1 的栅极连接在一起， 第一互补晶体管对 Mn1 和 Mp1 的源极连接 至交流地， 晶体管 Mn2 的源极接地， 晶体管 Mp2 的源极接电源 VDD， 第一互补晶体管对 Mn1 和 Mp1 的漏极通过耦合电容连接到第三晶体管 M3 的源极， 左右侧结构中的第三晶体管 M3 共 栅极， 第三晶体管M3的源极通过电流源连接到地， 同时第三晶体管M3的源极通过串联的反 馈电阻RF、 信号源电阻RS和信号源VS接地， 第。
15、三晶体管M3的漏极连接到第二互补晶体管对 Mn2 和 Mp2 的漏极。 0009 优化的， 左侧结构的第三晶体管 M3 的漏极通过电容连接到右侧结构的晶体管 Mn2 的衬底， 同样的， 右侧结构的第三晶体管 M3 的漏极通过电容连接到左侧结构的晶体管 Mn2 的衬底。 0010 进一步的， 所述开关混频级包含 4 个开关晶体管 M4、 M5、 M6、 M7 和左右侧 PMOS 晶 体管 M8、 M9， 输出负载为电阻 RL和电容 CL构成的 IF 滤波器 ； 0011 开关晶体管 M4 和 M5 的源极连接在一起连接到 PMOS 晶体管 M8 的漏极， 开关晶体 管 M6 和 M7 的源极连接。
16、在一起连接到 PMOS 晶体管 M9 的漏极， 左右侧 PMOS 晶体管 M8 和 M9 的漏极分别连接到对应侧的第三晶体管 M3 的漏极， 左右侧 PMOS 晶体管 M8 和 M9 的源极连 接到电源， 控制电压 Vbld施加在左右侧 PMOS 晶体管 M8 和 M9 的栅极， 本振差分信号 VLO+/-分 别从开关晶体管 M5 和 M6 的栅极连接处、 M4 和 M7 的栅极连接处输入， 开关晶体管 M4 和 M6 以及开关晶体管 M5 和 M7 的漏极分别连接在一起， 并分别接到输出负载级的两个负载电阻 RL的负端， 负载电阻 RL的正端连接电源 VDD， 输出负载级的负载电容 CL接在。
17、两个负载电阻 RL 的负端之间。 0012 再进一步地， 在噪声消除跨导输入级， 电感 L1连接在反馈电阻 RF和信号源电阻 RS 之间， 电容 Cl连接在电感 L1与信号源电阻 RS之间的结点和地之间， 电感 L1、 电容 Cl和第一 互补晶体管对 Mn1 和 Mp1 与第二互补晶体管对 Mn2 和 Mp2 的栅极寄生电容构成 型谐振 网络， 以获得宽带输入匹配。 0013 再进一步地， 在开关混频级， 开关晶体管M4和M5的源极连接在一起通过左电感L2 连接到 PMOS 晶体管 M8 的漏极， 开关晶体管 M6 和 M7 的源极连接在一起并通过右电感 L2连 接到 PMOS 晶体管 M9 。
18、的漏极， 左电感 L2与 M4 和 M5 的源极节点寄生电容以及 Mn2 和 Mp2 的 漏极节点寄生电容构成 型谐振网络， 右电感 L2与 M6 和 M7 的源极节点寄生电容以及 Mn2 和 Mp2 的漏极节点寄生电容构成 型谐振网络， 以改善带内增益平坦度。 0014 更进一步地， 通过把晶体管Mp2偏置在弱反型状态， 来抵消强反型饱和区下Mn2和 M3 的二阶非线性和三阶非线性， 且线性基频项得以增强。 0015 本发明的有益效果 ： 0016 (1) 在噪声消除跨导输入级， 通过使用体交叉耦合方法， 提升跨导级的有效输入跨 导， 从而降低电路的功耗， 兼获得整体的低噪声。 0017 (。
19、2) 分别在跨导级输入端和开关混频级输入端， 设计构成 型谐振网络， 以吸收 电路寄生电容， 获得宽带输入匹配和改善带内增益平坦度。 0018 (3) 通过把 PMOS 晶体管 Mp2 偏置在弱反型状态， 来抵消强反型饱和区下复合 NMOS 管 Mn2 和 M3 的二阶非线性和三阶非线性， 且线性基频项得以增强。基本上在不增加系统功 耗， 噪声的情况下提升电路的线性度性能。 说 明 书 CN 104124923 A 5 3/5 页 6 附图说明 0019 图 1 是现有电流注入型有源混频器电路图 ； 0020 图 2 是现有噪声消除低噪放电路图 ； 0021 图 3 是本发明低噪声混频器电路电。
20、路图 ； 0022 图 4 是本发明低噪声混频器电路的噪声消除跨导输入级电路图 ； 0023 图 5 是本发明低噪声混频器电路的输入反射系数图 ； 0024 图 6 是本发明低噪声混频器电路的转换增益图 ； 0025 图 7 是本发明低噪声混频器电路的噪声系数图。 具体实施方式 0026 为了使本发明的目的、 技术方案及优点更加清楚明白， 以下结合附图及实施例， 对 本发明进行进一步详细说明。 0027 请参阅图 3， 本发明低噪声混频器电路包含噪声消除跨导输入级、 开关混频级、 输 出负载级。 0028 噪声消除跨导输入级为差分对称结构， 左右侧结构完全相同， 以左侧为例介绍， 左 侧结构包。
21、括第一互补晶体管对 Mn1 和 Mp1、 第二互补晶体管对 Mn2 和 Mp2、 第三晶体管 M3。 0029 所述噪声消除跨导输入级中， 第一互补晶体管对 Mn1 和 Mp1 的栅极作为射频差分 信号输入， 射频差分信号为一电压信号 VRF+， 并且第二互补晶体管对 Mn2 和 Mp2 的栅极和第 一互补晶体管对 Mn1 和 Mp1 的栅极连接在一起， 第一互补晶体管对 Mn1 和 Mp1 的源极连接 至交流地， 晶体管 Mn2 的源极接地， 晶体管 Mp2 的源极接电源 VDD， 第一互补晶体管对 Mn1 和 Mp1 的漏极通过耦合电容连接到第三晶体管 M3 的源极， 左右侧结构中的第三晶。
22、体管 M3 共 栅极， 第三晶体管M3的源极通过电流源连接到地， 同时第三晶体管M3的源极通过串联的反 馈电阻RF、 信号源电阻RS和信号源VS接地， 第三晶体管M3的漏极连接到第二互补晶体管对 Mn2 和 Mp2 的漏极， 且左侧结构的第三晶体管 M3 的漏极通过电容连接到右侧结构的晶体管 Mn2 的衬底， 同样的， 右侧结构的第三晶体管 M3 的漏极通过电容连接到左侧结构的晶体管 Mn2 的衬底。 0030 需要说明， 该射频跨导级是基于如图 2 所示的噪声消除低噪放技术 (Ke-Hou Chen,and Shen-Iuan Liu,Inductorless Wideband CMOS L。
23、ow-Noise Amplifi ers Using Noise-Canceling Technique,IEEE Trans.Circuits Syst.I:regular papers,vol.59,no. 2,pp.305-314,2012) 的进一步改进加以实现。 0031 所述开关混频级包含 4 个开关晶体管 M4、 M5、 M6、 M7 和左右侧 PMOS 晶体管 M8、 M9， 输出负载为电阻 RL和电容 CL构成的 IF 滤波器。 0032 开关晶体管 M4 和 M5 的源极连接在一起连接到 PMOS 晶体管 M8 的漏极， 开关晶体 管 M6 和 M7 的源极连接在一起连接到。
24、 PMOS 晶体管 M9 的漏极， 左右侧 PMOS 晶体管 M8 和 M9 的漏极分别连接到对应侧的第三晶体管 M3 的漏极， 左右侧 PMOS 晶体管 M8 和 M9 的源极连 接到电源， 控制电压 Vbld施加在左右侧 PMOS 晶体管 M8 和 M9 的栅极。本振差分信号 VLO+/-分 别从开关晶体管 M5 和 M6 的栅极连接处、 M4 和 M7 的栅极连接处输入。开关晶体管 M4 和 M6 以及开关晶体管 M5 和 M7 的漏极分别连接在一起， 并分别接到输出负载级的两个负载电阻 说 明 书 CN 104124923 A 6 4/5 页 7 RL的负端， 负载电阻 RL的正端连接。
25、电源 VDD。输出负载级的负载电容 CL接在两个负载电阻 RL的负端之间。 0033 在本实施方式中， 通过调整控制电压 Vbld， 可以调节电流注入的大小， 在开关管尺 寸固定条件下从而达到对开关管电流以及其跨导 gmsw的调节控制， 实现对跨导级等效跨导 Gmeff， bst的调节控制。 0034 本发明的工作原理简述为 ： 在本振差分信号VLO(t)控制下， 开关晶体管M4和M5对 RF 信号电流 iRF+进行周期换向调制， 从而完成频率从射频变换到中频， 而第一互补晶体管 对 Mn1 和 Mp1、 第二互补晶体管对 Mn2 和 Mp2、 第三晶体管 M3 将 RF 电压 VRF+转换到。
26、 RF 电流 信号 iRF+。 0035 其中， 噪声消除跨导输入级如图 4 所示， 使用了衬底交叉耦合方法来提升其有效 跨导， 具体地， 跨导级有效跨导 Gmeff， bst可以表示为 ： 0036 0037 这里， gmn2、 gmnb2和 gmsw是 Mn2 跨导、 体跨导和开关混频级跨导。Fbst为跨导提升因 子。Rs 和 RF为信号源电阻和反馈电阻。进而， 晶体管 Mn2 的有效跨导 gmn2eff可以表示为 ： 0038 0039 由上面二个公式可以看到， 在 Rs 为标准 50 欧姆时候， 出于噪声考虑， RF数值需要 比较大。于是， 基于晶体管 Mn1、 Mp1 的噪声抵消原理。
27、， 要求 gmn2较大， 对应大的功耗。这里， 通过合理选择 gmsw， 可以实现二个公式的分母小于 1 且大于 0。于是 Gmeff， bst和 gmn2eff都得到 了提升， 功耗得以降低。此时对应的 Mn1、 Mp1 噪声消除条件为 ： 0040 gmn2effRs gm3(Rs+RF) (3) 0041 再进一步地， 如图 4 所示， 非线性输出电流 io可以表述为 vx的高阶展开式 ： 0042 0043 其中， gij是晶体管 Mn2、 Mp2 和 M3 的第 j 阶 I-V 展开系数 ( 其中 i 代表 n， p 和 q。 j 分别取 1， 2 和 3)。同时 x， y 节点的小。
28、信号传递函数为 ： 0044 0045 由于 b 通常为负值。gn1-bgq1、 gn2+b2gq2和 gn3-b3gq3项均呈叠加关系， 只要把 Mn2 和 M3 偏置在相同的过驱动电压下， Mn2 和 M3 可被整体视为有着对齐的二阶， 三阶非线性系数 的单个复合晶体管。注意到弱反型下的 PMOS 晶体管 Mp2 和饱和区下的复合 NMOS 晶体管 Mn2 和 M3 有相同的二阶非线性极性和相反的三阶非线性极性。故等式中的二阶非线性项 gn2+b2gm2-gp2得以削弱， 三阶非线性项 gn3-b3gm3+gp3得以消除， 而线性基频项得以增强。 0046 再进一步地， 如图3所示， 在噪。
29、声消除跨导输入级， 电感L1连接在反馈电阻RF和信 说 明 书 CN 104124923 A 7 5/5 页 8 号源电阻RS之间， 电容Cl连接在电感L1与信号源电阻RS之间的结点和地之间， 在噪声消除 跨导输入级， 电感 L1、 电容 Cl和第一互补晶体管对 Mn1 和 Mp1 与第二互补晶体管对 Mn2 和 Mp2 的栅极寄生电容构成 型谐振网络， 以获得宽带输入匹配 ； 在开关混频级， 开关晶体管 M4 和 M5 的源极连接在一起通过左电感 L2连接到 PMOS 晶体管 M8 的漏极， 开关晶体管 M6 和 M7 的源极连接在一起并通过右电感 L2连接到 PMOS 晶体管 M9 的漏极。
30、， 左电感 L2与 M4 和 M5 的源极节点寄生电容以及Mn2和Mp2的漏极节点寄生电容构成型谐振网络， 右电感L2与 M6 和 M7 的源极节点寄生电容以及 Mn2 和 Mp2 的漏极节点寄生电容构成 型谐振网络， 以 改善带内增益平坦度。 0047 本发明采用 0.13m CMOS 工艺， 仿真结果为 ： 在 1.5V 电源电压下， 消耗的直流偏 置电流为 17mA。LO 驱动功率为 -2dBm。其中 RF和 RL分别被设置为 300 和 150。在模 拟过程中， 中频频率总是保持在恒定的 250MHz， 而射频差分信号 VRF和本振差分信号 VLO的 频率被同步改变， 且本振频率比射频。
31、频率低 250MHz。 0048 如图 5 所示， 给出了模拟的输入反射系数。可以看出， 没有 L1和 C1， 优于 -10dB 的 S11 带宽仅覆盖 0.5-2.5GHz。由于 型输入匹配网络的谐振， 匹配带宽被有效地拓展到 0.5-5.8GHz 范围内。如图 6 所示， 显示了模拟增益的变化结果。该图还包括无电感 L2的模 拟结果。由电感 L2组成的级间 型网络的重要性得以清楚地显现 ： 其相对于无 L2的模拟 结果， 增益变得平滑。图 7 给出模拟的双边带噪声指数 NF(NFDSB)。它也显示了无噪声消除 ( 关掉 Mn2)， 无电流注入技术下 ( 关掉 M8 和 M9) 的噪声仿真结。
32、果。这表明， 在整个频段内， 这些噪声改进技术降低了 NF 大约 3.8dB。使用等幅双音 5.0GHz 和 5.005GHz 的测试信号来 测试混频器的线性度， 获得的输入参考三阶截取点(IIP3)为2.5dBm。 和现有的电流注入型 有源混频器相比， 本方法由于体交叉耦合， 型谐振网络， 和线性化技术的使用实现了好的 带宽， 功耗， 线性度。 0049 以上所述仅为本发明的较佳实施例而已， 并不用以限制本发明， 凡在本发明的精 神和原则之内所作的任何修改、 等同替换和改进等， 均应包含在本发明的保护范围之内。 说 明 书 CN 104124923 A 8 1/4 页 9 图 1 图 2 说 明 书 附 图 CN 104124923 A 9 2/4 页 10 图 3 图 4 说 明 书 附 图 CN 104124923 A 10 3/4 页 11 图 5 图 6 说 明 书 附 图 CN 104124923 A 11 4/4 页 12 图 7 说 明 书 附 图 CN 104124923 A 12 。