动态存储器及测试动态存储器之方法 【技术领域】
本发明涉及根据权利要求1的前序部分所述的一种动态存储器和根据权利要求8的前序部分所述的一种测试一个动态存储器的方法。
背景技术
通常，中断电路或芯片在晶圆阶段已经被测试过了，那就是说，在被封装之前。此一测试在半导体存储器的例子中特别重要，尤其是在动态存储器或DRAMs(动态随机存取存储器)的例子中，因为存储器单元个别的失败使得全部的存储器不可使用。当储存容量特别是动态存储器的容量增加时，测试时钟大大地增加且涉及引起一可预期的部分的总制造成本。因为制造成本在此标准产品的例子中系一重要的经济要素，其系被产生于高体积，极大的努力系被着手进行以降低该制造成本。一种方法包含降低动态存储器之测试时钟。另外的方法包含测试一复数的存储器在平行的方向。昂贵的制造测试器之容量系由于此较佳的被使用。再者，在测试期间的生产量系被增加。
一种第三方法采取一稍微不同的方向：一特殊逻辑用以测试系被整合在一动态存储器之上且支持或甚至完全地取代外部测试。这是已经被了解从逻辑电路的范围，该处所谓的BIST(建立在自身测试)模块其作为微处理器之(自身)测试系被整合例如在复杂的微处理器上。为此目的，BIST模块处理测试程序用以测试个别地处理器模块。功能性的测试程序系占优势地被使用。BIST模块产生相应的测试模式。一外部的测试系因此较短或有时甚至可以被省略。特别是一外部测试器所造成有用的信号的数量因此可预期地被缩减。再者，此一组件亦可被测试在操作期间而无一外部自动测试机械。
对于一完全自身测试，一测试控制器或一BIST模块必须可以控制时钟的选择。通常，此对于功能测试并不引起任何问题因为必要的频率典型地位于MHz的范围。作为时钟基础，一具有一整合的测试控制器的芯片利用一外部振荡器计时用于芯片。
然而，此方法引起动态存储器的问题。这是因为后者对于一完全自身测试要求在某种程度上非常慢的振荡器计时。此计时具有至今藉由特殊振荡器被提供，其系被呈现在制造测试器且其可以被独立地且不同步地程序化藉由实际测试模式之战时控制。然而，精确地这些缓慢时钟基础支配测试时钟。因此，一制造测试器系被要求更长。测试生产率系据此而被降低。
存储器单元在功能性测试之周期的更新应该被叙述于此如同一动态存储器测试序列的一范例其要求一特别缓慢的时钟基础。进一步的范例是个别的存储器单元之维持时钟之测量或者所谓的碰撞测试。每一个的这些测试需要一缓慢时钟基础在微秒或甚至毫秒时钟范围。
【发明内容】
因此，本发明的目的是提出一动态存储器以及一种方法用来测试一动态存储器单元其甚至可以使长的测试序列被实施藉由整合在动态存储器中之一测试控制器。
此目的通过具有根据权利要求1所述特征的一种动态存储器以及通过具有根据权利要求8所述特征的用于测试一动态存储器的方法而达成。更进一步的有利的实施例，本发明之精细的改进以及方向从随附的权利要求、描述以及随附的图标中显现。
本发明系基于洞悉一至少一些动态存储器具有之振荡器且其控制存储器单元阵列的更新在存储器标准操作期间系适合作为时钟基础用于一被控制在动态存储器上之测试控制器，因为更新操作周期性地发生于一几微秒、毫秒或甚至秒的时钟间隔。藉由振荡器关于逻辑之功能性测试的“缓慢”时钟基础的优点，测试控制器可藉此控制测试序列其注明仅可被实行藉由制造测试器由于一“缓慢”时钟无显示在动态存储器上。
在装置条件中，一动态存储器具有一存储器单元阵列，一测试控制器用以测试存储器单元阵列，以及一振荡器用以控制存储器单元阵列之一更新具有装置用以使用振荡器作为测试控制器之时钟基础。
该装置可能包含一计数器，其计算振荡器之输出信号中之时钟周期以及，在一预先决定数量的时钟周期之后，传送至少一中断至测试控制器。因此，一信号发生在相对长的时钟间隔，特别是微秒或甚至毫秒，系可利用至测试振荡器经由中断。
预先决定数量的计时周期系较佳地被储存于一可程序化的缓存器中。此使测试控制器之时钟基础可以经由一再程序化改变。原则上，不同的时钟基础可以被设定因此，依赖所需的测试序列。如另一种选择，振荡器之频率可以藉由一可程序化的缓存器被设定。此实质上总计为相同的事情，那就是一在时钟基础的改变。该优点因此保持实质上相同。
计数器可能被设计以此方式为精确地一中断系被产生。在此例中，振荡器系被利用当其被当作一激活装置。在一特定时钟点，测试控制器较佳地起始计算时钟周期包含在振荡器之输出信号中，例如为了测量存储器单元阵列之存储器单元保留时钟。当一中断到达时，其系藉由计数器被产生，则测试控制器侦测保留时钟已经过去且可以测量存储器单元阵列之存储器单元含量。
当此一另一种选择，计数器亦可产生周期性地中断，较佳地每当计数器读取符合一整数倍的预先决定数量的时钟周期时。此实施例系特别适合用于周期性的测试，例如当存储器单元阵列之特定存储器之保留时钟在被连续地测量一数量的时钟。
在一较佳实施例中，测试控制器系被设计以一方式，当一中断到达时，其执行存储器单元阵列(更新模式)之一更新或继续一被中断的测试程序(电压测量模式)。内部电压可以被修改，举例来说，在一中断的测试程序期间。存储器单元的含量可接着再被继续的测量程序之背景中被测量。因此，测量依赖存储器单元之电压以及动态存储器之其它电路组件是可能的。
本发明的方法用以测量包含一存储器阵列，一测试控制器用以测试存储器单元阵列以及一振荡器用以控制存储器阵列之一更新之一动态存储器系藉由测试控制器控制存储器阵列之一测试操作之至少一信号从振荡器之输出信号被产生之一事实而被区别。
较佳地，时钟周期系在振荡器之输出信号中被计算，且在一预先决定数量的时钟周期之后，至少一中断接着被产生且传送至测试控制器。由此导致，动态存储器不再依赖例如藉由一制造测试器所产生之外部中断。因此，”缓慢”，即暂时地长测试可以藉由存储器本身被执行。更进一步的优点系为外部制造测试器并不需要伴随一定时器被提供，且必须被接触连接用以测试的动态存储器PIN的数量系被降低因为没有需要提供一特定PIN用来供给测试目的之外部中断。一外部制造测试器之服务所需的时钟长度现在系被降低，因此造成被测试之存储器生产率可被增加。
预先决定数量的时钟周期可被设定在某种程度上依赖测试序列而被执行。此为优点特别是当存储器被执行一最大值频宽的不同的测试，特别是测试以不同的时钟基础。如一实例此处仅更新或电压依赖测试应该被叙述，其要求一非常”缓慢”的时钟基础。与其相比，被包含在存储器上之逻辑之功能性的测试通常要求”快速”时钟基础。一时钟基础的转换可被非常简单地执行经由预设数量的时钟周期的设定。
较佳地，一中断具有时钟周期被再次计算于振荡器之输出信号之效果且一进一步中断系被产生于当预先决定的数量的时钟周期被达到。此导致中断之周期性的再生伴随一周期符合时钟期间由预先决定数量的时钟周期规定。由于实例，此可以有利地被使用作为重复一测试一数量的时钟之特定模式序列。
最后，在一较佳的实施例中，一在测试控制器中之中断具有存储器单元阵列之更新系被开始或一被中断的测试程序被继续的效果。在第一个实例中，中断作为更新定时器，以及在第二实例中其作为结束一测试程序之中断，在那期间，举例来说，存储器特定模块之电压依赖被测量。在一第一中断到达之后，亦，测试控制器可中断一测试程序其系运作且接着开始一保留或碰撞测试。在这些测试期间，较佳地存储器单元阵列上内部的电压系被修改。在一第二中断到达之后，测试控制器可以继续被中断的测试程序。后者可接着读取存储器单元阵列，例如，以及确定其存储器单元由于电压的更改已经丧失他们的储存数据。
【附图说明】
本发明的一个示范的实施例将现在被解释如下参考图标，其中，详细地：
图1显示在本发明的观点中的一个动态存储器的方框图，其中振荡器为了测试目的而被用于控制存储器单元阵列的更新。
图标说明的动态存储器具有一存储器单元阵列10。亦提供一BIST测试控制器12用以执行自身测试，一振荡器14用以控制存储器单元阵列10之更新，一可程序化计数器16，可程序化缓存器18，一保险排20以及保险闩22。
通常，振荡器14，更加精确地其振荡频率，被设定，当其被校准时，为一特定目标频率在之后一般操作之动态存储器之一制造测试期间。此系被达成以保险排20以及保险闩22的方式。为了此目的，振荡器14之振荡频率之一修正，该修正可能为必须且系被确定在一存储器测试期间，系被储存为二进制值在保险排20中之制造期间。后者较佳地包含电可程序化的保险其系部分地“被烧断”以高电流强度的方式，在存储器测试期间根据所需的修正。然而，使用所谓的“激光保险熔接”亦为可能，其系在工业上占多数的例子中为现今合宜的。电保险熔接具有BIST可表现自身修整的优点且可以立即储存其自身的结果于芯片上。
一般操作期间，保险排20系经由双方项的保险总线42读取，其亦作用以写入保险排20；读出容量系被储存在保险闩22中。后者系依次被振荡器14经由单方向的频率修正总线34读取。振荡器14于是相应地设定其振荡频率至储存在保险排20之修正值。
(可程序化的)测试控制器12用作为执行动态存储器之自身测试。后者均可以被执行在存储器之一制造测试以及在后续一般操作期间。测试控制器12之程序化可被影响例如从一只读存储器(ROM)(未图标)其可以照样地被整合于动态存储器之上如同一被决定的模块或，二者择一地，被提供于外部。一外部只读存储器之例子中，其包含动态存储器之自身测试程序，测试控制器12存取只读存储器经由测试程序总线28。相等地，测试控制器12可被程序化经由一适当的程序化接口根据标准IEEE Std.1147.1。
一自身测试期间，测试控制器12产生控制信号于存储器控制总线36之上用以驱动存储器单元阵列10以及写至或读出资料从存储器单元阵列10经由双方向的存储器数据总线38。一典型的测试程序序列开始，例如，以测试资料之写入，例如对象”10101010...”，到存储器单元阵列10。存储器单元阵列10已经被完全写入之后，测试控制器再次读出被写入的测试资料且检查是否读出的值符合先前写入的值。在不符合的例子中，测试控制器输出一信号，其传递动态存储器之一失败信号。这些就是所谓的存储器功能测试因为只有包含在存储器上的组件的功能被测试。
为了执行更长的测试，测试控制器12需要一“缓慢”时钟基础。后者系有用于该测试控制器以振荡器14的形式，其系事实上被打算用来控制单元阵列10之更新。振荡器14之输出信号40系一计时信号具有振荡频率。计数器16用作为计算输出信号40中之时钟周期。然而，其系不为有效直到测试控制器12使计数器16有用藉由一起始信号24的方法。在赋予能力之后，计数器16开始计算输出信号40中之时钟周期且产生一中断26如果计数值到达一预先决定的数量的时钟周期，即计数精确地符合预先决定数量的时钟周期。以中断26，一可以经由计数器16一相应的程序化而被设定为非常大值之时钟基础系对测试控制器12有用。
程序化系经由可程序化的缓存器18而被产生效果，预先决定数量的时钟周期可经由测试程序总线28被设定。
计数器16可读取可程序化的缓存器18经由总线32。如一二者择一的选择，经由可程序化的缓存器18，保险闩22亦可被再程序化经由总线30。此影响振荡器14振荡频率之改变。
必然地，从振荡器14被衍生之时钟基础可因此被改变以两不同的方法：一方面经由计数器16之程序化以及在另一方面来说经由保险闩22之振荡器14之振荡频率再程序化。
计数器16之中断信号26可以被以多种方法藉由测试控制器求值：经由范例，测试控制器可停止一测试程序之运作中的例行程序且跳至一不同的例行程序为了开始一特定测试之分支程序该处在某种程度上被激活藉由中断26。该测试分支例行程序可能，举例来说，影响存储器单元阵列10之更新或起始存储器单元阵列10之电压依赖之一测试。在此例中，存储器单元阵列之供给电压系被增加或减少直到计数器16之一进一步的中断26停止后续的供给电雅且再次正常地测试存储器。一先前被中断的测试程序亦可被以一中断26的方式继续。上述的保留以及碰撞测试可被执行特别是介于两暂时连续的中断26。
参考组件符号
10 存储器单元阵列
12 测试控制器
14 振荡器
16 (可程序化)计数器
18 (可程序化)缓存器
20 保险排
22 保险闩
24 开始信号
26 中断(信号)
28 测试程序总线
30 总线
32 总线
34 单边方向性的频率修正总线
36 存储器控制总线
38 存储器数据总线
40 (振荡器)输出信号
42 B-方向的保险总线