用于动态随机存取存储 器的存储单元 本发明涉及供动态随机存取存储器(DRAM)之用的存储单元，更详细地说，涉及利用介电充填的垂直沟槽作为存储节点，以及利用立式晶体管作为位于沟槽上面的开关的存储单元。
DRAMs已经属于最重要的集成电路器件之列，并且是其目的尤其在于增加它们的存储容量和写读速度的继续研究和发展的根源。这就需要使用供存储器阵列之间的较小的和更紧密配置的存储单元。其中用硅片上多晶硅充填的沟槽形成存储节点并且开关晶体管是位于芯片沟槽上面的立式晶体管的存储单元越来越重要。已知利用金氧半导体场效应晶体管(MOSFET)作为开关晶体管的DRAM。当存储节点被充电和放电时，晶体管的两个输出电流接头在源极和漏极的作用之间交变。因此，这些接头中的每一个可被称作源极/漏极和漏极/源极，这与特定的作用相称。为了讨论起见，把这些接头简单地称为源极/漏极。立式晶体管以使单元利用的芯片表面区域实质上变得与垂直沟槽所利用的表面区域相同的方式，位于存储节点上方。在理论上，利用立式晶体管的单元比利用靠近提供存储节点的沟槽配置地水平开关晶体管的单元可提供更高的存储密度。在1996年12月20日提出的序号为08/770,962的美国专利申请中描述了在垂直沟槽单元上面的立式晶体管的一种类型，在该专利申请中Norbert Arnold是发明者，而受让人与本申请的受让人相同。
本发明的存储单元具有用新型工艺过程制作的独特结构。在一个实施例中，半导体晶片首先备有要用来形成单元的存储电容器的垂直沟槽。在形成沟槽之后，通过用介电材料覆在其壁上，形成电容器的电介质。用掺杂的多晶硅填满沟槽，形成电容器的存储节点。沟槽的顶部备有适用于形成立式晶体管的一个源极/漏极的基本上为单晶的硅。其次在晶片上面淀积放置在两个介电层中间的附加的硅层。使该三层在沟槽上面的区域内开孔，以便露出填充物的顶部。一般说来，这一层是多晶硅。使在开孔作业中露出的附加的多晶硅层的壁氧化，以便形成晶体管的栅电介质。然后用适于形成晶体管的中间层的硅填满该孔，在作业过程中在中间层中要产生形成晶体管的源极/漏极区域之间的通道的反相层。最后形成附加的硅层，它将与这个中间层一起形成晶体管的第二个源极/漏极区域。形成通到这个最后提到的层的位线连接，并通过开孔的多晶硅层提供字线。
本发明的另一个实施例提出一种存储单元，该存储单元供硅片的单晶整体部分内部的存储单元的行和列的存储器阵列使用并通过字线和位线访问。该存储单元包括电容器、立式晶体管、字线和位线。电容器包括用硅填满的并沿着其壁具有一个介电层的垂直沟槽，介电层使硅填充物与晶片的整体部分绝缘。立式晶体管被叠加在沟槽上面并具有与沟槽顶部的硅合并的第一源极/漏极，与沟槽顶部的硅填充物合并以便形成第一源极/漏极区域的中间硅层，而在该中间硅层中要产生反相层以便形成导电通道，覆盖在中间硅层上面的第二源极/漏极区域，环绕中间硅层的栅介电层，以及环绕栅介电层并沿着晶片表面延伸的栅，该栅从那里介电绝缘并与字线连接。位线与第二源极/漏极电接触并按另一种方式在沟槽表面上延伸，位线和字线及晶片电绝缘。
在另一个实施例中，本发明是制作单元的一种新型工艺过程，该单元包括给予淀积在沟槽中的多晶硅的籽晶信息。这种籽晶信息使得有可能提供在其中能产生晶体管通道的半导体中间层。
在另外一个实施例中，本发明提出一种制造存储单元的工艺过程。该工艺过程包括以下一些步骤：在一种导电类型的半导体晶片中形成沟槽；在沟槽的壁上形成介电层；用导电类型与晶片相反的多晶硅充填沟槽；在晶片表面上生长足够厚度的外延硅层，以便在沟槽顶部形成导电性与晶片相反的基本上为单晶的硅层，充当第一源极/漏极；在晶片表面上形成第一介电层；在第一介电层的表面上形成其导电类型与晶片相反的多晶硅层；在所述多晶硅层的表面上形成第二介电层；通过第一和第二介电层以及所述多晶硅层蚀刻通孔，以便露出沟槽顶部的基本上为单晶的硅；有选择地沿着多晶硅层中通孔的侧壁形成硅氧化层；在通孔中生长所述一种导电类型的单晶硅，以便形成将在其中形成立式晶体管通道的中间层，其中在通孔的所述多晶硅层的侧壁上面的硅氧化层用作栅电介质；在晶片的顶面上淀积相反导电类型的与中间硅层接触的导电层，以便充当单元的第二源极/漏极和位线。
从下面结合附图的更详细的说明中将能更好地理解本发明。附图中：
图1是包括在DRAMs中使用的那种晶体管和电容器的标准存储单元的电路原理图；
图2是根据本发明的包括一个存储单元的硅片的一部分的剖面图，该存储单元具有图1的单元的电原理图并包括用于电容器的垂直沟槽以及叠加的立式晶体管；
图3是根据本发明的利用叠加在垂直沟槽上面的立式晶体管的存储器阵列的顶部；以及
图4-11表示根据本发明的一个工艺过程在其中形成图2所示的那种存储单元的不同阶段中硅片的一部分。
图1表示存储单元10的电路原理图。例如，在随机存取存储器(RAM)集成电路(IC)或芯片中使用这种单元。在动态RAM(DRAM)，同步DRAM(SDRAM)，或其它存储器芯片中也可以使用这种单元。该单元包括与电容器14串联的金属氧化物半导体(MOS)晶体管12。晶体管12相应地具有第一和第二输出电流电极12A和12B以及栅电极12C。开关晶体管的栅电极12C与DRAM阵列的字线连接。电极12A在正电流从那里流过晶体管12并进入电极12B时起晶体管漏极的作用，而电极12B那时起源极的作用。这发生在把逻辑信息(数据，信号位，即“1”或“0”)读入或更新到存储单元10的时候。当电流从电极12B通过晶体管12流到电极12A，从存储单元12读出信息时，电极12B起漏极的作用，而电极12A用作源极。但是，如早些时候所述，为了简单起见，每一个将被称为晶体管12的源极/漏极。电容器14具有第一(14A)和第二(14B)平板。平板14B一般与参考电压连接，图中表示为地17。在某些情况下，在平板14B上可能最好利用某种其它参考电压，例如Vpp/2。把晶体管12接通，以便于使电流从与电极12A连接的位线18流向电容器14。把它断开，以便把电容器14与位线18隔离。以电容器14充电的形式存储与信息位(逻辑信息)对应的信号。当把适当的信号施加到字线19和位线18上时，即以在电容器14上保持一个有用时间的充电形式存储数据(“1”或“0”)。由于从存储节点16上漏电，通常需要定期地更新存储的数据。
图2表示根据本发明的存储单元11的结构。把多个存储单元互连，以便形成一个阵列或一些阵列。这种阵列被用来形成存储器集成电路，例如DRAMs，同步DRAMs(SDRAMs)，或其它存储器集成电路。在象半导体晶片之类的半导体芯片20的一部分上形成所示的存储单元11。晶片包括，例如，硅。其它半导体晶片，包括绝缘体上的硅(SOI)或砷化镓，也是可用的。晶片可以不掺杂或用具有第一导电性的掺杂物轻度或重度掺杂。在一个实施例中，芯片包括有利地是P型单晶硅的整体部分。存储单元具有如同图1所示的电原理图。包括整体单晶部分21的芯片20包括沟槽22。在一个实施例中，沟槽包括用，例如，重度掺杂的n+型多晶硅23充填的大体上正方形截面，多晶硅23用作存储单元11的存储节点16(图1)。具有其它形状截面的沟槽也是可用的。n+多晶硅填充物还与和晶体管12的源极/漏极12B汇合的电容器14的一块平板14A(图1)相对应。
介电层24环绕沟槽22的侧壁和底部并用作电容器14的电介质。可选择重度掺杂的n+型层26环绕沟槽22的外部，后者用介电层24与其填充物23绝缘。层26充当电容器14的另一块平板14B(图1)。一般把芯片20的P型整体21保持在一个参考电位，如上所述，一般是地，其它参考电位，例如Vpp/2，也是可用的。
相当于晶体管12的立式晶体管位于沟槽22上方。立式MOSFET晶体管包括n+型层34和37，每层的截面通常是圆形，它们相当于图1的源极/漏极12B和源极/漏极12A并从而形成晶体管的两个输出电流接头。P型层30在这两层之间延伸，在其内部将产生n型反相层(未表示)，以便当栅电压使晶体管处于其闭合的转换导电状态时，充当层34和37之间的导电通道。用环绕着层30的硅氧化层32形成晶体管的栅电介质。层34将与用作DRAM的位线52的导电层36汇合并沿与图的平面垂直的方向在沟槽表面上延伸。层37相当于存储单元10的存储节点16(图1)。
用表现为部分38A，38B的分段的n+型层构成字线50，它也在芯片20的上表面上延伸，与位线36相互垂直，这将在下面图3的论述中出现。层部分38A和38B充当晶体管12的栅电极12C。P+型中间区域30和栅介电层32基本上被压合在字线50的两个部分38A和38B之间。氧化层40使字线50的底面与硅片20的顶面绝缘。
中间区域30由于其更高的开关速度的潜力，最好具有高的载流子迁移率，该载流子例如为n沟道金属氧化物半导体(NMOS)型晶体管中的电子。由于这个原因，中间区域最好包括大致上的单晶体。根据本发明的一个实施例，在沟槽22的多晶体填充物23和区域30上面的硅层34之间形成大致上单晶体中间区域30，多晶填充物23用作开关晶体管的一个源极/漏极12A(图1)，而硅层34充当开关晶体管的另一个源极/漏极12B(图1)。如图所示，中间区域与单元的位线36汇合。
在图3中展示了图2的存储单元11的两维矩形阵列的顶视图。正如在图3中所看到的那样，字线50的列垂直延伸，而位线52的行则水平延伸。在两组线要不然将会相交的地方提供绝缘的相交渡线(crossover)。较大的倾斜正方形54代表垂直沟槽22的外形，而被围在较大的倾斜正方形54内部的较小的正方形56是立式晶体管的外形。
参看图4-10，展示了根据一个实施例的用来形成存储单元的各个步骤。
一般在一个晶片上同时制作许多存储器集成电路。在平行处理之后，接着把晶片切割成许多芯片。每个芯片一般装有单个IC。每个IC能容纳成千上万个单元以及用于写入，读出和更新的有关的辅助电路。为简便起见，对处理的论述将局限于涉及一个存储单元。
一般说来，首先在用作工件60的一块半导体基底或晶片上形成沟槽。在一个实施例中，晶片包括用p型掺杂物(p-)轻度掺杂的硅。如图4所示，人们一般开始于在硅工件(芯片)60的表面上形成通常称之为衬垫氧化层的氧化硅薄层62。这个层首先用来在处理期间保护片60的表面并在处理过程中被除去。通常用一般被称为衬垫氮化物的氮化硅层64覆盖衬垫氧化层62，在后来的处理步骤的某些步骤中氮化硅层64主要用作蚀刻停止层。
其次，在硅工件60上形成将接着用多晶硅填满的沟槽66。多晶硅用n型掺杂物(n+)重度掺杂并用作单元的存储节点。这可用常见的方法完成，该方法要求在片的表面上提供适当形成图案的掩模并利用各向异性的反应离子蚀刻(RIE)，以便在硅中形成具有相对直的侧壁的沟槽。然后，如果要包括可选的，在图2中用n+型层26表示的重掺杂平板区域，可通过，例如，把适当的掺杂物掺入沟槽并把它向外扩散到基底中去而形成它。有各种为此可用的技术，例如用富砷涂层涂到沟槽内部并加热，以便把砷扩散到沟槽的硅壁，把它掺杂成为n+型。为了简化附图，在这幅以及后边的图中省去了这个层。
在形成n+型平板之后，处理沟槽66的壁，以便在那里形成将用作电容器的电介质的介电层70。这最好是氧化硅，氮化硅，或氮氧化硅。
然后，用n+型掺杂的多晶硅72填满沟槽。为了得到良好的装填，把多晶硅堆积在工件60的上面，直到填满沟槽22，如图4所示。在此之后，使上表面经受化学机械抛光(CMP)处理，使工作60的表面成为平面。在这项作业中，氮化硅层64可用作实现平面化的蚀刻停止层。
然后利用反应离子蚀刻(RIE)，以使在沟槽66的多晶硅填充物72中蚀刻出凹进部分74。RIE对衬垫氮化物和介电层是有选择性的。结果示于图5。凹进部分74产生籽晶信息(seed information)，以便在那里生长硅。
为此，首先除去衬垫氧化硅层64和衬垫氧化层62，以便露出工件60的单晶硅表面。然后，在工件露出的硅面上外延生长n+型硅层78。外延层足够厚，以便用一般基本上是单晶的外延硅填满沟槽。此外，通过把硅加热到适当的再结晶温度，一般在1000℃以上，凹进部分中淀积的硅的至少上部和工件周围的单晶面上淀积的硅是单晶的。这样，沟槽的部分为后来的形成晶体管区域的外延生长提供籽晶信息。结果示于图6。然后利用CMP使工件表面形成平面，大约到外延生长以前它原先的程度。结果示于图7。
其次，正如图8中所看到的那样，顺序形成第一氧化硅层80，n+型掺杂的多晶硅层82，以及第二氧化硅层84，多晶硅层82用作单元的字线。
然后通过两个氧化层80和84以及多晶硅层82蚀刻孔，大约通到在硅填充物78顶部形成的单晶硅平面，以便得到图9所示的结果。
现在在蚀刻通过的多晶硅层82的露出的表面上生长氧化层86。这个氧化层要用作晶体管的栅氧化层，因而应恰当地生长。在一个实施例中，这是用高压氧化完成的，以便确保适用于栅电介质的高质量层。在硅填充物78顶部同时形成的氧化层被有选择地除去，以便重新露出硅面。图9表示包括栅氧化层的工件60。
现在利用由在沟槽中凹进部分顶部已形成的大致上单晶层提供的籽晶信息，通过外延生长P+型硅88填满孔。为了确保完全填满孔，在第二氧化层84的表面上也淀积硅。在这次生长以后，使用加热步骤，以便充分促进再结晶并从而改善硅88的结晶度。它还用来形成与下面的n+型导电性源极/漏极区域的良好的通道界面。
然后，继之以CMP，通过除去多余的硅把表面形成到第二氧化层84的平面，并导致如图10所示的工件60。
剩下的是在新近形成的单晶硅88上面形成位线，以便获得图2所示的结构。
为此，如图11所示，在工件60的表面上淀积n+型多晶硅90。然后，为了增加要用作位线的这个多晶硅的导电性，有利的是一般给它镀上钨、钼或钛层92。然后用常见的方法使这个双层90,92形成图案，使得只在多晶硅区域88上面有选择地延伸。此外，使位线对准晶体管是比较关键的。通常有利地用退火来完成这个，以便把金属烧结到多晶硅中，从而形成金属的硅化物并把掺杂物从多晶硅层中扩散出来，与通道形成n+型源极/漏极区域。可利用层82的厚度以及退火步骤按要求调节漏极/源极的覆盖面。
于是就形成了在主要细节上符合图2所示单元的单元。
应该理解，所描述的具体实施例仅仅是本发明的一般原理的说明，在不脱离本发明的精神范围的情况下，各种改变将是可能的。例如，在其中形成存储单元的单晶硅可能是在象蓝宝石之类的外部材料的适当晶体上外延生长出的硅层。更进一步，正象本领域的技术人员所知的那样，可把特定的导电类型颠倒过来，并可改变各个硅层的导电性。再进一步，可改变涉及的各种处理步骤，如蚀刻和淀积。此外，虽然从硅作为目前是优选的半导体来描述了本发明，但其它类型的衬底也是可用的。因此，不应参照上述说明，而应参照后附的权利要求书以及等价物的整个范围来确定本发明的范围。