《一种具有超低介电常数层的铜双大马士革结构的方法.pdf》由会员分享，可在线阅读，更多相关《一种具有超低介电常数层的铜双大马士革结构的方法.pdf（11页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102820258 A (43)申请公布日 2012.12.12 C N 1 0 2 8 2 0 2 5 8 A *CN102820258A* (21)申请号 201210158912.2 (22)申请日 2012.05.22 H01L 21/768(2006.01) H01L 23/532(2006.01) (71)申请人上海华力微电子有限公司 地址 201210 上海市浦东新区张江高科技园 区高斯路568号 (72)发明人徐强 (74)专利代理机构上海新天专利代理有限公司 31213 代理人王敏杰 (54) 发明名称 一种具有超低介电常数层的铜双大马士革结 构的方。
2、法 (57) 摘要 本发明公开了一种具有超低介电常数层的铜 双大马士革结构的方法，包括：提供一衬底；在衬 底上依次沉积刻蚀阻挡层、低介电常数的第一层 间介电质层、第一氧化层、金属保护层、第二氧化 层、第一底部抗反射层；在刻蚀阻挡层上蚀刻出 第一沟槽和第一通孔，在第一沟槽和第一通孔中 填充铜，并进行平坦化处理至第一层间介电层，形 成第一金属层；在第一层间介电层上制作出第二 沟槽和第三沟槽；在第一沟槽、第二沟槽、第一层 间介电层和第一金属层上填充并沉积超低介电常 数材料，形成第二层间介质层，去除覆盖在第一介 电层和第一金属层上的超低介电常数材料，形成 第一层铜大马士革结构。本发明的层间介电质的 力。
3、学性能要好，便于工艺整合。 (51)Int.Cl. 权利要求书1页 说明书4页 附图5页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 4 页 附图 5 页 1/1页 2 1.一种具有超低介电常数层的铜双大马士革结构的方法，其特征在于， 包括以下步骤： S1：提供一衬底，所述衬底为具有半导体结构的衬底； S2：在所述衬底上依次沉积刻蚀阻挡层、第一层间介电质层，所述第一层间介电层为低 介电常数层； S3：在所述第一层间介电层上由下往上依次沉积第一氧化层、金属保护层、第二氧化 层、第一底部抗反射层； S4：进行光刻工艺，在所述刻蚀阻挡层上蚀刻出第一沟槽和第。
4、一通孔，在所述第一沟槽 和所述第一通孔中填充铜，并进行平坦化处理至第一层间介电层，形成第一金属层； S5：在所述第一层间介电层上进行选择性刻蚀，制作出第二沟槽和第三沟槽； S6：在所述第一沟槽、第二沟槽、第一层间介电层和所述第一金属层上填充并沉积超低 介电常数材料，形成第二层间介质层，并且进行平坦化处理，去除覆盖在第一介电层和第一 金属层上的超低介电常数材料，形成第一层铜大马士革结构； S7：在所述第一层铜大马士革结构上重复执行S2至S6的步骤，形成第二层铜双大马士 革结构。 2.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在 于，在步骤S4中还包括以下步骤： 蚀刻第。
5、一底部抗反射层至所述第一氧化层，形成第四沟槽； 在所述第四沟槽中和所述第二氧化层上沉积第二底部抗反射层，并进行刻蚀至第一层 间介电层上，在所述第一层间介电层中形成第二通孔； 去除覆盖在金属保护层上的第二底部抗反射层和第二氧化层和第四沟槽中的第二底 部抗反射层，并且对所述第四沟槽的底部，在所述第一层间介电层中形成第一沟槽；对所述 第二通孔的底部进行刻蚀至刻蚀阻挡层，在所述刻蚀阻挡层中形成了第一通孔。 3.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在 于，在步骤S4中，采用电化学镀膜技术在所述第一沟槽和所述第一通孔中填充铜。 4.根据权利要求1所述的具有超低介电常数层的。
6、铜双大马士革结构的方法，其特征在 于，所述刻蚀阻挡层为含有氮元素的刻蚀阻挡层。 5.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在 于，所述第一层间介电层的介电常数为4-2.5。 6.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在 于，所述第一氧化层和所述第二氧化层为氧化硅材料制成。 7.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在 于，所述金属保护层为氮化钛层。 8.根据权利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在 于，所述超低介电常数材料为多孔性材料，其介电常数为2.5-1。 9.根据权。
7、利要求1所述的具有超低介电常数层的铜双大马士革结构的方法，其特征在 于，所述第二层间介电层通过低介电质材料加入有机成孔剂制备，并且对所述第二层间介 电层进行紫外光照射。 权 利 要 求 书CN 102820258 A 1/4页 3 一种具有超低介电常数层的铜双大马士革结构的方法 技术领域 0001 本发明涉及微电子领域，尤其涉及一种具有超低介电常数层的铜双大马士革结构 的方法。 背景技术 0002 铝互连线广泛应用于集成电路的后段互连中，主要的原因是它具有良好的导电性 能，同时铝又具有和介电质材料、半导体材料有着很好的粘附性能。然而随着集成度的进一 步提高，导线的尺寸也越来越小，铝导线的电阻也。
8、显得较高，同时也已经难以满足高电流密 度的要求，因此逐渐过渡到了铜导线。 0003 与此同时，介电质材料也由于电容电阻延迟效应的逐渐增加而从最初的氧化硅 （介电常数为4左右）过渡到了氟硅玻璃（介电常数为3.7左右）再到掺碳的氧化硅（介电常 数为3左右），而到了45nm技术结点以下，甚至到了具有一定孔洞的超低介电常数材料（介 电常数小于2.5）。 0004 超低介电常数材料的合理应用能够降低电容电阻延迟效应，然而，由于其孔洞的 存在，也给具有该材料的半导体制备带来了很多挑战：例如超低介电常数材料的力学性能 较差，杨氏模量和硬度与较传统的半导体材料相比都比较低，同时容易在后续的半导体加 工工艺中，。
9、产生介电常数升高的现象，尤其是如果经过干法蚀刻加工工艺以后，超低介电常 数薄膜的质量会受到一定程度的损伤，如图1中所示，其中，图1为现有技术在仅包括超低 介电常数材料制成的第二介电层5上制作的铜双大马士革结构中的第一层大马士革结构 的示意图，图中的虚线0表示的即为薄膜受到的损伤，受到损伤的超低介电常数的薄膜的 介电常数会升高的更多而达不到超低介电常数的要求。 0005 因此在半导体加工过程中，对于超低介电常数薄膜需要尽可能的避免干法蚀刻对 其的影响，然而传统的铜大马士革制备工艺却不能够避免这一影响。 发明内容 0006 针对上述存在的问题，本发明的目的是一种具有超低介电常数层的铜双大马士革 结。
10、构的方法；在该铜双大马士革结构中用到超低介电常数薄膜做为层间介电质。 0007 本发明的目的是通过下述技术方案实现的： 一种具有超低介电常数层的铜双大马士革结构的方法，其中，包括以下步骤： S1：提供一衬底，所述半导体衬底为具有半导体结构的衬底； S2：在所述衬底上依次沉积刻蚀阻挡层、第一层间介电质层，所述第一层间介电层为低 介电常数层； S3：在所述第一层间介电层上由下往上依次沉积第一氧化层、金属保护层、第二氧化 层、第一底部抗反射层； S4：进行光刻工艺，在所述刻蚀阻挡层上蚀刻出第一沟槽和第一通孔，在所述第一沟槽 和所述第一通孔中填充铜，并进行平坦化处理至第一层间介电层，形成第一金属层； 。
11、说 明 书CN 102820258 A 2/4页 4 S5：在所述第一层间介电层上进行选择性刻蚀，制作出第二沟槽和第三沟槽； S6：在所述第一沟槽、第二沟槽、第一层间介电层和所述第一金属层上填充并沉积超低 介电常数材料，形成第二层间介质层，并且进行平坦化处理，去除覆盖在第一介电层和第一 金属层上的超低介电常数材料，形成第一层铜大马士革结构； S7：在所述第一层铜大马士革结构上重复执行S2至S6的步骤，形成第二层铜双大马士 革结构。 0008 上述的具有超低介电常数层的铜双大马士革结构的方法，其中，在步骤S4中还包 括以下步骤： 蚀刻第一底部抗反射层至所述第一氧化层，形成第四沟槽； 在所述第四沟。
12、槽中和所述第二氧化层上沉积第二底部抗反射层，并进行刻蚀至第一层 间介电层上，在所述第一层间介电层中形成第一通孔； 去除覆盖在金属保护层上的第二底部抗反射层和第二氧化层和第四沟槽中的第二底 部抗反射层，并且对所述第四沟槽的底部进行刻蚀，在所述第一层间介电层中形成第一沟 槽。 0009 上述的具有超低介电常数层的铜双大马士革结构的方法，其中，在步骤S4中，采 用电化学镀膜技术在所述第一沟槽和所述第一通孔中填充铜。 0010 上述的具有超低介电常数层的铜双大马士革结构的方法，其中，所述刻蚀阻挡层 为含有氮元素的刻蚀阻挡层。 0011 上述的具有超低介电常数层的铜双大马士革结构的方法，其中，所述第一层。
13、间介 电层的介电常数为4-2.5。 0012 上述的具有超低介电常数层的铜双大马士革结构的方法，其中，所述第一氧化层 和所述第二氧化层为氧化硅材料制成。 0013 上述的具有超低介电常数层的铜双大马士革结构的方法，其中，所述金属保护层 为氮化钛层。 0014 上述的具有超低介电常数层的铜双大马士革结构的方法，其中，所述超低介电常 数材料为多孔性材料，其介电常数为2.5-1。 0015 上述的具有超低介电常数层的铜双大马士革结构的方法，其中，所述第二层间介 电层通过低介电质材料加入有机成孔剂制备，并且对所述第二层间介电层进行紫外光照 射。 0016 与已有技术相比，本发明的有益效果在于： 本发明。
14、利用传统工艺形成铜双大马士革结构，其中层间介电质层采用低介电常数薄 膜，然后再利用干法蚀刻工艺选择性的将铜线间的介电质薄膜去除，随后用超低介电常数 薄膜对其进行填充，并进行紫外光照射去除薄膜中的有机成孔剂形成孔洞，以达到降低薄 膜介电常数的目的。采用该种方法所制备的铜双大马士革结构，其层间介电质不会受到后 续干法蚀刻工艺的影响而产生介电常数升高的现象，并且相对传统的工艺步骤来说，其层 间介电质的力学性能要好，便于工艺整合。 附图说明 0017 图1是现有技术中的铜双大马士革结构的方法中制作的第一层大马士革结构示 说 明 书CN 102820258 A 3/4页 5 意图； 图2A-图2H是本发。
15、明的一种具有超低介电常数层的铜双大马士革结构的方法中制作 第一层大马士革结构的方法示意图。 具体实施方式 0018 下面结合原理图和具体操作实施例对本发明作进一步说明。 0019 一种具有超低介电常数层的铜双大马士革结构的方法，其中，包括以下步骤： 如图2A中所示，步骤S1：提供一衬底1，该衬底1为具有半导体结构的衬底； 步骤S2：在衬底1上由下往上依次沉积刻蚀阻挡层2、第一层间介电层21，该第一层间 介电层21为低介电常数层； 其中，在该步骤中，在衬底1上制作的刻蚀阻挡层2为含氮元素的刻蚀阻挡层，例如，可 以是氮化硅层，还可以是掺碳的氮化硅材料制成。 0020 另外，该第一层间介电层21由介。
16、电常数介于4-2.5之间的低介电常数材料制成， 例如，氟硅玻璃材料或掺碳的氧化硅材料制成。 0021 进一步地，在第一层间介电层21上由下往上依次沉积第一氧化层22、金属保护层 23、第二氧化层24、第一底部抗反射层25。 0022 其中，第一氧化层22和第二氧化层24可以由氧化硅材料制成。金属保护层23为 氮化钛材料制成。 0023 如图2B中所示，执行步骤S3：在所述第一底部抗反射层25表面旋涂一层光刻胶， 蚀刻第一底部抗反射层25至第一氧化层22，在第一氧化层22中形成第四沟槽35，去除第 二氧化层24表面的第一底部抗反射层25； 如图2C所示，步骤S4：在第四沟槽中35和第二氧化层24。
17、上沉积第二底部抗反射层26， 并进行刻蚀至第一层间介电层21上，在第一层间介电层21中形成第二通孔36。 0024 如图2D所示，步骤S5：进行光刻工艺，去除第二底部抗反射层26和第二氧化物层 24，并对第四沟槽35的底部进行刻蚀，在第一层间介电层21中形成第一沟槽31，对第二通 孔36的底部进行刻蚀至刻蚀阻挡层2，在刻蚀阻挡层2中形成了第一通孔32。 0025 如图2E所示，步骤S6：采用电化学镀膜技术（ECP）在第一沟槽31和第一通孔32 中填满铜，并进行化学机械平坦化处理至第一层间介电层21，形成第一铜金属层4； 如图2F所示，步骤S7：在第一层间介电层21上进行选择性干法刻蚀，去除第一。
18、铜金属 层4两旁一定区域内的第一层间介电层21，从而在第一层间介电层21中制作出第二沟槽 33和第三沟槽34； 如图2G所示，步骤S8：在第一沟槽31、第二沟槽33、第一层间介电层21和第一铜金属 层4上填充并沉积超低介电常数材料，形成第二层间介质层5。 0026 在此步骤中，制成第二层间介质层5的超低介电常数材料为多孔性材料，其由低 介电质材料加入有机成孔剂制备而成，其介电常数为2.5-1，并且对第二层间介电层5进行 紫外光照射使得有机成孔剂会发形成可控气泡，该气泡的直径在0.5nm-2nm之间。 0027 如图2H所示，步骤S9：采用化学机械抛光技术（CMP）进行平坦化处理，去除覆盖在 第。
19、一介电层21和第一铜金属层4上的超低介电常数材料，形成第一层铜大马士革结构； 步骤S10：在第一层铜大马士革结构上重复执行S2至S9的步骤，形成第二层铜双大马 说 明 书CN 102820258 A 4/4页 6 士革结构。 0028 以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具 体实施例，其只是作为范例。对于本领域技术人员而言，任何等同修改和替代也都在本发明 的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在 本发明的范围内。 说 明 书CN 102820258 A 1/5页 7 图1 图2a 说 明 书 附 图CN 102820258 A 2/5页 8 图2b 图2c 说 明 书 附 图CN 102820258 A 3/5页 9 图2d 图2e 说 明 书 附 图CN 102820258 A 4/5页 10 图2f 图2g 说 明 书 附 图CN 102820258 A 10 5/5页 11 图2h 说 明 书 附 图CN 102820258 A 11 。