蚀刻方法和装置.pdf

本发明提供一种当对形成在基板上的绝缘膜进行蚀刻时能够防止在绝缘膜的底层产生氧等离子体的坏影响的蚀刻方法。本发明的蚀刻方法包括：第一蚀刻工序，使绝缘膜（222）暴露于被等离子体化的处理气体中，对绝缘膜（222）进行蚀刻，直到厚度方向的中途；沉积物去除工序，使第一蚀刻工序结束时残存的绝缘膜（222）暴露于被氧等离子体中，去除沉积在残存的绝缘膜（222）的表面上的沉积物；和第二蚀刻工序，使残存的绝缘膜（222）暴露于被等离子体化的处理气体中，对残存的绝缘膜（222）进行蚀刻。

权利要求书一种蚀刻方法，其为对形成在基板上的绝缘膜进行蚀刻的方法，该蚀刻方法的特征在于，包括：第一蚀刻工序，使所述绝缘膜暴露于被等离子体化的处理气体中，对所述绝缘膜进行蚀刻，直到厚度方向的中途；沉积物去除工序，使所述第一蚀刻工序结束时残存的绝缘膜暴露于氧等离子体中，去除沉积在所述残存的绝缘膜的表面上的沉积物；和第二蚀刻工序，使所述残存的绝缘膜暴露于被等离子体化的处理气体中，对所述残存的绝缘膜进行蚀刻。如权利要求1所述的蚀刻方法，其特征在于：所述绝缘膜为叠层在氮化硅膜上的氧化硅膜，在所述第一蚀刻工序和所述第二蚀刻工序中，对所述氧化硅膜进行蚀刻。如权利要求2所述的蚀刻方法，其特征在于：所述蚀刻方法还包括氮化硅膜蚀刻工序，将所述氮化硅膜暴露于被等离子体化的处理气体中，对所述氮化硅膜进行蚀刻。如权利要求2或3所述的蚀刻方法，其特征在于：所述蚀刻方法为用于形成应力诱发层的蚀刻方法，所述应力诱发层对形成在基板上的N沟道场效应管（Field Effect Transistor）和P沟道场效应管中的至少一方给予应力。如权利要求1所述的蚀刻方法，其特征在于：所述基板为硅基板，所述绝缘膜为形成在所述硅基板上的氮化硅膜或氧化硅膜。如权利要求5所述的蚀刻方法，其特征在于：所述蚀刻方法为用于在栅极电极的侧壁形成偏置垫片或侧壁垫片的蚀刻方法。如权利要求1所述的蚀刻方法，其特征在于：所述氧等离子体为由微波激励的等离子体，所述微波经由在收纳基板的处理容器的顶部的电介体窗的上表面设置的狭缝天线的多个狭缝被导入所述处理容器的处理空间，进行所述沉积物去除工序时的所述处理容器的压力为100mTorr（13.33Pa）以上。如权利要求1所述的蚀刻方法，其特征在于：所述氧等离子体为由微波激励的等离子体，所述微波经由在收纳基板的处理容器的顶部的电介体窗的上表面设置的狭缝天线的多个狭缝被导入所述处理容器的处理空间，进行所述沉积物去除工序时的所述微波的发生源的功率为3000W以下。如权利要求1所述的蚀刻方法，其特征在于：所述第一蚀刻工序、所述沉积物去除工序和所述第二蚀刻工序在同一处理容器内进行。一种蚀刻装置，其为对形成在基板上的绝缘膜进行蚀刻的装置，该蚀刻装置的特征在于：将处理气体导入气密的处理容器内，在所述处理容器内产生等离子体，由此，使所述绝缘膜暴露在被等离子体化的处理气体中，对所述绝缘膜进行蚀刻，直到厚度方向的中途，然后，将氧气导入所述处理容器内，在所述处理容器内产生等离子体，由此，使所述第一蚀刻工序结束时残存的绝缘膜暴露于氧等离子体中，去除沉积在所述残存的绝缘膜上的沉积物，然后，将处理气体导入所述处理容器内，在所述处理容器内产生等离子体，使所述残存的绝缘膜暴露于被等离子体化的处理气体中，对所述残存的绝缘膜进行蚀刻。如权利要求10所述的蚀刻装置，其特征在于，包括：处理容器，在顶部具有透过微波的电介体窗，并且能够将该处理容器内部保持气密；载置台，其设置于所述处理容器的内部，载置基板；狭缝天线，其设置于所述处理容器的所述电介体窗的上表面，经由多个狭缝向所述处理容器的处理空间导入微波；微波发生器，其产生规定的频率的微波；微波导入路，其将所述微波发生器所产生的微波传导至所述狭缝天线；处理气体导入单元，其将从处理气体供给源供给的处理气体导入所述处理容器；和排气单元，其使导入所述处理容器内的处理气体从比载置于所述载置台上的基板的上表面更靠下方的排气口排出。

说明书蚀刻方法和装置
技术领域
本发明涉及对形成在基板上的绝缘膜进行蚀刻的方法和装置。
背景技术
在半导体器件的制造工序中，当对形成在基板上的绝缘膜进行蚀刻时，需要不对底层膜造成破坏的选择比高的蚀刻工序。例如，在双应力衬里（Dual Stress Liner）技术中，当对形成在基板上的氧化硅膜进行蚀刻时，为了不对底层的氮化硅膜造成破坏，需要进行提高了相对于氮化硅膜的氧化硅膜的选择比的蚀刻。
双应力衬里（Dual Stress Liner）技术为：以氮化硅膜覆盖N沟道场效应管（N Channel Field Effect Transistor），对N沟道场效应管给予拉伸应力，以氮化硅膜覆盖P沟道场效应管，对P沟道场效应管给予压缩应力（参照专利文献1）。通过对晶体管给予应力来增大晶体管的漏极电流，因此，能够提高晶体管的性能。
在该双应力衬里技术中，为了分开制作给予拉伸应力的氮化硅膜和给予压缩应力的氮化硅膜，在基板上依次叠层有（1）氧化硅膜、（2）氮化硅膜、和（3）氧化硅膜。之后，需要对（3）氧化硅膜和（2）氮化硅膜进行蚀刻的工序。蚀刻中，使用将处理气体导入气密的处理容器，使处理气体等离子化，使需要进行蚀刻的绝缘膜暴露于已等离子化的处理气体中的干式蚀刻。如上所述，当对（3）氧化硅膜进行蚀刻时，需要提高相对于（2）氮化硅膜的（3）氧化硅膜的选择比。为了提高相对于（2）氮化硅膜的（3）氧化硅膜的选择比，作为蚀刻气体，使用同时进行成膜反应和蚀刻反应的CF类或CHF类蚀刻气体。并且，一边维持CF类的沉积物的沉积和蚀刻的平衡，一边进行蚀刻。
现有技术文献
专利文献
专利文献1：日本特开2007‑88452号公报
发明内容
发明需要解决的课题
但是，如果使用CF类或CHF类蚀刻气体，则在（3）氧化硅膜的蚀刻结束时（过蚀刻结束时），（2）氮化硅膜的表面依旧沉积有CF类沉积物。当沉积有CF类沉积物时，沉积物成为蚀刻掩膜（etching mask），从而发生局部性地无法进行底层膜的（2）氮化硅膜的蚀刻的问题。
为了解决这个问题，可以考虑使用如下的蚀刻技术，即，当（3）氧化硅膜的过蚀刻结束时，产生氧等离子体，使氧等离子体和沉积物反应而去除沉积物。
但是，当氧等离子体进行高能的灰化时，（2）氮化硅膜的表面被氧等离子体氧化，在（2）氧化硅膜的表面形成氧化硅膜。如果形成氧化硅膜，则仍然无法进行作为下一个工序的（2）氮化硅膜的蚀刻。
但是，即使在用于形成在栅极的侧壁上绝缘膜的蚀刻中，为了按设计制作器件，也需要防止由于氧等离子体而对基板带来破坏（凹陷（recess））。
因此，本发明的目的在于，提供一种当对形成在基板上的绝缘膜进行蚀刻时，能够防止对绝缘膜的底层带来氧等离子体的坏影响的蚀刻方法和装置。
用于解决课题的技术方案
为了解决上述课题，本发明的一个方式为一种蚀刻方法，其为对形成在基板上的绝缘膜进行蚀刻的方法，其包括：第一蚀刻工序，使所述绝缘膜暴露于被等离子体化的处理气体中，对所述绝缘膜进行蚀刻，直到厚度方向的中途；沉积物去除工序，使所述第一蚀刻工序结束时残存的绝缘膜暴露于氧等离子体中，去除沉积在所述残存的绝缘膜的表面上的沉积物；和第二蚀刻工序，使所述残存的绝缘膜暴露于被等离子体化的处理气体中，对所述残存的绝缘膜进行蚀刻刻。
本发明的另一个方式为一种蚀刻装置，其为对形成在基板上的绝缘膜进行蚀刻的装置，将处理气体导入气密的处理容器内，在所述处理容器内产生等离子体，由此，使所述绝缘膜暴露在被等离子体化的处理气体中，对所述绝缘膜进行蚀刻，直到厚度方向的中途，然后，将氧气导入所述处理容器内，在所述处理容器内产生等离子体，由此，使所述第一蚀刻工序结束时残存的绝缘膜暴露于氧等离子体中，去除沉积在所述残存的绝缘膜上的沉积物，然后，将处理气体导入所述处理容器内，在所述处理容器内产生等离子体，使所述残存的绝缘膜暴露于被等离子体化的处理气体中，对所述残存的绝缘膜进行蚀刻。
发明效果
根据本发明，当通过氧等离子体去除绝缘膜上的沉积物时，底层的表面被残存的绝缘膜所覆盖，因此，能够防止对底层产生氧等离子体所致的破坏等的坏影响。
尤其是，当对氮化硅膜上的氧化硅膜进行蚀刻时，底层的氮化硅膜的表面被残存的氧化硅膜所覆盖，因此，能够防止氮化硅膜被氧等离子体氧化。而且，由于通过氧等离子体去除氧化硅膜上的CF类沉积物，因此也不会有沉积物成为蚀刻掩膜而局部性地无法进行底层的氮化硅膜的蚀刻的情况。
附图说明
图1是应用本发明的第一实施方式的蚀刻方法的CMOS晶体管的制造方法的工序图。
图2是本发明的第一实施方式的蚀刻方法的工序图。
图3是表示不同的压力下的光致抗蚀剂的蚀刻速率的实验结果的图。
图4是表示不同的微波功率下的光致抗蚀剂的蚀刻速率的实验结果的图。
图5是应用本发明的第二实施方式的蚀刻方法的MOS场效应管的制造方法的工序图。
图6是RLSA蚀刻装置的概略截面图。
图7是表示RLSA蚀刻装置的电介质窗的距离Z和等离子体的电子温度的关系的曲线。
图8是表示狭缝天线（slot atenna）的狭缝图案（slot pattern）的一个例子的俯视图。
具体实施方式
下面参照附图说明本发明的蚀刻方法的第一实施方式。图中，对同样的构成要素标注相同的符号。
图1（A）~（F）表示应用本发明的第一实施方式的蚀刻方法的半导体器件的制造方法、例如CMOS（Complementary Metal OxideSemiconductor、互补金属氧化物半导体）晶体管的制造方法。
如图1（A）所示，在包括硅的基板W上，形成PMOS晶体管203和NMOS晶体管204。基板W被元件分离区域分离为PMOS区域201和NMOS区域202，在PMOS区域201设置有PMOS晶体管203，在NMOS区域202设置有NMOS晶体管204。在NMOS区域202形成有包括多晶硅的栅极205。在栅极205的侧壁，隔着偏置垫片（offsetspacer）206形成有侧壁垫片（sidewall spacer）207。在侧壁垫片207的表面形成有氧化硅膜208。在栅极205的两侧形成有源极·漏极区域209。被源极·漏极区域209夹着的区域为沟道区域210。在PMOS区域201也形成有栅极211，在栅极211的侧壁隔着偏置垫片212形成有侧壁垫片213。在侧壁垫片213的表面形成有氧化硅膜214。在栅极211的两侧的硅基板W上形成有源极·漏极区域215，被源极·漏极区域215夹着的区域为沟道区域216。上述PMOS晶体管203和NMOS晶体管204通过公知的成膜、蚀刻、光刻（photolithography）、离子注入等的技术形成。在栅极205、211的表面和源极·漏极区域209、215的表面形成有包括NiSi、CoSi或TiSi等的硅化物层。
分开制作对如上所述那样形成的NMOS晶体管204和PMOS晶体管203分别给予拉伸或压缩方向的应力的应力诱发膜，使载流子的迁移率最优化的技术为双应力衬里（Dual Stress Liner）技术。通过对NMOS晶体管204和PMOS晶体管203的沟道区域施加应力来增大漏极电流，因此能够提高晶体管的性能。
如图1(B)所示，首先，在基板W上以覆盖PMOS晶体管203和NMOS晶体管204的方式形成用于给予拉伸应力的氮化硅（SiN）膜220。例如通过化学气相生长（CVD）来形成氮化硅膜220。接着，在氮化硅（SiN）膜220上叠层成为硬质掩膜（hard mask）的氧化硅（SiO2）膜222。例如通过化学气相生长（CVD）来形成氧化硅膜222。接着，在NMOS晶体管204的氧化硅膜222上叠层光致抗蚀剂224。能够通过使用公知的平版印刷（lithography）技术来形成光致抗蚀剂224。
如图1（C）所示，以光致抗蚀剂224为掩膜，对PMOS晶体管203上的氧化硅膜222和氮化硅膜220进行蚀刻。从图1（B）至图1（C）的蚀刻工序中，应用本发明的第一实施方式的蚀刻方法。在后面叙述本发明的第一实施方式的蚀刻方法。
接着，如图1（D）所示，以覆盖基板W上的PMOS晶体管203和形成有图案（pattening）的氮化硅膜220a和氧化硅膜222a的方式形成用于给予压缩应力的氮化硅膜230。例如通过化学气相生长（CVD）形成氮化硅膜230。接着，由光致抗蚀剂231形成覆盖PMOS晶体管203且不覆盖NMOS晶体管204的掩膜图案。
如图1（E）所示，以光致抗蚀剂231为掩膜对NMOS晶体管204上的氮化硅膜230进行蚀刻。该氮化硅膜230的蚀刻为相对于氧化硅或光致抗蚀剂的氮化硅的选择比较高的蚀刻。也可以将本发明的蚀刻方法应用于该氮化硅膜230的蚀刻。
接着，如图1（F）所示，以光致抗蚀剂231为掩膜对NMOS晶体管204上的形成图案的氧化硅膜222a进行蚀刻。另外，也可以将本发明的蚀刻方法应用于该氧化硅膜222a的蚀刻。
当通过灰化去除光致抗蚀剂时，成为在PMOS晶体管203上形成给予压缩应力的氮化硅膜230a，在NMOS晶体管204上形成给予拉伸应力的氮化硅膜220a的状态。
图2表示本发明的第一实施方式的蚀刻方法的工序图。图2详细表示图1（B）至（C）的工序。NMOS晶体管204上叠层有光致抗蚀剂224的基板W（参照图2（A）被输送至RLSA（Radial Line SlotAntenna、径向线阵列天线）蚀刻装置。RLSA蚀刻装置的特征在于能够生成低电子温度（低能）的等离子体。在后面叙述RLSA蚀刻装置的结构、特征。
在该RLSA蚀刻装置中，对作为PMOS晶体管203上的绝缘膜的氧化硅膜222和氮化硅膜220进行蚀刻。本发明的第一实施方式的蚀刻方法包括：对氧化硅膜222的大部分进行蚀刻的第一蚀刻（主蚀刻）工序、去除第一蚀刻工序中在氧化硅膜222上产生的沉积物的作为沉积物去除工序的氧闪蒸（oxygen flash）工序、去除第一蚀刻工序中残留的薄的氧化硅膜222的第二蚀刻（过蚀刻）工序和去除氮化硅膜220的氮化硅膜蚀刻工序。所有工序均在RLSA蚀刻装置内进行。
第一蚀刻工序中，将处理气体导入RLSA蚀刻装置的处理容器内，在处理容器内产生处理气体的等离子体，由此，以光致抗蚀剂224为掩膜，对PMOS晶体管203上的氧化硅膜222进行蚀刻（参照图2（A））。在该第一蚀刻工序中，需要进行提高了相对于氮化硅的氧化硅的选择比的蚀刻，并且需要进行残留光致抗蚀剂224的蚀刻。因此，需要一边使沉积物（CFx等）沉积一边进行蚀刻。并且，在厚度方向对氧化硅膜222进行蚀刻，直到中途。具体而言，以残存的氧化硅膜222的厚度成为蚀刻前的厚度的5~20%的方式，以厚度的数值来说，以残存的氧化硅膜222的厚度成为10nm以下，优选为5nm以下的方式，对氧化硅膜222进行蚀刻。
表1表示第一蚀刻（主蚀刻）工序的处理条件的一个例子。
[表1]

处理气体的种类由需要进行蚀刻的材料决定，使用将至少包括Ar、He、Ne、Kr和Xe当中的一种的等离子体激励用气体和蚀刻气体混合的气体。蚀刻气体使用将选自CH2F2、CHF3和CH3F的组中的至少一种和选自O2、CO、CN以及N2的组中的至少一种进行混合的气体。对氧化硅膜进行蚀刻的此例中，使用Ar、CHF3、O2的混合气体。蚀刻气体之中，如果使用CHF类气体，就会在基板W上产生沉积物。O2、CO、CN或N2等用来调整沉积物中的碳成分的量。
如图2（B）所示，当第一蚀刻（主蚀刻）工序结束时，在氮化硅膜220上残留有薄的氧化硅膜222，在氧化硅膜222上产生CF类沉积物225。沉积物225至少包括碳和氟，并在第一蚀刻工序期间沉积在氧化硅膜222上。为了去除沉积物225，进行去除沉积物225的氧闪蒸工序。在此，氧闪蒸是指，使低能的氧等离子体暴露在被处理膜上。由此，能够去除沉积物。
在去除沉积物225的氧闪蒸工序中，在RLSA蚀刻装置内产生氧等离子体（O2 flash）。即，将氧气导入RLSA蚀刻装置的处理容器内，在处理容器内产生氧等离子体。当沉积物225暴露于氧等离子体中时，等离子体中的氧自由基（radical）和沉积物225反应，成为二氧化碳和水，蒸发、并且被排气而去除。在氮化硅膜220上，残留有薄的氧化硅膜222，因此，即使经过氧闪蒸，氮化硅膜220的表层也不会被氧化，氧化硅也不会变质。当然，氧化硅膜222本来就已被氧化，因此，即使进行氧闪蒸，也几乎没有变化。
在此，假设不进行氧闪蒸，则在氧化硅膜222的蚀刻结束时，在氮化硅膜220的表面沉积CF类沉积物。如果沉积CF类沉积物，CF类沉积物就成为蚀刻掩膜，从而局部性地无法进行氮化硅膜220的蚀刻。通过去除CF类沉积物，能够防止这种情况。而且，当进行氧闪蒸时，在氮化硅膜220的表面残留有薄的氧化硅膜222。因此，能够防止氮化硅膜220的表面被氧等离子体氧化。
沉积物是在表2所示的条件下进行氧等离子体处理的。
[表2]
处理气体O2:20sccm压力100mT微波功率3000WRF偏压0W基板温度30℃处理时间10秒
在NMOS晶体管204上形成有光致抗蚀剂224（参照图2（B））。光致抗蚀剂224也含有碳和氟，因此，如果强烈地进行氧闪蒸，则光致抗蚀剂224与等离子体中的氧自由基结合，成为二氧化碳和水，蒸发而被去除。为了防止去除光致抗蚀剂224，需要采用电子温度低的氧等离子体。而且，在薄薄地残留的氧化硅膜222之下，形成有氮化硅膜220。为了防止通过氧等离子体经由薄的氧化硅膜222，对氮化硅膜220进行氧化，也需要降低氧等离子体的电子温度。如果使用RLSA蚀刻装置，将处理容器内的压力设为100mTorr以上的高压并将微波功率降低至3000W以下，则能够生成电子温度低的、即能量低的氧等离子体。氧等离子体的处理时间设定为10秒左右，以便不对光致抗蚀剂224或底层的氮化硅膜220产生坏影响。
如图2（C）所示，通过氧闪蒸来去除氧化硅膜222的表面的沉积物225。在氮化硅膜220上形成有厚度减至100nm以下的薄的氧化硅膜222。为了去除薄的氧化硅膜222的厚度方向的整体，进行提高了相对于氮化硅的氧化硅的选择比的第二蚀刻（过蚀刻）工序。第二蚀刻工序也成为不断堆积沉积物（CFx等）的蚀刻。
表3表示第二蚀刻工序的处理条件的一个例子。
[表3]

处理气体的种类与第一蚀刻工序相同，但是，使RF偏压与第一蚀刻工序相比稍大，处理时间缩短至60秒。
如图2（D）所示，通过第二蚀刻（过蚀刻）工序，去除氧化硅膜222。在第二蚀刻工序中，也生成沉积物。但是，氧化硅膜222已变薄为原来的10%以下的程度，因此，在第二蚀刻中生成的沉积物的量较少。假设沉积物的量与蚀刻量成比例，则沉积物的量也为10%左右。
如果沉积物的量减少，则即使不去除沉积物也能够对氮化硅膜220进行充分均匀的蚀刻。
如果氧化硅膜222的蚀刻结束，则通过灰化来去除NMOS晶体管204上的光致抗蚀剂224。在该灰化中，需要提高相对于氮化硅或氧化硅的光致抗蚀剂的蚀刻选择比。
PMOS晶体管203上的氮化硅膜220通过氮化硅膜蚀刻工序去除厚度方向的整体。在氮化硅膜蚀刻工序中，将处理气体导入RLSA蚀刻装置的处理容器内，对氮化硅膜220进行蚀刻。氮化硅膜220的表面不被氧化，而且沉积在表面上的沉积物的量也少，因此，即使不进行氧闪蒸，也能够进行氮化硅膜220的蚀刻。另外，在氮化硅膜220的下层，形成有氧化硅膜214（PMOS晶体管203的垫片），因此，需要进行提高了相对于氧化硅的氮化硅的选择比的蚀刻。
表4表示氮化硅膜蚀刻工序的处理条件的一个例子。
[表4]

处理气体的种类由需要进行蚀刻的材料决定，使用将至少包括Ar、He、Ne、Kr和Xe当中的一种的等离子体激励用气体和蚀刻气体混合的气体。蚀刻气体使用将选自CH2F2、CHF3以及CH3F的组中的至少一种和选自O2、CO、CN和N2的组中的至少一种进行混合的气体。对氧化硅膜220进行蚀刻的该例中，使用Ar、CH2F2、O2的混合气体。在氮化硅膜的蚀刻工序中，也可以将压力设为低→高的两个阶段。
照射于基板W的离子能量与等离子体的能量和施加在基板W上的偏置电压的和具有相关关系。通过将RF偏压设为0，就能够仅以等离子体的能量进行蚀刻。进而，通过在500mT的高压下进行蚀刻，能够降低等离子体的电子温度，即降低等离子体的能量。由于能够减小RF偏压和等离子体的能量之和，所以能够防止使构成底层的氧化硅膜214或硅基板W受到破坏（凹陷）。
如果PMOS晶体管203上的氧化硅膜222和氮化硅膜220的蚀刻结束，则成为图2（E）所示的状态（与图1（C）相同的状态）。
图3表示在不同的压力下的光致抗蚀剂的蚀刻速率的实验结果。在本实验中，氧闪蒸是通过在各压力之下，在10秒的期间，将3000W的微波功率供给至KrF抗蚀剂来进行的。在图3（A）~（D）中，横轴的单位为mm，纵轴的单位为在基板W上取X轴、Y轴、V轴、W轴，测量四个方向的蚀刻速率。横轴的0表示基板W的中心。
根据图3（A），当压力为20mT时，在10秒期间蚀刻速率为114.0nm，保持较高的值。根据图3（B），当压力位60mT时，在10秒期间蚀刻速率为87.7nm，也保持较高的值。由于压力为60mT时的光致抗蚀剂的蚀刻速率还是较高的值，因此为了进一步降低蚀刻速率，需要在比60mT更高的压力下进行氧闪蒸。
根据图3（C），当压力为100mT时，在10秒期间蚀刻速率为39.7nm，成为较低的值。为了使蚀刻速率比39.7nm/10sec更低，优选在100mT以上进行氧闪蒸。根据图3（D），当压力为200mT时，在10秒期间蚀刻速率为20.5nm，成为更低的值。由于能够使蚀刻速率比压力为100mT时更低，因此，可以在200mT的压力下进行氧闪蒸。
图4表示改变微波功率时的光致抗蚀剂的蚀刻速率的实验结果。氧闪蒸是通过在100mT的压力下，在5秒的期间，将1500W、2000W、3000W的各微波功率供给至KrF抗蚀剂来进行的。
根据图4（A），当微波功率为1500W时，在2秒期间蚀刻速率为9.3nm，成为较低的值。根据图4（B），当微波功率为2000W时，在2秒期间蚀刻速率为12.6nm，虽然稍变高，但还是保持较低的值。根据图4（C），当微波功率为3000W时，在2秒期间蚀刻速率为24.2nm，成为2000W时的成倍的较高的值。为了降低蚀刻速率，微波功率优选设定为2000W。当微波功率为1500W时由于能够使蚀刻速率更低，因此，也可以设定为1500W。
图5（A）~（F）表示应用本发明的第二实施方式的蚀刻方法的半导体器件的制造方法，例如MOS场效应管的制造方法。如图5（A）所示，在硅基板W的表面隔着栅极绝缘膜302例如氧化硅膜形成包括多晶硅的栅极301。接着，如图5（B）所示，在硅基板W的表面304和栅极301的表面通过化学气相生长（CVD）形成氧化硅（SiO2）膜303。
接着，硅基板W被输送至RLSA蚀刻装置。在RLSA蚀刻装置中，为了在栅极301的侧壁形成偏置垫片303a（参照图5（E）），对沉积的氧化硅膜303进行蚀刻。
在从图5（B）至图5（E）的过程中，应用本发明的第二实施方式的蚀刻方法。第二实施方式的蚀刻方法包括：对氧化硅膜303的大部分进行蚀刻的第一蚀刻（主蚀刻）工序、去除第一蚀刻工序中生成的沉积物的氧闪蒸（oxygen flash）工序、和去除第一蚀刻工序中残留的薄的氧化硅膜303的第二蚀刻（过蚀刻）工序。所有工序都在RLSA蚀刻装置内进行。
在第一蚀刻工序中，将处理气体导入RLSA蚀刻装置的处理容器内，在处理容器内产生等离子体，由此，对氧化硅膜303进行蚀刻。在该第一蚀刻工序中，需要进行提高了相对于硅或多晶硅的氧化硅的选择比的蚀刻，并且一边生成沉积物（CFx）一边以使氧化硅膜303成为例如原来的膜厚的5~20%的方式，在厚度方向进行蚀刻。
如图5（C）所示，当第一蚀刻工序结束时，成为在硅基板W上残留有薄的氧化硅膜303的状态，在氧化硅膜303上附着沉积物305。沉积物305至少含有碳。为了去除沉积物305，进行氧闪蒸工序。
在去除沉积物305的氧闪蒸工序中，在RLSA蚀刻装置内使氧等离子体闪蒸（氧闪蒸）。当将沉积物305置于氧等离子体中时，等离子体中的氧自由基与沉积物结合，成为二氧化碳和水，蒸发而被去除。在硅基板W上由于残留有薄的氧化硅膜303，因此即使进行氧闪蒸，硅基板W也不会被氧化，能够防止硅基板W受到破坏（凹陷）。
通过氧闪蒸来去除氧化硅膜303的表面的沉积物（参照图5（D））。在硅基板W上形成有厚度减至10%左右的薄的氧化硅膜303。为了去除薄的氧化硅膜303的厚度方向的整体，进行提高了相对于硅基板W或多晶硅的氧化硅的选择比的第二蚀刻工序。第二蚀刻工序中也是一边产生沉积物（CFx等）一边进行蚀刻，但是，由于氧化硅膜303较薄，因此，沉积物的量也较少。另外，也可以根据需要再次进行氧闪蒸。当第二蚀刻工序结束时，成为硅基板W的表面露出的状态（参照图5（E））。
接着，如图5（F）所示，为了在硅基板W形成扩展（extension）区域306，将磷离子注入硅基板W。接着，为了形成侧壁垫片307a，如图5（G）所示，以覆盖硅基板W的表面304和栅极301的方式形成氮化硅膜307。氮化硅膜307通过化学气相生长（CVD）形成。
接着，在RLSA蚀刻装置中，为了在栅极301的侧壁形成侧壁垫片307a（参照图5（J）），对氮化硅膜307进行蚀刻。
如图5（G）至图5（J）的蚀刻过程中，应用本发明的第三实施方式的蚀刻方法。第三实施方式的蚀刻方法包括：对氮化硅膜307的大部分进行蚀刻的第一蚀刻（主蚀刻）工序、去除第一蚀刻工序中生成的沉积物的氧闪蒸（oxygen flash）工序、和去除第一蚀刻工序中残留的薄的氮化硅膜307的第二蚀刻（过蚀刻）工序。所有工序都在RLSA蚀刻装置内进行。
在第一蚀刻工序中，将处理气体导入RLSA蚀刻装置的处理容器内，在处理容器内产生等离子体，由此，对氮化硅膜307进行蚀刻。在该第一蚀刻工序中，需要进行提高了相对于硅或多晶硅的氮化硅的选择比的蚀刻，并且以一边生成沉积物（CFx）一边使氮化硅膜307成为例如原来的膜厚的5~20%的方式，进行蚀刻。
如图5（H）所示，当第一蚀刻工序结束时，成为在硅基板W上残留有薄的氮化硅膜307的状态，在氮化硅膜307上沉积有沉积物308。沉积物308至少含有碳和氟。为了去除沉积物308，进行氧闪蒸工序。
在去除沉积物308的氧闪蒸工序中，在RLSA蚀刻装置内使氧等离子体闪蒸（氧闪蒸）。当将沉积物308置于氧等离子体中时，等离子体中的氧自由基与沉积物308结合，成为二氧化碳和水，蒸发而被去除。由于在硅基板W上残留有薄的氮化硅膜307，因此即使进行氧闪蒸，硅基板W也不会被氧化，能够防止硅基板W受到破坏（凹陷）。
如果通过氧闪蒸来去除氮化硅膜307的表面的沉积物308，则成为在硅基板W上形成有厚度减至10%左右的薄的氮化硅膜307的状态（参照图5（I））。为了去除薄的氮化硅膜307的厚度方向的整体，进行提高了相对于硅基板W或多晶硅的氮化硅的选择比的第二蚀刻工序。第二蚀刻工序中也是一边以沉积物（CFx等）保护侧壁一边进行蚀刻，但是，由于氮化硅膜307较薄，因此，沉积物的量也较少。另外，如果需要去除沉积物，也可以再次进行氧闪蒸。
接着，在硅基板W注入用于形成源极/漏极区域310的砷离子（参照图5（J））。通过形成侧壁垫片307a，能够在扩展区域306的外侧形成高浓度的源极/漏极区域310。
在该半导体器件的制造方法中，形成有偏置垫片和侧壁垫片两者，但是，也可以不形成偏置垫片，而只形成侧壁垫片。
在上述第一至第三实施方式的蚀刻方法中，使用RLSA蚀刻装置，但是，也能够使用能够生成等离子体的其他的等离子体处理装置。RLSA蚀刻装置的结构如下。
图6表示RLSA蚀刻装置的概略截面图。RLSA蚀刻装置利用微波激励等离子体作为等离子体源。如果利用微波激励等离子体，则能够在进行蚀刻处理的区域生成低电子温度且高密度的等离子体。
利用RLSA蚀刻装置生成的微波等离子体的特征在于，在电介质窗52正下方（称为等离子体激励区域）生成的数eV的等离子体进行扩散，在基板W正上方（扩散等离子体区域）为约1~2eV左右的低电子温度的等离子体。即，具有如下特征，与平行平板等的等离子体不同，等离子的电子温度的分布作为离电介质窗52的距离的函数，明确地产生。更具体而言，如图7所示，电介质窗52正下方的数eV~10eV的电子温度在基板W上衰减至约1~2eV左右。由于基板W的处理是在等离子体的电子温度较低的区域（扩散等离子体区域）进行的，因此不会对基板W带来凹陷等的大的破坏。
RLSA蚀刻装置具有由铝合金、不锈钢合金等形成的筒状的处理容器10。处理容器10接地。
首先，说明对在RLSA蚀刻装置的处理容器10内产生微波激励等离子体没有直接贡献的构成要素和部件。
在处理容器10的底部的中央，设置有作为载置基板W的载置台的基座12。基座12由从处理容器10的底部向上方延伸的圆筒状的支承部14保持。基座12例如包括氧化铝、氮化铝等的绝缘材料，并形成为圆盘状。基座12作为施加高频的下部电极发挥作用。
在处理容器10的内侧面与包围圆筒状的支承部14并从处理容器10的底部向上方延伸的圆筒状的壁部16之间，设置有圆环形状的排气通路18。在排气通路18的上部配置有圆环形状的挡板（baffle plate）20，在排气通路18的下部设置有排气口22。为了得到关于基座12之上的基板W对称分布的均匀的气流，在圆环形状的排气通路18，在圆周方向隔开相等的角度间隔，设置有多个排气口22。各排气口22经由排气管24与排气装置26连接。排气装置26具有将处理容器10内部抽真空并减压至所希望的压力的作为排气单元的涡轮分子真空泵（TMP）等的真空泵。闸阀28对从处置容器搬出搬入基板W的输送口进行开闭。
基座12经由匹配器32、供电棒（rod）34与对基座12施加RF偏置电压的高频电源30电连接。高频电源30在规定的电平，输出例如13.56MHz的比较低的频率的高频。这样的低的频率适于调整引入至基座12上的基板W的离子的能量。匹配器32具有匹配元件，该匹配元件用于使高频电源30的输出阻抗与包括电极（基座12）、在处理容器10内产生的等离子体和处理容器10的载荷的阻抗相匹配。匹配元件具有用于产生自偏压的级间耦合电容器（blocking condenser）。
在基座12的上表面，设置有静电吸盘36。静电吸盘36通过静电力将基板W保持在基座12上。静电吸盘36具有由导体膜形成的电极36a和上下夹着电极36a的一对绝缘膜36b、36c。直流电源40经由开关42与电极36a电连接。从直流电源40施加在静电吸盘36上的直流电压产生用于将基板W保持在静电吸盘36上的库仑力。在静电吸盘36的外周设置有包围基板W的聚焦环38。
在基座12的内部设置有致冷剂通路44。致冷剂通路44在圆周方向延伸，形成圆环形状。规定温度的致冷剂或冷却水以在导管46和致冷剂通路44内循环的方式从冷却单元（未图示）经由导管46供给至致冷剂通路44。通过调整致冷剂的温度，能够调整静电吸盘36上的基板W的温度。进而，从气体供给部（未图示）经由供给管50向基板W与静电吸盘之间供给He气体等的导热气体。
接着，说明对在RLSA蚀刻装置的处理容器10内产生微波等离子体有贡献的单元或部件。
平面天线55具有由石英、陶瓷、氧化铝（Al2O3）或氮化硅（AlN）等的电介质形成的圆盘状的电介质窗52和圆板状的狭缝天线54。电介质窗52以对处理容器10的内部进行密封的方式安装于处理容器10，并作为与基座12相对的处理容器10的顶部发挥作用。狭缝天线54配置于电介质窗52的上表面之上，具有以同心圆状分布的多个狭缝。狭缝天线54经由包括石英等的电介质的作为波长压缩板的电介质板56与微波导入路58电磁连结。
微波导入路58具有导波路62、导波路/同轴管转换器64和同轴管66，将从微波发生器60输出的微波传送至狭缝天线54。导波路62例如由矩形状的管道形成，从微波发生器60以TE模式将微波传送至转换器64。
转换器64使导波路62与同轴管66连结，并将导波路62内的TE模式的微波转换为同轴管66内的TEM模式的微波。转换器64形成为朝向下方尖尖的圆锥形状，并且其上部与导波路62结合，其下部与同轴管66的内侧导体68结合。
同轴管66从转换器64向处理容器10的上部中央延伸向垂直下方，与狭缝天线54连结。同轴管66具有外侧导体70和内侧导体68。外侧导体70的上端部与导波路62结合，延伸向垂直下方的下端部与电介质板56结合。内侧导体68的上端部与转换器64连结，其下端向垂直下方延伸，直到到达狭缝天线54为止。微波以TEM模式，在外侧导体70和内侧导体68之间传播。
从微波发生器输出的微波在包括导波路62、转换器64、同轴管66的微波导入路58中传播，通过电介质板56之后，供给至狭缝天线54。微波在电介质板56中沿半径方向扩散，经由狭缝天线54的狭缝向处理容器10内辐射。由此，电介质窗52的正下方的气体被离子化，在处理容器10内产生等离子体。
在电介质板56的上表面设置有天线背面板（plate）72。天线背面板72例如包括铝。在天线背面板72形成有与冷却单元（未图示）连接的流路74。规定温度的致冷剂或冷却水在流路74和管道76、78内循环。天线背面板72作为将产生在电介质板56上的热量吸收的冷却套（jacket）发挥作用，并将热量向外部排出。
在本实施方式中，气体导入路80以贯通同轴管66的内侧导体68的方式设置。第一气体导入管84的一端与气体导入路80的上端开口部80a连接，其另一端与处理气体供给源82连接。在电介质窗52的中央形成有向处理容器10开口的气体喷射口86。在具有上述的结构的第一气体导入部88中，来自处理气体供给源82的处理气体流经第一气体导入管84和内侧导体68内的气体导入路80，从气体喷射口86向位于下方的基座12喷射。处理气体被排气装置26引至包围基座12的圆环状的排气通路18，因此，喷射出的处理气体在处理容器10内向半径方向外侧扩散。在第一气体导入管84的中途设置有流量调整器90（MFC）和进行开闭的阀门92。
在本实施方式中，除了第一气体导入部88之外，还设置有用于将处理气体供给向处理容器10的第二气体导入部94。第二气体导入部94具有配置于处理容器10内的气体环（gas ring）91和与气体环91连接的气体供给管100。气体环91形成为中空的环形状，在其内周侧的侧面，在圆周方向隔开相等的角度间隔，具有多个侧面喷射口92。多个侧面喷射口92在处理容器10的等离子体区域内开口。气体供给管100与气体环91和处理气体供给源82连接。在气体供给管100的中途设置有流量调整器102（MFC）和进行开闭的阀门104。上述第一气体导入部88和第二气体导入部94构成处理气体导入单元。
在第二气体导入部94中，来自处理气体供给源82的处理气体经由气体供给管100向气体环91导入。被处理气体充满的气体环91的内部压力在圆周方向变为均匀，从多个侧面喷射口92，向处理容器10内的等离子体区域，均匀地沿水平方向喷射处理气体。从气体环91向等离子体的电子温度较低的区域（等离子体扩散区域）供给处理气体，因此，能够控制处理气体的离解的状态。
图8表示狭缝天线54的狭缝图案的一个例子。狭缝天线54具有排列为同心圆状的多个狭缝54b、54c。具体而言，长度方向正交的两种狭缝交替排列为同心圆状。同心圆的半径方向的间隔根据在狭缝天线54中沿半径方向传播的微波的波长而决定。根据该狭缝图案，微波转换为具有相互正交的两个偏向成分的平面波，平面波从狭缝天线54发射。这样构成的狭缝天线54对于从天线的全部区域向处理容器10内均匀地发射微波是有效的，并且适于在天线的下方生成均匀且稳定的等离子体。
由控制部（未图示）控制排气装置26、高频电源30、直流电源40、开关42、微波发生器60、处理气体供给源82、冷却单元（未图示）、导热气体供给部（未图示）等的各自的运行和整体的运行。控制部例如由微型计算机等构成。
另外，本发明参考上述的指示，能够做出各种修正和改变。对于具体的实施方式，能够在不脱离本发明的范围内做出各种变形和变更。
本说明书是基于2010年6月29日申请的日本特愿2010‑147357的。其内容全部援引于此。
符号说明
10……处理容器
22……排气口
12……基座（载置台）
54……狭缝天线
60……微波发生器
58……微波导入路58
82……处理气体供给源
88……第一气体导入部
94……第二气体导入部
203……PMOS晶体管
204……NMOS晶体管
220……氮化硅膜
222……氧化硅膜
225……堆积物
301……栅极
303……氧化硅膜
303a……偏置垫片
305、308……沉积物
307……氮化硅膜
307a……侧壁垫片
308……沉积物
W……硅基板（基板）