多晶硅假栅移除后的监控方法.pdf

上传人:Y0****01 文档编号:4332647 上传时间:2018-09-14 格式:PDF 页数:8 大小:349.97KB
返回 下载 相关 举报
摘要
申请专利号:

CN201110165279.5

申请日:

2011.06.20

公开号:

CN102842518A

公开日:

2012.12.26

当前法律状态:

授权

有效性:

有权

法律详情:

授权|||实质审查的生效IPC(主分类):H01L 21/66申请日:20110620|||公开

IPC分类号:

H01L21/66

主分类号:

H01L21/66

申请人:

中国科学院微电子研究所

发明人:

杨涛; 赵超; 李俊峰; 闫江; 陈大鹏

地址:

100029 北京市朝阳区北土城西路3号

优先权:

专利代理机构:

北京蓝智辉煌知识产权代理事务所(普通合伙) 11345

代理人:

陈红

PDF下载: PDF下载
内容摘要

本发明提供了一种多晶硅假栅移除后的监控方法,包括以下步骤:在晶圆表面形成多晶硅假栅结构;确定晶圆质量的量测目标及误差范围;去除多晶硅假栅之后,使用质量量测设备测量晶圆的质量,判断多晶硅假栅是否完全移除。依照本发明的量测方法,可以不需要特定测试结构而快速准确对晶圆整片测量,从而有效监控判断多晶硅假栅是否彻底移除,同时该量测方法反馈结果直观、快速、准确,对晶圆不会带来损伤。

权利要求书

1.一种多晶硅假栅移除后的监控方法,包括以下步骤:在晶圆表面形成多晶硅假栅结构;确定晶圆质量的量测目标及误差范围;去除多晶硅假栅之后,使用质量量测设备测量晶圆的质量,判断多晶硅假栅是否完全移除。2.一种多晶硅假栅移除后的监控方法,包括以下步骤:在晶圆表面形成多晶硅假栅结构;确定晶圆质量差的量测目标及误差范围;使用质量量测设备测量晶圆的质量,确定晶圆质量前值;去除多晶硅假栅之后,使用质量量测设备测量晶圆的质量以确定晶圆质量后值,判断多晶硅是否完全移除。3.如权利要求1或2的方法,其中,多晶硅假栅下方包括绝缘层,所述绝缘层为高k材料、氧化硅或氮氧化硅。4.如权利要求3的方法,其中,所述绝缘层与所述多晶硅假栅同时被去除。5.如权利要求1或2的方法,其中,通过实验性设计(DOE),获取多晶硅假栅被完全去除的样品晶圆的质量或质量差以及误差范围。6.如权利要求1的方法,其中,如果晶圆质量超出误差范围,则判定多晶硅没有完全去除,需要二次处理。7.如权利要求2的方法,其中,如果晶圆质量前值与后值的差超出晶圆质量差的误差范围,则判定多晶硅没有完全去除,需要二次处理。8.如权利要求1或2的方法,其中,所述质量量测设备为机械精密天平、电子精密天平或半自动/全自动加码电光投影阻尼精密天平。

说明书

多晶硅假栅移除后的监控方法

技术领域

本发明涉及一种半导体器件的制造方法,更具体地讲,涉及一种
多晶硅假栅移除后的监控方法。

背景技术

随高K/金属栅工程在45纳米技术节点上的成功应用,使其成为亚
30纳米以下技术节点不可缺少的关键模块化工程。目前只有坚持高
K/后金属栅(gate last)路线的英特尔公司在45纳米和32纳米量产
上取得了成功。近年来紧随IBM产业联盟的三星、台积电、英飞凌等
业界巨头也将之前开发的重点由高K/先金属栅(gate first)转向
gate last工程。

Gate last工程中,在完成离子高温退火后,需要把多晶栅挖掉,
而后在填充进金属栅电极,流程详见图1。如图1A,衬底1上依次形成
绝缘层2、多晶硅假栅极3、栅极侧壁4、层间介质层(ILD)5。如图
1B,去除多晶硅假栅极3,形成栅极开口6,然后填充金属栅电极材料。
多晶栅侧壁4为氧化硅或氮化硅材料的侧墙(spacer),多晶栅下面的
绝缘层2是淀积好的高K或是氧化硅或是氮氧化硅材料。目前,工业界
有三条工艺路线来完成多晶假栅的去除工作,分别是干法刻蚀,湿法
刻蚀,以及干法-湿法混合刻蚀;从实验及报道的结果看,更倾向于
后两种方法。

多晶假栅3去除后,需要进行有效的监控手段来判断多晶硅是否
完全去除掉,任何多晶的残留都会对器件电性能造成极大的负面影
响。该项工艺属于32nm及以下的先进工艺,在多晶假栅3移除后如何
有效对制程进行监控,尚未见任何报道。最直观的方法是通过扫描电
子显微镜看多晶假栅3移除后晶圆的横截面,但这种方法对晶圆具有
破坏性,并且反馈结果很慢,无法直接用于量产时对制程的有效监控。
同时,目前集成电路工业界对工艺制程的监控大部分采用的是光学量
测手段,而随技术节点的不断缩小,器件结构越来越复杂,叠层的薄
膜越来越薄,传统光学量测方法遇到了很大挑战。为此,急需一种直
观的,对晶圆无损伤的快速准确有效的监控方法来判断多晶假栅移除
得是否彻底。

发明内容

因此,本发明的目的在于提出一种多晶硅假栅移除后的监控方
法,以便快速准确有效监控判断多晶硅假栅是否彻底移除,同时,该
量测方法对晶圆不会带来损伤。

本发明提供了一种多晶硅假栅移除后的监控方法,包括以下步
骤:在晶圆表面形成多晶硅假栅结构;确定晶圆质量的量测目标及误
差范围;去除多晶硅假栅之后,使用质量量测设备测量晶圆的质量,
判断多晶硅假栅是否完全移除。

本发明还提供了一种多晶硅假栅移除后的监控方法,包括以下步
骤:在晶圆表面形成多晶硅假栅结构;确定晶圆质量差的量测目标及
误差范围;使用质量量测设备测量晶圆的质量,确定晶圆质量前值;
去除多晶硅假栅之后,使用质量量测设备测量晶圆的质量以确定晶圆
质量后值,判断多晶硅是否完全移除。

其中,多晶硅假栅下方包括绝缘层,所述绝缘层为高k材料、氧
化硅或氮氧化硅。

其中,所述绝缘层与所述多晶硅假栅同时被去除。

其中,通过实验性设计(DOE),获取多晶硅假栅被完全去除的
样品晶圆的质量或质量差以及误差范围。

其中,如果晶圆质量超出误差范围,则判定多晶硅没有完全去除,
需要二次处理。

其中,如果晶圆质量前值与后值的差超出晶圆质量差的误差范
围,则判定多晶硅没有完全去除,需要二次处理。

其中,所述质量量测设备为机械精密天平、电子精密天平或半自
动/全自动加码电光投影阻尼精密天平。

本专利提出了两条多晶假栅移除后的监控路线,采用了晶圆质量
或质量差的检测来监控多晶假栅移除是否移除彻底。依照本发明的量
测方法,可以不需要特定测试结构而快速准确对晶圆整片测量,从而
有效监控判断多晶硅假栅是否彻底移除,同时该量测方法反馈结果直
观、快速、准确,对晶圆不会带来损伤。

本发明所述目的,以及在此未列出的其他目的,在本申请独立权
利要求的范围内得以满足。本发明的实施例限定在独立权利要求中,
具体特征限定在其从属权利要求中。

附图说明

以下参照附图来详细说明本发明的技术方案,其中:

图1显示了后栅工艺示意图。

具体实施方式

以下参照附图并结合示意性的实施例来详细说明本发明技术方
案的特征及其技术效果,公开了提出采用晶圆质量量测技术对后栅工
艺多晶硅假栅移除进行监控,并给出相应的测试结构。需要指出的是,
类似的附图标记表示类似的结构。

由附图1可以得知,在多晶硅假栅移除之后,晶圆质量将明显减
小,基于此种原理,本发明将通过测量晶圆去除多晶假栅后的质量,
来监控多晶假栅移除是否移除彻底,进而判断该工艺是否合格。具体
的测量方法步骤可以如下实施例所示。

实施例1

参照附图1,在衬底1上依次形成绝缘层2、多晶硅假栅极3、栅
极侧壁4、层间介质层(ILD)5,然后去除多晶硅假栅极3,形成栅
极开口6。由图1可见,在多晶假栅3移除后,晶圆当层薄膜的质量
(也即晶圆表面上ILD5及其之间所夹设的侧壁4、栅极开口6的各层
薄膜质量之和)将明显减小,因此通过对晶圆质量的监控,即可判断
多晶假栅是否完全去除干净;采用该方法测量将具有测试结果直观,
对晶圆无损伤以及测量效率高的特点,适合多晶假栅移除后对工艺的
有效监控。

具体地,依照本发明的一个实施例的后栅工艺移除多晶硅假栅的
监控方法包括以下步骤:

首先,在晶圆表面形成多晶硅假栅结构。如图1所示,晶圆表面
形成有多晶硅假栅结构,也即在衬底1上依次形成绝缘层2、多晶硅
假栅极3、栅极侧壁4、层间介质层(ILD)5,然后去除多晶硅假栅
极3,形成栅极开口6。其中,衬底1可为体硅、绝缘体上硅(SOI)、
SiGe、GaAs或其他半导体材料。绝缘层2材质可以是氧化硅、氮氧化
硅,或是高K材料,例如HfO2、TiO2、Ta2O5、HfAlN、钛酸钡(BST)
等等。栅极侧壁4材质为与多晶硅假栅3具有较大刻蚀选择比的材质,
例如为氮化硅。ILD5一般为低密度或低k材料,例如旋涂的硼磷硅玻
璃(BPSG)、多孔二氧化硅等等。形成多晶硅假栅3的方法一般为化
学气相沉积,通过控制CVD温度得到不同结晶状态的材料,例如在625
℃以上得到多晶硅。

其次,确定去除多晶硅假栅之后晶圆质量的量测目标及误差范
围。可以先在测试用的晶圆(即不用于最后切割成芯片产品的备用晶
圆)上按流程形成多晶硅假栅结构,确定某一产品型号的晶圆在多晶
假栅移除干净后(可以针对样片做破坏性的SEM或TEM测试,选取那
些多晶硅假栅3被完全去除的晶圆作为样本,这种实验性步骤可称为
DOE)晶圆的剩余质量,也即晶圆标准质量,此时多晶硅假栅3的厚
度应为0。测量多批次晶圆多片的数据后,得到多晶硅假栅完全去除
之后晶圆剩余质量的变化范围。根据上述结果合理定义晶圆剩余质量
的量测目标及误差范围,例如DOE得到某一产品型号的晶圆上多晶硅
假栅3完全去除时剩余结构的质量为151.203g,其变化范围为上下浮
动9.751g,则判定多晶硅假栅完全去除且没有过刻蚀的标准是剩余结
构的质量为151.203±9.751g。其中,DOE实验目的就是找到多晶假
栅彻底去除后,晶圆剩余质量的变化范围(SPEC)。

然后,去除多晶硅假栅中的多晶硅并干燥。可以采用碳氟基等离
子体刻蚀的干法刻蚀来去除多晶硅假栅3的多晶硅,也可以采用KOH、
TAMH等刻蚀液湿法刻蚀去除多晶硅假栅3,还可以是这些干法、湿法
刻蚀的混合刻蚀。合理选择刻蚀原料的流量或浓度、气压等等参数来
控制刻蚀速度,使得在给定时间内多晶硅假栅3的多晶硅基本被完全
刻蚀。干燥过程可以是在一定温度N2环境下的高速甩干,或是基于
马兰葛尼原理对晶圆进行干燥。

接着,使用质量量测设备测量晶圆质量,判断多晶硅是否完全移
除。质量量测设备优选精密仪器,例如机械精密天平、电子精密天平、
半自动/全自动加码电光投影阻尼精密天平等等。如果晶圆剩余质量
在误差范围内(容差范围已由第2步确定,例如±9.751g),可认为多
晶假栅3已经腐蚀去除干净。如果晶圆质量不在误差范围内,则认为
多晶假栅3没有完全去除干净,需要重新再处理,也即将本批次样品
送回工艺线进行二次刻蚀。

以上本发明的实施例通过实验性设计得到多晶硅假栅完全去除
后的质量变化范围,然后通过质量量测设备测试实际产品的晶圆质
量,从而判定多晶硅假栅3是否被完全移除。这种测试以及后栅刻蚀
去除多晶硅假栅的方法,避免了对于大规模产品均采用SEM或TEM的
破坏性测试,提高了测试效率节省了成本。

实施例2

与实施例1类似,依照本发明的另一个实施例的后栅工艺移除多
晶硅假栅的监控方法包括以下步骤:

首先,在晶圆表面形成多晶硅假栅结构。如图1所示,晶圆表面
形成有多晶硅假栅结构,也即在衬底1上依次形成绝缘层2、多晶硅
假栅极3、栅极侧壁4、层间介质层(ILD)5,然后去除多晶硅假栅
极3,形成栅极开口6。

其次,确定量测目标及误差范围。可以先在测试用的晶圆(即不
用于最后切割成芯片产品的备用晶圆)上按流程形成多晶硅假栅,通
过这种实验性设计(design of experimental,DOE)以及采用质量
测试手段,确定某一产品型号的晶圆在多晶假栅移除干净后(可以针
对样片做破坏性的SEM或TEM测试,选取那些多晶硅假栅3被完全去
除的晶圆作为样本)晶圆去除多晶硅假栅前后的质量差,也即晶圆质
量标准差,此时多晶硅假栅3的厚度应为0。测量多批次晶圆多片的
数据后,得到质量差变化的范围。根据上述结果合理定义晶圆质量差
量测目标及误差范围,例如DOE得到某一产品型号的晶圆上多晶硅假
栅3完全去除时晶圆前后质量差为12.450g,其变化范围为1.017g,
则判定多晶硅假栅完全去除且没有过刻蚀的标准是晶圆去除多晶硅
假栅前后质量差为12.450±1.017g。

再次,在晶圆多晶硅假栅3去除之前,使用质量量测设备测量晶
圆的质量,得到晶圆质量前值M1。例如某批次晶圆去除之前的质量
M1为160.479g。

然后,去除多晶硅假栅并干燥。可以采用碳氟基等离子体刻蚀的
干法刻蚀来去除多晶硅假栅3的多晶硅,也可以采用KOH、TAMH等刻
蚀液湿法刻蚀去除多晶硅假栅3,还可以是这些干法、湿法刻蚀的混
合刻蚀。合理选择刻蚀原料的流量或浓度、气压等等参数来控制刻蚀
速度,使得在给定时间内多晶硅假栅3的多晶硅基本被完全刻蚀。

接着,使用质量量测设备测量晶圆去除多晶硅假栅之后的质量,
也即晶圆质量后值M2,通过设备自动计算得到晶圆质量差值M1-M2,
判断多晶硅是否完全移除和/或发生过刻蚀。例如对于上述批次的晶
圆测得后值M2为148.762g,则质量差为11.717g。如果晶圆质量差
在误差范围内(容差范围已由第2步确定),可认为多晶假栅3已经腐
蚀去除干净,且没有过腐蚀发生。如果晶圆质量差不在误差范围内,
则认为多晶假栅3没有完全去除干净,需要重新再处理,也即将本批
次样品送回工艺线进行二次刻蚀。

实施例3

与实施例1或2类似,区别仅在于绝缘层2是否是后栅工艺的栅
极介质层。如果绝缘层2是高k材料,用于后栅工艺的栅极介质层,
则在本发明的监控方法中,绝缘层2不随多晶硅假栅3被去除,而是
一并保留,因此监控方法不变。但是若绝缘层2仅用于多晶硅假栅3
的刻蚀停止层,也即材质为普通的绝缘介质材料,例如二氧化硅,则
绝缘层2应随多晶硅假栅3一并去除,则本发明上述两实施例需要做
出相应的变更。

具体地,实施例3对于实施例1变种的监控方法包括:

1)采用质量测量监控法,量测某一产品型号的晶圆在多晶假栅3
以及绝缘层2完全移除干净后的质量;测量多批次晶圆的多片数据后,
得到多晶假栅3以及绝缘层2完全去除后质量的变化范围;据上述结
果合理定义晶圆在多晶假栅移除后质量的量测目标及容差范围
(SPEC);

2)通过干法刻蚀或是湿法刻蚀或是干法-湿法混合刻蚀去除掉多
晶假栅3以及绝缘层2,并将晶圆干燥;

3)使用质量量测设备测量晶圆质量;如果晶圆质量在容差范围
内(容差范围已由第1步确定),可认为多晶假栅3以及绝缘层2已经
腐蚀去除干净;如果晶圆质量不在容差范围内,可认为多晶假栅3以
及绝缘层2没有完全去除干净;需要对工艺条件进行调整。

相应地,对于实施例2的变种如下:

1).采用质量测量监控法,量测某一产品型号的同一片晶圆在多晶
假栅3以及绝缘层2完全移除干净前后的质量差;测量多批次晶圆的
多片数据后,得到多晶假栅3以及绝缘层2完全去除前后质量差的变
化范围;据上述结果合理定义晶圆在多晶假栅3以及绝缘层2移除前
后质量差的量测目标及容差范围(SPEC);

2)在晶圆多晶假栅3以及绝缘层2去除前,使用质量量测设备测
量晶圆质量,得到晶圆质量前值;

3)通过干法刻蚀或是湿法刻蚀或是干法-湿法混合刻蚀去除掉多
晶假栅3以及绝缘层2,并将晶圆干燥;

4)使用质量量测设备测量晶圆质量,得到晶圆质量后值,并通过
设备自动计算出质量差值;如果晶圆质量差值在容差范围内(容差范
围已由第1步确定),可认为多晶假栅3以及绝缘层2已经腐蚀去除
干净;如果晶圆质量差值不在容差范围内,可认为多晶假栅3以及绝
缘层2没有完全去除干净;需要对工艺条件进行调整。

依照本发明的量测以及刻蚀方法,避免了对于大规模产品均采用
SEM或TEM的破坏性测试,提高了测试效率节省了成本。此外,还能同
时判定是否发生刻蚀不足或过刻蚀,因此测试更加方便高效,得到的
产品良率以及可靠性有大幅提升。

尽管已参照一个或多个示例性实施例说明本发明,本领域技术人
员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变
和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或
材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在
作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开
的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

多晶硅假栅移除后的监控方法.pdf_第1页
第1页 / 共8页
多晶硅假栅移除后的监控方法.pdf_第2页
第2页 / 共8页
多晶硅假栅移除后的监控方法.pdf_第3页
第3页 / 共8页
点击查看更多>>
资源描述

《多晶硅假栅移除后的监控方法.pdf》由会员分享,可在线阅读,更多相关《多晶硅假栅移除后的监控方法.pdf(8页珍藏版)》请在专利查询网上搜索。

1、(10)申请公布号 CN 102842518 A (43)申请公布日 2012.12.26 C N 1 0 2 8 4 2 5 1 8 A *CN102842518A* (21)申请号 201110165279.5 (22)申请日 2011.06.20 H01L 21/66(2006.01) (71)申请人中国科学院微电子研究所 地址 100029 北京市朝阳区北土城西路3号 (72)发明人杨涛 赵超 李俊峰 闫江 陈大鹏 (74)专利代理机构北京蓝智辉煌知识产权代理 事务所(普通合伙) 11345 代理人陈红 (54) 发明名称 多晶硅假栅移除后的监控方法 (57) 摘要 本发明提供了一种多。

2、晶硅假栅移除后的监控 方法,包括以下步骤:在晶圆表面形成多晶硅假 栅结构;确定晶圆质量的量测目标及误差范围; 去除多晶硅假栅之后,使用质量量测设备测量晶 圆的质量,判断多晶硅假栅是否完全移除。依照本 发明的量测方法,可以不需要特定测试结构而快 速准确对晶圆整片测量,从而有效监控判断多晶 硅假栅是否彻底移除,同时该量测方法反馈结果 直观、快速、准确,对晶圆不会带来损伤。 (51)Int.Cl. 权利要求书1页 说明书5页 附图1页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 5 页 附图 1 页 1/1页 2 1.一种多晶硅假栅移除后的监控方法,包括以。

3、下步骤: 在晶圆表面形成多晶硅假栅结构; 确定晶圆质量的量测目标及误差范围; 去除多晶硅假栅之后,使用质量量测设备测量晶圆的质量,判断多晶硅假栅是否完全 移除。 2.一种多晶硅假栅移除后的监控方法,包括以下步骤: 在晶圆表面形成多晶硅假栅结构; 确定晶圆质量差的量测目标及误差范围; 使用质量量测设备测量晶圆的质量,确定晶圆质量前值; 去除多晶硅假栅之后,使用质量量测设备测量晶圆的质量以确定晶圆质量后值,判断 多晶硅是否完全移除。 3.如权利要求1或2的方法,其中,多晶硅假栅下方包括绝缘层,所述绝缘层为高k材 料、氧化硅或氮氧化硅。 4.如权利要求3的方法,其中,所述绝缘层与所述多晶硅假栅同时被。

4、去除。 5.如权利要求1或2的方法,其中,通过实验性设计(DOE),获取多晶硅假栅被完全去 除的样品晶圆的质量或质量差以及误差范围。 6.如权利要求1的方法,其中,如果晶圆质量超出误差范围,则判定多晶硅没有完全去 除,需要二次处理。 7.如权利要求2的方法,其中,如果晶圆质量前值与后值的差超出晶圆质量差的误差 范围,则判定多晶硅没有完全去除,需要二次处理。 8.如权利要求1或2的方法,其中,所述质量量测设备为机械精密天平、电子精密天平 或半自动/全自动加码电光投影阻尼精密天平。 权 利 要 求 书CN 102842518 A 1/5页 3 多晶硅假栅移除后的监控方法 技术领域 0001 本发明。

5、涉及一种半导体器件的制造方法,更具体地讲,涉及一种多晶硅假栅移除 后的监控方法。 背景技术 0002 随高K/金属栅工程在45纳米技术节点上的成功应用,使其成为亚30纳米以下技 术节点不可缺少的关键模块化工程。目前只有坚持高K/后金属栅(gate last)路线的英 特尔公司在45纳米和32纳米量产上取得了成功。近年来紧随IBM产业联盟的三星、台积 电、英飞凌等业界巨头也将之前开发的重点由高K/先金属栅(gate first)转向gate last 工程。 0003 Gate last工程中,在完成离子高温退火后,需要把多晶栅挖掉,而后在填充进金 属栅电极,流程详见图1。如图1A,衬底1上依次。

6、形成绝缘层2、多晶硅假栅极3、栅极侧壁 4、层间介质层(ILD)5。如图1B,去除多晶硅假栅极3,形成栅极开口6,然后填充金属栅电 极材料。多晶栅侧壁4为氧化硅或氮化硅材料的侧墙(spacer),多晶栅下面的绝缘层2是 淀积好的高K或是氧化硅或是氮氧化硅材料。目前,工业界有三条工艺路线来完成多晶假 栅的去除工作,分别是干法刻蚀,湿法刻蚀,以及干法-湿法混合刻蚀;从实验及报道的结 果看,更倾向于后两种方法。 0004 多晶假栅3去除后,需要进行有效的监控手段来判断多晶硅是否完全去除掉,任 何多晶的残留都会对器件电性能造成极大的负面影响。该项工艺属于32nm及以下的先进 工艺,在多晶假栅3移除后如。

7、何有效对制程进行监控,尚未见任何报道。最直观的方法是通 过扫描电子显微镜看多晶假栅3移除后晶圆的横截面,但这种方法对晶圆具有破坏性,并 且反馈结果很慢,无法直接用于量产时对制程的有效监控。同时,目前集成电路工业界对工 艺制程的监控大部分采用的是光学量测手段,而随技术节点的不断缩小,器件结构越来越 复杂,叠层的薄膜越来越薄,传统光学量测方法遇到了很大挑战。为此,急需一种直观的,对 晶圆无损伤的快速准确有效的监控方法来判断多晶假栅移除得是否彻底。 发明内容 0005 因此,本发明的目的在于提出一种多晶硅假栅移除后的监控方法,以便快速准确 有效监控判断多晶硅假栅是否彻底移除,同时,该量测方法对晶圆不。

8、会带来损伤。 0006 本发明提供了一种多晶硅假栅移除后的监控方法,包括以下步骤:在晶圆表面形 成多晶硅假栅结构;确定晶圆质量的量测目标及误差范围;去除多晶硅假栅之后,使用质 量量测设备测量晶圆的质量,判断多晶硅假栅是否完全移除。 0007 本发明还提供了一种多晶硅假栅移除后的监控方法,包括以下步骤:在晶圆表面 形成多晶硅假栅结构;确定晶圆质量差的量测目标及误差范围;使用质量量测设备测量晶 圆的质量,确定晶圆质量前值;去除多晶硅假栅之后,使用质量量测设备测量晶圆的质量以 确定晶圆质量后值,判断多晶硅是否完全移除。 说 明 书CN 102842518 A 2/5页 4 0008 其中,多晶硅假栅。

9、下方包括绝缘层,所述绝缘层为高k材料、氧化硅或氮氧化硅。 0009 其中,所述绝缘层与所述多晶硅假栅同时被去除。 0010 其中,通过实验性设计(DOE),获取多晶硅假栅被完全去除的样品晶圆的质量或质 量差以及误差范围。 0011 其中,如果晶圆质量超出误差范围,则判定多晶硅没有完全去除,需要二次处理。 0012 其中,如果晶圆质量前值与后值的差超出晶圆质量差的误差范围,则判定多晶硅 没有完全去除,需要二次处理。 0013 其中,所述质量量测设备为机械精密天平、电子精密天平或半自动/全自动加码 电光投影阻尼精密天平。 0014 本专利提出了两条多晶假栅移除后的监控路线,采用了晶圆质量或质量差的。

10、检测 来监控多晶假栅移除是否移除彻底。依照本发明的量测方法,可以不需要特定测试结构而 快速准确对晶圆整片测量,从而有效监控判断多晶硅假栅是否彻底移除,同时该量测方法 反馈结果直观、快速、准确,对晶圆不会带来损伤。 0015 本发明所述目的,以及在此未列出的其他目的,在本申请独立权利要求的范围内 得以满足。本发明的实施例限定在独立权利要求中,具体特征限定在其从属权利要求中。 附图说明 0016 以下参照附图来详细说明本发明的技术方案,其中: 0017 图1显示了后栅工艺示意图。 具体实施方式 0018 以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技 术效果,公开了提出采用晶。

11、圆质量量测技术对后栅工艺多晶硅假栅移除进行监控,并给出 相应的测试结构。需要指出的是,类似的附图标记表示类似的结构。 0019 由附图1可以得知,在多晶硅假栅移除之后,晶圆质量将明显减小,基于此种原 理,本发明将通过测量晶圆去除多晶假栅后的质量,来监控多晶假栅移除是否移除彻底,进 而判断该工艺是否合格。具体的测量方法步骤可以如下实施例所示。 0020 实施例1 0021 参照附图1,在衬底1上依次形成绝缘层2、多晶硅假栅极3、栅极侧壁4、层间介质 层(ILD)5,然后去除多晶硅假栅极3,形成栅极开口6。由图1可见,在多晶假栅3移除后, 晶圆当层薄膜的质量(也即晶圆表面上ILD5及其之间所夹设的。

12、侧壁4、栅极开口6的各层 薄膜质量之和)将明显减小,因此通过对晶圆质量的监控,即可判断多晶假栅是否完全去 除干净;采用该方法测量将具有测试结果直观,对晶圆无损伤以及测量效率高的特点,适合 多晶假栅移除后对工艺的有效监控。 0022 具体地,依照本发明的一个实施例的后栅工艺移除多晶硅假栅的监控方法包括以 下步骤: 0023 首先,在晶圆表面形成多晶硅假栅结构。如图1所示,晶圆表面形成有多晶硅假栅 结构,也即在衬底1上依次形成绝缘层2、多晶硅假栅极3、栅极侧壁4、层间介质层(ILD)5, 然后去除多晶硅假栅极3,形成栅极开口6。其中,衬底1可为体硅、绝缘体上硅(SOI)、SiGe、 说 明 书CN。

13、 102842518 A 3/5页 5 GaAs或其他半导体材料。绝缘层2材质可以是氧化硅、氮氧化硅,或是高K材料,例如HfO 2 、 TiO 2 、Ta 2 O 5 、HfAlN、钛酸钡(BST)等等。栅极侧壁4材质为与多晶硅假栅3具有较大刻蚀选择 比的材质,例如为氮化硅。ILD5一般为低密度或低k材料,例如旋涂的硼磷硅玻璃(BPSG)、 多孔二氧化硅等等。形成多晶硅假栅3的方法一般为化学气相沉积,通过控制CVD温度得 到不同结晶状态的材料,例如在625以上得到多晶硅。 0024 其次,确定去除多晶硅假栅之后晶圆质量的量测目标及误差范围。可以先在测试 用的晶圆(即不用于最后切割成芯片产品的备。

14、用晶圆)上按流程形成多晶硅假栅结构,确 定某一产品型号的晶圆在多晶假栅移除干净后(可以针对样片做破坏性的SEM或TEM测 试,选取那些多晶硅假栅3被完全去除的晶圆作为样本,这种实验性步骤可称为DOE)晶圆 的剩余质量,也即晶圆标准质量,此时多晶硅假栅3的厚度应为0。测量多批次晶圆多片的 数据后,得到多晶硅假栅完全去除之后晶圆剩余质量的变化范围。根据上述结果合理定义 晶圆剩余质量的量测目标及误差范围,例如DOE得到某一产品型号的晶圆上多晶硅假栅3 完全去除时剩余结构的质量为151.203g,其变化范围为上下浮动9.751g,则判定多晶硅假 栅完全去除且没有过刻蚀的标准是剩余结构的质量为151.2。

15、039.751g。其中,DOE实验目 的就是找到多晶假栅彻底去除后,晶圆剩余质量的变化范围(SPEC)。 0025 然后,去除多晶硅假栅中的多晶硅并干燥。可以采用碳氟基等离子体刻蚀的干法 刻蚀来去除多晶硅假栅3的多晶硅,也可以采用KOH、TAMH等刻蚀液湿法刻蚀去除多晶硅假 栅3,还可以是这些干法、湿法刻蚀的混合刻蚀。合理选择刻蚀原料的流量或浓度、气压等等 参数来控制刻蚀速度,使得在给定时间内多晶硅假栅3的多晶硅基本被完全刻蚀。干燥过 程可以是在一定温度N2环境下的高速甩干,或是基于马兰葛尼原理对晶圆进行干燥。 0026 接着,使用质量量测设备测量晶圆质量,判断多晶硅是否完全移除。质量量测设备。

16、 优选精密仪器,例如机械精密天平、电子精密天平、半自动/全自动加码电光投影阻尼精密 天平等等。如果晶圆剩余质量在误差范围内(容差范围已由第2步确定,例如9.751g), 可认为多晶假栅3已经腐蚀去除干净。如果晶圆质量不在误差范围内,则认为多晶假栅3 没有完全去除干净,需要重新再处理,也即将本批次样品送回工艺线进行二次刻蚀。 0027 以上本发明的实施例通过实验性设计得到多晶硅假栅完全去除后的质量变化范 围,然后通过质量量测设备测试实际产品的晶圆质量,从而判定多晶硅假栅3是否被完全 移除。这种测试以及后栅刻蚀去除多晶硅假栅的方法,避免了对于大规模产品均采用SEM 或TEM的破坏性测试,提高了测试。

17、效率节省了成本。 0028 实施例2 0029 与实施例1类似,依照本发明的另一个实施例的后栅工艺移除多晶硅假栅的监控 方法包括以下步骤: 0030 首先,在晶圆表面形成多晶硅假栅结构。如图1所示,晶圆表面形成有多晶硅假栅 结构,也即在衬底1上依次形成绝缘层2、多晶硅假栅极3、栅极侧壁4、层间介质层(ILD)5, 然后去除多晶硅假栅极3,形成栅极开口6。 0031 其次,确定量测目标及误差范围。可以先在测试用的晶圆(即不用于最后切割 成芯片产品的备用晶圆)上按流程形成多晶硅假栅,通过这种实验性设计(design of experimental,DOE)以及采用质量测试手段,确定某一产品型号的晶。

18、圆在多晶假栅移除干 净后(可以针对样片做破坏性的SEM或TEM测试,选取那些多晶硅假栅3被完全去除的晶 说 明 书CN 102842518 A 4/5页 6 圆作为样本)晶圆去除多晶硅假栅前后的质量差,也即晶圆质量标准差,此时多晶硅假栅3 的厚度应为0。测量多批次晶圆多片的数据后,得到质量差变化的范围。根据上述结果合 理定义晶圆质量差量测目标及误差范围,例如DOE得到某一产品型号的晶圆上多晶硅假栅 3完全去除时晶圆前后质量差为12.450g,其变化范围为1.017g,则判定多晶硅假栅完全去 除且没有过刻蚀的标准是晶圆去除多晶硅假栅前后质量差为12.4501.017g。 0032 再次,在晶圆多。

19、晶硅假栅3去除之前,使用质量量测设备测量晶圆的质量,得到晶 圆质量前值M1。例如某批次晶圆去除之前的质量M1为160.479g。 0033 然后,去除多晶硅假栅并干燥。可以采用碳氟基等离子体刻蚀的干法刻蚀来去除 多晶硅假栅3的多晶硅,也可以采用KOH、TAMH等刻蚀液湿法刻蚀去除多晶硅假栅3,还可 以是这些干法、湿法刻蚀的混合刻蚀。合理选择刻蚀原料的流量或浓度、气压等等参数来控 制刻蚀速度,使得在给定时间内多晶硅假栅3的多晶硅基本被完全刻蚀。 0034 接着,使用质量量测设备测量晶圆去除多晶硅假栅之后的质量,也即晶圆质量后 值M2,通过设备自动计算得到晶圆质量差值M1-M2,判断多晶硅是否完全。

20、移除和/或发生过 刻蚀。例如对于上述批次的晶圆测得后值M2为148.762g,则质量差为11.717g。如果晶圆 质量差在误差范围内(容差范围已由第2步确定),可认为多晶假栅3已经腐蚀去除干净, 且没有过腐蚀发生。如果晶圆质量差不在误差范围内,则认为多晶假栅3没有完全去除干 净,需要重新再处理,也即将本批次样品送回工艺线进行二次刻蚀。 0035 实施例3 0036 与实施例1或2类似,区别仅在于绝缘层2是否是后栅工艺的栅极介质层。如果 绝缘层2是高k材料,用于后栅工艺的栅极介质层,则在本发明的监控方法中,绝缘层2不 随多晶硅假栅3被去除,而是一并保留,因此监控方法不变。但是若绝缘层2仅用于多晶。

21、硅 假栅3的刻蚀停止层,也即材质为普通的绝缘介质材料,例如二氧化硅,则绝缘层2应随多 晶硅假栅3一并去除,则本发明上述两实施例需要做出相应的变更。 0037 具体地,实施例3对于实施例1变种的监控方法包括: 0038 1)采用质量测量监控法,量测某一产品型号的晶圆在多晶假栅3以及绝缘层2完 全移除干净后的质量;测量多批次晶圆的多片数据后,得到多晶假栅3以及绝缘层2完全去 除后质量的变化范围;据上述结果合理定义晶圆在多晶假栅移除后质量的量测目标及容差 范围(SPEC); 0039 2)通过干法刻蚀或是湿法刻蚀或是干法-湿法混合刻蚀去除掉多晶假栅3以及绝 缘层2,并将晶圆干燥; 0040 3)使用。

22、质量量测设备测量晶圆质量;如果晶圆质量在容差范围内(容差范围已由 第1步确定),可认为多晶假栅3以及绝缘层2已经腐蚀去除干净;如果晶圆质量不在容差 范围内,可认为多晶假栅3以及绝缘层2没有完全去除干净;需要对工艺条件进行调整。 0041 相应地,对于实施例2的变种如下: 0042 1).采用质量测量监控法,量测某一产品型号的同一片晶圆在多晶假栅3以及绝 缘层2完全移除干净前后的质量差;测量多批次晶圆的多片数据后,得到多晶假栅3以及绝 缘层2完全去除前后质量差的变化范围;据上述结果合理定义晶圆在多晶假栅3以及绝缘 层2移除前后质量差的量测目标及容差范围(SPEC); 0043 2)在晶圆多晶假栅。

23、3以及绝缘层2去除前,使用质量量测设备测量晶圆质量,得到 说 明 书CN 102842518 A 5/5页 7 晶圆质量前值; 0044 3)通过干法刻蚀或是湿法刻蚀或是干法-湿法混合刻蚀去除掉多晶假栅3以及绝 缘层2,并将晶圆干燥; 0045 4)使用质量量测设备测量晶圆质量,得到晶圆质量后值,并通过设备自动计算出 质量差值;如果晶圆质量差值在容差范围内(容差范围已由第1步确定),可认为多晶假栅 3以及绝缘层2已经腐蚀去除干净;如果晶圆质量差值不在容差范围内,可认为多晶假栅3 以及绝缘层2没有完全去除干净;需要对工艺条件进行调整。 0046 依照本发明的量测以及刻蚀方法,避免了对于大规模产品。

24、均采用SEM或TEM的破 坏性测试,提高了测试效率节省了成本。此外,还能同时判定是否发生刻蚀不足或过刻蚀, 因此测试更加方便高效,得到的产品良率以及可靠性有大幅提升。 0047 尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需 脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可 做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在 于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构 及其制造方法将包括落入本发明范围内的所有实施例。 说 明 书CN 102842518 A 1/1页 8 图1A 图1B 说 明 书 附 图CN 102842518 A 。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1