《漂移区的形成方法.pdf》由会员分享，可在线阅读，更多相关《漂移区的形成方法.pdf（13页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102945809 A (43)申请公布日 2013.02.27 C N 1 0 2 9 4 5 8 0 9 A *CN102945809A* (21)申请号 201210507599.9 (22)申请日 2012.11.30 H01L 21/336(2006.01) (71)申请人上海宏力半导体制造有限公司 地址 201203 上海市浦东新区张江高科技园 区郭守敬路818号 (72)发明人令海阳 黄庆丰 (74)专利代理机构上海思微知识产权代理事务 所(普通合伙) 31237 代理人郑玮 (54) 发明名称 漂移区的形成方法 (57) 摘要 本发明提出一种漂移区的形。
2、成方法，在半导 体衬底上形成栅极，再涂覆光刻胶层，对所述光刻 胶层进行显影、曝光处理后，先对栅极两侧暴露出 的栅极介质层进行刻蚀，保留一部分栅极介质层， 再直接对剩余的栅极介质层以及其下的半导体衬 底进行离子注入形成漂移区，从而简化了工艺步 骤，降低了生产成本。 (51)Int.Cl. 权利要求书1页 说明书4页 附图7页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 4 页 附图 7 页 1/1页 2 1.一种漂移区的形成方法，包括： 提供半导体衬底； 在所述半导体衬底的表面形成栅极介质层； 在所述栅极介质层的表面形成栅极； 涂覆光刻胶层，所述光刻胶。
3、层覆盖所述半导体衬底以及所述栅极； 对所述光刻胶层进行曝光、显影，暴露出所述栅极两侧的栅极介质层； 以所述光刻胶层作为掩膜，刻蚀去除一部分的栅极介质层； 以所述光刻胶层作为阻挡，对剩余的栅极介质层及所述半导体衬底进行离子注入，形 成漂移区。 2.如权利要求1所述的漂移区的形成方法，其特征在于，所述半导体衬底为N阱或P阱 衬底。 3.如权利要求1所述的漂移区的形成方法，其特征在于，所述栅极介质层的材质为二 氧化硅。 4.如权利要求3所述的漂移区的形成方法，其特征在于，所述栅极介质层采用化学气 相沉积工艺形成。 5.如权利要求1所述的漂移区的形成方法，其特征在于，所述栅极介质层的厚度大于 400埃。
4、。 6.如权利要求1所述的漂移区的形成方法，其特征在于，剩余的栅极介质层的厚度为 80120埃。 7.如权利要求1所述的漂移区的形成方法，其特征在于，所述光刻胶层的厚度大于 20000埃。 8.如权利要求1所述的漂移区的形成方法，其特征在于，所述漂移区为对称漂移区。 9.如权利要求8所述的漂移区的形成方法，其特征在于，所述漂移区为P型漂移区或者 N型漂移区。 权 利 要 求 书CN 102945809 A 1/4页 3 漂移区的形成方法 技术领域 0001 本发明涉及半导体制造领域，尤其涉及一种漂移区的形成方法。 背景技术 0002 目前，一般非对称型MOS管，其源极不可耐高压，只有漏极可耐高。
5、压，而另一种对 称型MOS管，其源极和漏极均能承受高压。因此，高压集成电路中多数采用对称型MOS器件。 0003 传统的高压对称型MOS管的形成方法包括： 0004 首先，提供半导体衬底10，在所述半导体衬底10上栅极介质层20；在所述栅极介 质层20上形成栅极30，如图1所示；其中，所述栅极介质层20的厚度通常大于400埃。 0005 接着，涂覆第一光刻胶层41，所述第一光刻胶层41覆盖所述半导体衬底10以及所 述栅极30；随后对所述第一光刻胶层41进行曝光、显影，暴露出所述栅极30两侧的所述栅 极介质层20，如图2所示； 0006 接着，以所述第一光刻胶层41作为掩膜，对暴露的栅极介质层2。
6、0进行刻蚀，保留 一部分的栅极介质层20；去除所述第一光刻胶层41，暴露出所述栅极30，如图3所示； 0007 接下来，涂覆第二光刻胶层42，并对所述第二光刻胶层42进行曝光、显影，暴露出 所述栅极30两侧的栅极介质层20；对剩余的栅极介质层20及所述半导体衬底10进行 离子注入，形成P型漂移区（或N型漂移区）70，并去除所述第二光刻胶层42，如图4以及图 5所示。 0008 通常，由于在制备高电压器件时，所述栅极介质层20的厚度超过400埃，当离子注 入所述栅极介质层20以及所述半导体衬底10形成P型漂移区70（或N型漂移区70）时， 栅极介质层20过厚会对离子进行一定的阻挡，会导致形成的P。
7、型漂移区70（或N型漂移区 70）过浅，甚至失败。所以需要先刻蚀去除一部分所述栅极30两侧的栅极介质层20，使离 子更加容易注入至所述栅极30两侧的所述半导体衬底10形成P型漂移区70（或N型漂移 区70）。 0009 然而现有工艺中，先进行涂覆第一光刻胶层，对第一光刻胶层进行曝光、显影处理 之后，第一光刻胶层只覆盖栅极，借助第一光刻胶层作为掩膜，再对所述栅极介质层进行刻 蚀；一方面由于所述第一光刻胶层受到一定的损伤，另一方面后续进行离子注入需要重新 制作光刻胶层作为掩膜只暴露出栅极两侧源漏极区域的半导体衬底，从而才可以进行离子 注入，因而需要去除所述第一光刻胶层，再涂覆第二光刻胶层，对第二光。
8、刻胶层进行曝光、 显影处理之后，再进行离子注入形成P型漂移区70（或N型漂移区70）。其中，第一光刻胶 层用于作为刻蚀栅极介质层的刻蚀掩膜层，第二光刻胶层用于作为离子注入的掩膜层，导 致现有技术的工艺繁琐，并且浪费耗材，增加成本。 发明内容 0010 本发明的目的在于提出一种漂移区的形成方法，减少工艺步骤，降低生产成本。 0011 为了实现上述目的，本发明提出一种漂移区的形成方法，包括： 说 明 书CN 102945809 A 2/4页 4 0012 提供半导体衬底； 0013 在所述半导体衬底的表面形成栅极介质层； 0014 在所述栅极介质层的表面形成栅极； 0015 涂覆光刻胶层，所述光刻。
9、胶层覆盖所述半导体衬底以及所述栅极； 0016 对所述光刻胶层进行曝光、显影，暴露出所述栅极两侧的栅极介质层； 0017 以所述光刻胶层作为掩膜，刻蚀去除一部分的栅极介质层； 0018 以所述光刻胶层作为阻挡，对剩余的栅极介质层及所述半导体衬底进行离子注 入，形成漂移区。 0019 进一步的，所述半导体衬底为N阱或P阱衬底。 0020 进一步的，所述栅极介质层的材质为二氧化硅。 0021 进一步的，所述栅极介质层采用化学气相沉积工艺形成。 0022 进一步的，所述栅极介质层的厚度大于400埃。 0023 进一步的，剩余的栅极介质层的厚度为80120埃。 0024 进一步的，所述光刻胶层厚度大于。
10、20000埃。 0025 进一步的，所述漂移区为对称漂移区。 0026 进一步的，所述漂移区为P型漂移区或者N型漂移区。 0027 与现有技术相比，本发明的有益效果主要体现于：在半导体衬底上形成栅极，再涂 覆光刻胶层，对所述光刻胶层进行显影、曝光处理后，先对栅极两侧暴露出的栅极介质层进 行刻蚀，保留一部分栅极介质层，再直接对剩余的栅极介质层以及其下的半导体衬底进行 离子注入形成漂移区，从而简化了工艺步骤，降低了生产成本。 附图说明 0028 图1至图5为现有技术中一漂移区形成方法的结构示意图； 0029 图6为本发明一实施例中漂移区的形成方法的流程图； 0030 图7至图11为本发明一实施例中。
11、漂移区形成方法的结构示意图。 具体实施方式 0031 为了便于理解，下面将结合具体实施例与图6-11对本发明进行详细的描述。 0032 请参考图6，本发明提出一种漂移区的形成方法，包括： 0033 步骤S1：提供半导体衬底100；所述半导体衬底100中形成有N阱或P阱（未图示）， 在本实施例中，选择形成有N阱的半导体衬底100。 0034 步骤S2：在所述半导体衬底100的表面形成栅极介质层，所述栅极介质层的厚度 大于400埃；在本实施例中，所述半导体衬底100上制作第一器件区、第二器件区以及第三 器件区，所述第一器件区用于形成高电压器件，例如是30V高压器件；所述第二器件区用于 形成中电压器。
12、件区；所述第三器件区用于形成低电压器件区；当需要形成高电压器件时， 为了提高器件能承受的电压，则需要形成较厚的栅极介质层，当需要形成低电压电器时，只 需要形成较薄的栅极介质层；形成此三类器件区的步骤具体包括：首先，仅在第一器件区 上形成第一栅极介质层（高电压介质层）210；其次，仅在第一器件区和第二器件区上形成第 二栅极介质层（中电压介质层）220；接着，仅在第一器件区、第二器件区以及第三器件区上 说 明 书CN 102945809 A 3/4页 5 形成第三栅极介质层（低电压介质层）230；由于本实施例仅涉及第一器件区（高电压器件 区），因此其他两种器件区的形成工艺在此不再赘述，附图仅示出了。
13、第一器件区。 0035 具体的，如图7所示，本实施例中第一器件区的栅极介质层包括第一栅极介质层 210、第二栅极介质层220以及第三栅极介质层230；所述第一栅极介质层210、所述第二栅 极介质层220以及所述第三栅极介质层230材质均为二氧化硅；所述第一栅极介质层210、 所述第二栅极介质层220以及所述第三栅极介质层230均采用化学气相沉积工艺形成；所 述第一栅极介质层210的厚度为400500埃，例如是480埃；所述第二栅极介质层220的 厚度为90120埃，例如是110埃；所述第三栅极介质层230的厚度为3050埃，例如是 40埃。 0036 步骤S3：在所述第三栅极介质层230的表面。
14、形成栅极300；其中，如图7所示，先在 所述第三栅极介质层230的表面形成一层多晶硅层，然后对所述多晶硅层进行刻蚀形成所 述栅极300，此工艺为本领域常用的技术手段，在此不再赘述。 0037 步骤S4：涂覆光刻胶层400，所述光刻胶层400覆盖所述半导体衬底100以及所述 栅极300；其中，所述光刻胶层厚度大于20000埃，为后续刻蚀和离子注入做掩膜和阻挡。 0038 步骤S5：对所述光刻胶层400进行曝光、显影，暴露出所述栅极300两侧的第三栅 极介质层230；其中，曝光和显影均为本领域技术人员惯用的技术手段，在此不再赘述。一 般来说，在所述光刻胶层400被曝光显影处理之后，所述光刻胶层40。
15、0只暴露出所述栅极 300两侧的半导体衬底100，以便于后续工艺进行处理，如图8所示。 0039 步骤S6：以所述光刻胶层400作为掩膜，对暴露的第三栅极介质层230、第二栅极 介质层220以及第一栅极介质层210进行刻蚀，保留一部分的第一栅极介质层210，如图9 所示；正如背景技术中提及的，由于所述第一栅极介质层210、第二栅极介质层220以及第 三栅极介质层230的厚度之和通常超过400埃，当使用离子直接穿过第一栅极介质层210、 第二栅极介质层220以及第三栅极介质层230对所述栅极400两侧的所述半导体衬底100 进行注入时会导致形成的P型漂移区500（或N型漂移区500）过浅，甚至失。
16、败。所以需要 刻蚀去除栅极400两侧的第三栅极介质层230、第二栅极介质层220以及一部分的第一栅极 介质层210，使离子更加容易注入至所述栅极400两侧的所述半导体衬底100形成P型漂移 区500（或N型漂移区500）；其中，为方便描述，将剩余的第一栅极介质层记为210，所述剩 余的第一栅极介质层210的厚度为80120埃，例如是100埃。 0040 步骤S7：以所述光刻胶层400作为阻挡，直接对所述剩余的第一栅极介质层210 及所述半导体衬底100进行离子注入，形成漂移区500，如图10及图11所示；其中，所述漂 移区500为对称型漂移区，例如同为P型漂移区或同为N型漂移区，本实施例中应形。
17、成P型 漂移区。 0041 在本实施例中，由于所述光刻胶层400厚度较厚，在对所述第一栅极介质层210、 所述第二栅极介质层220以及所述第三栅极介质层230进行刻蚀之后，仍然保留有足够的 光刻胶层400可以为离子注入作为阻挡，因此不再去除所述光刻胶层400，而是再次以所述 光刻胶层400作为阻挡，对所述剩余的第一栅极介质层210及所述半导体衬底100进行离 子注入，形成漂移区500；这样就可以减少工艺步骤，达到降低成本的目的。 0042 以上仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属 技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和 说 。
18、明 书CN 102945809 A 4/4页 6 技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍 属于本发明的保护范围之内。 说 明 书CN 102945809 A 1/7页 7 图1 图2 说 明 书 附 图CN 102945809 A 2/7页 8 图3 图4 说 明 书 附 图CN 102945809 A 3/7页 9 图5 说 明 书 附 图CN 102945809 A 4/7页 10 图6 说 明 书 附 图CN 102945809 A 10 5/7页 11 图7 图8 说 明 书 附 图CN 102945809 A 11 6/7页 12 图9 图10 说 明 书 附 图CN 102945809 A 12 7/7页 13 图11 说 明 书 附 图CN 102945809 A 13 。