《逐次逼近寄存器ADC电路和方法.pdf》由会员分享，可在线阅读，更多相关《逐次逼近寄存器ADC电路和方法.pdf（14页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102916699 A (43)申请公布日 2013.02.06 C N 1 0 2 9 1 6 6 9 9 A *CN102916699A* (21)申请号 201210269631.4 (22)申请日 2012.07.31 11176441.1 2011.08.03 EP H03M 1/38(2006.01) (71)申请人 NXP股份有限公司 地址荷兰艾恩德霍芬 (72)发明人克罗迪奥南尼 埃尔温杨森 康斯坦丁诺斯多丽丝 埃松扎尼科普罗斯 (74)专利代理机构中科专利商标代理有限责任 公司 11021 代理人王波波 (54) 发明名称 逐次逼近寄存器ADC电路和。
2、方法 (57) 摘要 本发明公开了一种用于采用逐次转换步骤进 行转换的非二进制逐次逼近模数转换器，该转换 器能够在第一模式和第二模式中操作。第一模式 和第二模式具有不同的噪声特性，并且在转换过 程期间在所述第一模式和第二模式之间切换该转 换器。 (30)优先权数据 (51)Int.Cl. 权利要求书1页 说明书8页 附图4页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 8 页 附图 4 页 1/1页 2 1.一种用于采用逐次转换步骤进行转换的非二进制逐次逼近模数转换器，该转换器能 够在第一模式和第二模式中操作，第一模式和第二模式具有不同的噪声特性，其。
3、中该转换 器包括用于在转换过程期间在所述第一模式和第二模式之间切换的装置(64)。 2.根据权利要求1所述的转换器，还包括用于调整转换步骤的持续时间使得在第一模 式和第二模式中采用不同的持续时间的装置(60)。 3.根据权利要求2所述的转换器，包括时钟电路，其中用于调整的装置包括用于降低 时钟电路输出的频率的时钟分频器(60)，并且多路复用器设置为用于选择时钟电路输出或 降频时钟。 4.根据前述权利要求中任一项所述的转换器，包括采样和保持单元(2)、比较器(6)、 逻辑单元(64)和数模转换器(DAC)，其中逻辑单元和数模转换器位于围绕比较器(6)的反 馈路径中。 5.根据权利要求4所述的转换。
4、器，还包括位于采样和保持单元与比较器之间的预放大 器(4)。 6.根据权利要求5所述的转换器，还包括能够接入或切断在预放大器的输出端处的电 路的一个或多个电容器(Clim)，用于改变噪声特性。 7.根据权利要求1-5中任一项所述的转换器，包括用于改变偏置电流以改变噪声特性 的装置。 8.根据权利要求1-5中任一项所述的转换器，包括用于改变噪声特性的可调谐电元 件。 9.根据权利要求1-5中任一项所述的转换器，包括用于改变噪声特性的可调谐电源电 压。 10.根据前述权利要求中任一项所述的转换器，其中噪声特性包括在工作带宽范围内 积分的总噪声功率。 11.一种控制非二进制逐次逼近转换器的方法，包括。
5、在采用逐次转换步骤的转换过程 期间在第一模式和第二模式中操作转换器，所述第一模式和第二模式具有不同的噪声特 性。 12.根据权利要求11所述的方法，其中以第一操作模式、第一噪声水平来进行第一批 转换步骤，并且以第二操作模式、比第一噪声水平低的第二噪声水平进行随后的第二批转 换步骤。 13.根据权利要求11或12所述的方法，包括调整转换步骤的持续时间使得在第一模式 和第二模式中采用不同的持续时间。 14.根据权利要求13所述的方法，包括降低时钟信号的频率，以及根据模式选择用于 转换过程的时钟信号或降频时钟信号。 权 利 要 求 书CN 102916699 A 1/8页 3 逐次逼近寄存器 ADC。
6、 电路和方法 技术领域 0001 本发明涉及逐次逼近(successive approximation)寄存器ADC电路和方法。 背景技术 0002 现代远程通信接收器架构的明显趋势是在数字域中实现不断增长的接收器功能 性。由于需要不断增加的分辨率和采样频率来正确地转换RF块(LNA或混频器)的输出端 处的宽带信号，这对模数(A/D)转换器(ADC)设计提出了严重的挑战。而且，这些高性能A/ D转换器通常与数字基带硬件集成在一起，因此必须以按比例的CMOS技术实现。缩小的电 压源和现代技术的器件的本征增益的退化需要操作不依赖于高精度模拟块的A/D架构。 0003 其中，逐次逼近寄存器(SAR)。
7、方案作为有希望的候选方案，因为它允许实现高功 率效率同时最小化所需要的模拟硬件的量。与时间交织技术结合，SAR A/D转换器可以用 来以出色的功率效率实现高速和高分辨率A/D转换器。 0004 图1为SAR转换器的一个示例的框图。 0005 该电路包括接收输入Vin的跟踪保持(即，采样保持)电路2。采样输入保持在电 容器Cs上，由预放大器4放大并提供至比较器6。作为转换过程的一部分，该比较器将放大 的输入与模拟值V DAC 进行比较，模拟值V DAC 为由SAR逻辑块8产生的数字信号的模拟形式。 0006 在转换过程的第一个时钟周期期间，输入模拟信号由电容器C S 上的T/H块采样并 在转换过。
8、程的整个持续时间内保持恒定。 0007 可以采用单端信号或差分信号实施该电路。 0008 对于差分实施方案，紧跟着采样之后，SAR控制器8将DAC输出V DAC 设置为0，并在 第二个时钟周期期间由比较器(在预放大器之后)评估差V smpd -V DAC 的符号。在该情况中， V in 和V DAC 都表示带符号的值。如果比较结果为正(a 1 1)，则第一DAC权重w1被添加至 DAC输出，否则减去第一DAC权重w1。 0009 由于Vin和Vdac为带符号的值，在第一循环中可以进行与0的比较，因为该范围 的一半大于0，一半小于0。以这种方式，V smpd 和V DAC 表示差分信号。 001。
9、0 注意到，在备选的单端架构中，Vreference/2是用于与V smpd 进行比较的第一值。 0011 返回差分实施方案，在第二转换步骤(第三时钟周期)期间，再次评估差V smpd -V DAC 的符号，并且将第二DAC权重w2添加至DAC输出(如果a 2 1)或从DAC输出中减去第二 DAC权重w2(如果a 2 -1)。重复这种操作顺序N C 次，直到所有的DAC权重(w i )都被添加 至输出V DAC /从输出V DAC 中减去。 0012 在转换过程结束时，DAC输出等于采样信号的近似值，采样信号可以被写成如下形 式： 0013 0014 其中 0015 a i 1；-1 说 明 。
10、书CN 102916699 A 2/8页 4 0016 其中术语a i 表示转换步骤i处的比较器决定(如果为正则a i 1，否则a i -1)。 随后，a i 的序列由SAR控制器用来重构采样信号的二进制表示。如果恰当地选择比较N C 和 该组权重wi的数量，则最终最大逼近误差将等于在最后一个步骤w NC (以ADC条件LSB/2) 中使用的DAC权重的值。 0017 用于定权重w i 的大小的最常见的标准是根据二进制定律(对分检索算法)缩放 它们。在这种特定情况中，a i 的序列直接表示采样信号的二进制码近似。这种选择最小化 给定精度水平所需要的步骤数量，但另一方面，不为比较误差留下任何空间。
11、。 0018 事实上，如果在第j个步骤处没有正确地确定逼近误差的符号，则权重w j 被错误 地添加/减去，使得所产生的逼近误差(V smpd -V DAC )增加而不是减小(或者反之亦然)w j 。在 接下来的转换步骤期间，二进制逐次逼近算法将试图通过恰当地添加所有剩余的权重进行 补偿，但最终的逼近误差V smpd -V smpd 仍将大于目标w NC 。 0019 在图2中图示了这种行为的示例，图2示出了二进制逐次逼近算法的示例。在曲 线20中，在示出为21的时刻在步骤2(与权重w2相关联)处进行比较误差，产生输入信号 (Vin)的错误近似。值V DAC 还未按时达到采样模拟值。曲线22是正。
12、确的信号输出。虚线是 保持在电容器Cs上的模拟信号，由比较器对其进行补偿。这同样应用于图3-5。 0020 在步骤2处产生的该比较误差可能由DAC和预放大器的有限带宽产生。因此，权重 w2添加至DAC输出而不是被减去。在接下来的转换步骤期间，从V DAC 中减去所有其它DAC 权重，但最终逼近误差仍然大于其理论最大值(在图示情况中等于w 4 1)。 0021 在上述示例中，比较误差的原因可能为DAC和预放大器的有限带宽。为了防止这 些误差，因此必要的是，预放大器和DAC的输出必须在采取比较器决定之前在1LSB内稳定。 通过修改逐次逼近算法以便可以由接下来的转换步骤补偿比较误差可以解决这种缺点。。
13、 0022 通过增加比较N C 的数量和通过选择一组权重可以引入冗余，使得对于每个步骤j， 在剩余步骤中使用的由 0023 0024 限定的权重之和超过了已经被错误地添加的单元w j 的值。 0025 所产生的转换过程通常称为非二进制逐次逼近算法。冗余条件在形式上可以表示 如下： 0026 0027 值w j 和之间的差o j 通常称为过范围(overrange)，并且它表示第j个步骤处 的可以由接下来的比较修正的最大误差。 0028 作为示例，可以假设在步骤j处出现比较误差。该误差再次在图3中示出为21(针 对j2的示例)，其为其中与图2的对分查找法相比添加一个冗余循环的非二进制逐次逼 近算。
14、法的示例。在该情况中，即使比较误差以在曲线30中的形式存在，仍然正确地近似采 样信号Vin。没有误差的正确序列被示出为曲线32。 0029 由于错误的比较结果，在步骤j+1开始时的逼近误差V smpd -V DAC 的量值增加(代替 减小)添加的权重w2。对于对分(binary)查找法，在接下来的转换步骤(j+1至NC)期间， 说 明 书CN 102916699 A 3/8页 5 逐次逼近算法将试图通过恰当地组合权重w j+1 w NC 来最小化该误差。在该情况中，如果(当 出现误差时)步骤j处的逼近误差小于过范围oj，则该算法能够发现w j+1 w NC 的合适组合， 以便仍然可以正确地近似。
15、输入信号。 0030 结果，仅要求DAC和预放大器输出在过范围内稳定以防止比较误差。这种特性极 大地放宽了DAC和预放大器的带宽要求，并且允许增大转换速度。DAC权重wi的选择决定 每个转换步骤可用的过范围的量。 0031 对于最实际的权重组，可用的过范围o j 是第一转换步骤(当稳定要求更迫切时) 期间的最大值并且随着转换进行而减小。 0032 本发明涉及SAR转换器中出现的另一个问题，与热噪声(或者被称作 Johnson-Nyquist噪声，和kT/C噪声)有关。kT/C噪声为来自电阻器的由电容器过滤的正 常热噪声：源自噪声电阻器R和(无噪声)电容器C的组合的总噪声由在带宽BW范围内测 量。
16、的电阻器的2kTR噪声功率决定，该2kTR噪声功率由RC时间常数决定。该乘积变为独立 于R，因此称为kT/C噪声。 0033 处理热噪声是设计高性能A/D转换器时的主要挑战。在SAR A/D架构中，存在热 噪声的两个主要来源： 0034 -来自具有等于kT/C的功率的跟踪保持单元的采样操作的热噪声。 0035 -在转换过程期间由DAC、预放大器和比较器添加的噪声。 0036 使设计更能容忍热噪声的常见方式包括： 0037 增加采样电容器以降低采样热噪声(4倍增加以将噪声功率降低一半，如增益一 比特)。这对转换器的操作速度和信号带宽具有主要影响。 0038 增加信号摆幅(2倍信号增加以将噪声功率。
17、降低一半)。这比增加电容器尺寸更有 效，并且降低采样噪声和转换过程中添加的噪声二者的影响。缺点在于，以现代纳米技术， 由于所提供的较低的电源电平，这样做极其困难。此外，典型地，由于振幅调整采样开关的 导通电阻，在跟踪/保持装置处增加信号摆幅对于线性和带宽具有重要性，这进一步控制 转换器的带宽和线性。 0039 增加预放大器的增益以降低比较器的相对影响(转换过程中的噪声)。 0040 在比较器、预放大器和DAC中采用更多的电流以降低它们的噪声贡献。 发明内容 0041 根据本发明，提供了一种用于采用逐次转换步骤进行转换的非二进制逐次逼近模 数转换器，该转换器能够在第一模式和第二模式中操作，第一模。
18、式和第二模式具有不同的 噪声特性，其中该转换器包括用于在转换过程期间在所述第一模式和第二模式之间切换的 装置。 0042 不同噪声特性本质上包括所存在的总噪声的不同水平，其例如可能是由在不同的 带宽范围内积分的噪声引起的。 0043 本发明提供了降低SAR转换器内的热噪声的配置，使得能够实现较高的信噪比 (SNR)。通过动态地调整非二进制SAR转换器的噪声水平，可以实现较高的SNR。该方法对 功耗和硅区域仅具有最低的影响。 0044 转换器还可以包括用于调整转换步骤的持续时间以便在第一模式和第二模式中 说 明 书CN 102916699 A 4/8页 6 采用不同的持续时间的装置。具有较低噪声。
19、的模式可能需要较长的稳定时间，其能够通过 采用较长的转换步骤实现。 0045 为此目的，可以设置时钟电路，并且用于调整的装置包括用于降低时钟电路输出 的频率的时钟分频器。随后可以设置多路复用器，用于选择时钟电路输出或降频时钟。 0046 转换器可以包括采样和保持单元、比较器、逻辑单元和数模转换器，其中逻辑单元 和数模转换器位于围绕比较器的反馈路径中。这是SAR转换器的基本结构。 0047 预放大器可以设置在采样和保持单元与比较器之间。这可以用来能够例如通过设 置一个或多个电容器限定不同的模式，所述一个或多个电容器能够接入预放大器的输出端 处的电路或与其断开(out of the circuit。
20、)，用于改变噪声特性。 0048 存在多种方式改变噪声特性(如上所述，其可以表示在该电路中存在噪声的带宽 范围内积分的总噪声)，如改变偏置电流，提供可调谐(tunable)电元件(电阻器、电容器或 晶体管)，或改变电源电压。 0049 本发明还提供了一种控制非二进制逐次逼近转换器的方法，包括在采用逐次转换 步骤的转换过程期间在第一模式和第二模式中操作转换器，所述第一模式和第二模式具有 不同的噪声特性。 0050 优选地，以第一操作模式、第一噪声水平进行第一批转换步骤，并且以第二操作模 式、比第一噪声水平低的第二噪声水平进行随后的第二批转换步骤。 0051 以这种方式，噪声在转换过程开始时较大，。
21、因为随后可以在转换中(通过非二进 制过程中的内嵌冗余)修正任何误差。在随后的转换步骤中产生的误差可能不是可修正 的，因此使用较低的噪声水平。 附图说明 0052 现在将参照附图详细地描述本发明的示例，在附图中： 0053 图1示出已知的SAR模数转换器； 0054 图2示出图1的作为二进制转换器操作的转换器的正常操作，以及比较误差的影 响； 0055 图3示出图1的作为非二进制转换器操作的转换器的正常操作，以及可以如何补 偿单个比较误差； 0056 图4示出图1的作为非二进制转换器操作的转换器的正常操作，以及如何不能补 偿多个比较误差； 0057 图5示出转换器可以如何根据本发明操作； 005。
22、8 图6示出本发明的SAR模数转换器的示例；以及 0059 图7用来说明转换模式变化的点如何影响信噪比。 具体实施方式 0060 本发明提供了一种用于采用逐次转换步骤进行转换的非二进制逐次逼近模数转 换器，其能够以第一模式和第二模式操作。第一模式和第二模式具有不同的噪声特性，并且 该转换器在转换过程期间在所述模式之间切换。 0061 用非二进制(non-binary)意味着转换过程在每个转换循环中具有减小的基 说 明 书CN 102916699 A 5/8页 7 数，这提供了内嵌冗余。这意味着权重w之和大于要被转换的最大振幅信号，而不是如在二 进制转换器情况中等于权重之和。由ADC提供的范围大。
23、于输入信号最大值。 0062 因此，通过以允许信号精确地稳定的方式操作该电路，即，选择电阻尼特性和定时 以使得能够进行精确的电路操作，以用于进行转换步骤的时间增加为代价实现低噪声水 平。 0063 如上所述，存在源自跟踪和保持(T/H)单元的热噪声和在转换过程期间由DAC、预 放大器和比较器添加的噪声。 0064 在转换开始时，添加在采样期间来自T/H单元的采样噪声，并在转换过程中保持 恒定。因此由逐次逼近算法以与输入信号相同的方式处理来处理该采样噪声。 0065 SAR回路操作期间的噪声(即，由反馈回路中的元件，即预放大器、比较器和DAC添 加的噪声)在每个转换步骤处叠加至逼近误差V smp。
24、d -V DAC ，并且可以影响比较器的决定。当 该差Vsmpd-V DAC 与其涉及输入的RMS值(V nloopRMS )进行比较时，该回路噪声V nloop 将影响比较 器决定，该RMS值的表达式为： 0066 0067 其中C loop 为比较器的输入端处的总电容，G为预放大器的电压增益。参数( 1)为考虑来自DAC的噪声和预放大器的具体电路拓扑(如，级的数目)的附加因子。 0068 SAR回路噪声对非二进制SAR转换器操作的影响的示例在图4中图示。 0069 曲线40示出没有回路噪声的转换过程，曲线42示出具有来自回路噪声的比较误 差44的情况。当差V smpd -V DAC 较小时。
25、(步骤2和5)，回路噪声影响比较器决定。步骤2处的 第一个比较误差(与权重w2相关联)被补偿，因为它在对应的过范围o2范围内，而步骤5 处的第二个误差(与权重w5相关联)未被补偿。 0070 因此，在该示例中，回路噪声影响第2步骤和第5步骤处的比较器决定，在最终近 似值中产生误差。作为来自实际10比特SAR结构的数值示例，假设等于10的预放大器增益 G，因子等于6，并且4fF作为C loop 电容。采用这些数值，回路噪声将转换器SNR从61.7dB 的理论最大值限制到近似56dB。 0071 当SAR ADC用在时间交织ADC架构中时，噪声问题恶化。在该架构中，多单元SAR ADC是时间交织的。
26、以实现高采样速率。例如，可以交织64单元SARADC以实现2.6GS/s操 作。 0072 在这种ADC的交织T/H前端中实现高采样速率、大输入信号带宽禾低噪声变得极 其困难。结果，关键的是最小化来自SAR单元转换器的噪声的影响，使得它们不恶化总噪声 预算。 0073 处理回路噪声的最直接的方式是增加预放大器增益G(及其功耗)，但在按比例的 CMOS技术中，难以在不采用数个放大级的情况下获得非常高的增益。结果，大量器件将对噪 声做贡献，因此增加因子。增加C loop 是降低回路噪声的另一种方式，但这对最大转换器 速度具有直接影响，因为它增加预放大器的稳定时间。 0074 本发明基于非二进制SA。
27、R算法的冗余可以补偿其量值小于对应转换步骤处的过 范围的每个比较误差(包括噪声)的观察经验。事实上，在其中过范围大于回路噪声的步 骤期间，原则上可以在接下来的转换循环期间补偿比较误差。这种情况在实践中适用于大 说 明 书CN 102916699 A 6/8页 8 多数步骤，使得它们潜在地对回路噪声误差是有弹性的。仅在最后几个转换循环期间，当过 范围非常小时，回路噪声产生不能补偿的误差。 0075 在图4的示例中示出了这种行为，在图4中步骤2处的比较误差由接下来的两个 步骤补偿。然后，在此之后，不存在更多可以利用的过范围，并且步骤5处的比较误差立即 导致最终近似值的误差。 0076 本发明通过在。
28、转换过程期间动态地改变每个转换步骤中的积分噪声，如通过修改 在其范围内对噪声进行积分的带宽，降低回路噪声对转换器性能的影响。例如，在其中过范 围小的循环中，SAR回路的带宽减小，并且总积分回路噪声降低，但在其中过范围大的循环 期间允许高带宽。 0077 在图5中图示了本发明的操作示例。 0078 曲线50示出没有误差的正确循环，曲线52示出其中由于回路噪声形成的比较误 差54的曲线。 0079 本发明提供了转换过程期间的不同操作模式。较快的转换模式56倾向于增加的 回路噪声，而较慢的转换模式58可以降低该噪声。因此，当随后可以补偿源自增加的噪声 的任何误差时，能够实现快的转换模式，而当不能补偿。
29、这种误差时，能够实现较慢的模式， 在此期间降低回路噪声误差的可能性。 0080 在该情况中，在前3个比较循环期间，预放大器和DAC以高速“大带宽”模式56(因 此，更多的噪声)运行。在这些步骤中，差V smpd -V DAC 的稳定相对较快，并且以额定速率1/ TCK(等于主ADC时钟)执行这些循环。 0081 在第三次比较之后，启动该回路的较低速度的“小带宽”模式58(因此，更少的噪 声)。这降低了在每个循环中积分的回路噪声功率。为了补偿增加的稳定时间(现在需要 更多的时间用于合适的稳定)，以降低的速率，如1/(1.5TCK)执行剩余的循环。因此，在一 个示例中，转换速率降低50。可以选择不。
30、同的值，例如，转换速率可以降低10至80， 更优选地20至75。 0082 由于非二进制SAR算法的冗余，转换器的有效回路噪声水平将变得等于其在最后 几个转换步骤期间的值，因此完全补偿在较早的比较期间形成的所有误差。而且，由于在最 后的几个转换循环期间需要低的回路噪声水平和降低的时钟速率，与传统方法相比最小化 了附加转换时间。在图5的示例中，与图4的常规情况相比，总转换时间已经增加25，但 完全抑制了“大带宽”模式期间产生的误差。 0083 结果，SAR操作的关键转换步骤中的噪声明显地降低，而步骤2中引入的初始误差 得到了恰当的补充。 0084 本发明可以应用于其中能够调谐回路的模块的噪声的任。
31、何非二进制SAR架构。 0085 在图6中图示了本发明的可能实施方案。 0086 跟踪保持单元2、预放大器4和比较器6如图1中一样，虽然作为示例，预放大器和 比较器被示出为具有差分信号。 0087 在该示例中，通过将限制电容器Clim连接在预放大器4的输出端处，降低最后的 转换循环期间的回路噪声。当连接Clim时，预放大器的稳定(settling)时间增加，并且因 此需要增加转换循环的持续时间。 0088 这可以通过采用分频器60降低时钟频率而进行。多路复用器62控制哪个时钟信 说 明 书CN 102916699 A 7/8页 9 号供给至SAR逻辑元件64。SAR逻辑元件64采用低带宽控制信。
32、号LowB控制接入电容 器Clim的回路中。转换器操作总结如下。 0089 在第一个时钟周期期间，在电容器C S 上由跟踪保持装置2对输入信号进行采样。 0090 在前N1个时钟周期期间，信号lowB低，因此电容器Clim被断开，并且输入时钟 CLK直接地发送至控制器和比较器。结果，转换器以输入时钟CLK的相同速率进行前N1个 循环，并且回路模块以“大带宽”(高噪声)模式运行。 0091 在第(N1+1)个转换循环开始时，SAR控制器连接电容器Clim，因此减小预放大器 的带宽和降低回路噪声的功率。同时，由多路复用器选择分频的时钟，因此将转换器时钟频 率降低因子M。 0092 随后以“低带宽”。
33、(低噪声)模式进行剩余的N2个转换循环，并且由较低的时钟速 率满足对附加的稳定时间(由于带宽少)的需求。 0093 仅最后N2个步骤期间的回路噪声的功率将影响转换器性能。它的值取决于Clim 的值并且它等于： 0094 0095 回路噪声性能的改善甚至对于电容器Clim的相对小的值也是重要的，因为在实 际设计中，电容Cloop的值小。 0096 根据之前的数值示例，将6fF的Clim电容与等于4fF的Cloop自动地将回路噪声 的功耗降低4dB。与之前的情况(56dB)相比，这转换成2.6dB的SNR的改善(58.6dB)。 0097 可以添加的电容Clim的量由在以降低的时钟速率运行转换器的。
34、同时可以容忍 的稳定时间的最大增加限制。假设固定时钟频率分频M，可用的附加稳定时间近似等于 TCK(1/M-1)。 0098 另一个关键参数是确定与常规方法相比的附加转换时间的慢速步骤N2的数目。 N2主要取决于“大带宽”模式中的回路噪声幅值V nloophigh 和每个步骤处可用的过范围。 0099 随着转换进行，过范围oj变得与V nloophigh 相当，并且因此需要切换至“低带宽”模 式。如果以“大带宽”模式执行太多的转换循环，则ADC噪声性能将退化。 0100 作为示例，考虑要求11次比较循环以实现10比特分辨率的非二进制ADC。 0101 图7示出根据快(大带宽)转换步骤N1的模拟。
35、结果的ADC的SNR。 0102 曲线显示出，从等于8的N1增加，ADC SNR性能退化，因为步骤8至11的可用过 范围不足以补偿回路噪声误差。在该示例中，如果N1被设置为7(点70)，则所提出的发明 以仅增加转换时间为代价给出3.5dB的SNR改善。与用于常规方法的点71处的53.6dB相 比，SNR在点70处为57dB，所有转换步骤都相同。在区域72中，过范围大于回路噪声，在区 域74中，过范围小于回路噪声。 0103 本发明对于任何非二进制SAR转换器都是有益处的，而不管具体架构。所提出的 发明允许回路噪声降低至它对转换器性能不具有任何影响的水平而不增加功耗。 0104 如图所示，在实际。
36、示例中，可以实现数dB(如，3.5dB)量级的SNR改善，同时仅将转 换时间增加20。当应用在时间交织SAR ADC中时，本发明以交织SAR ADC单元的数目的 轻微增加为代价(需要处理转换时间的增加)允许转换器SNR(信噪比)的主要改善。当 形成接收器电路的一部分时，这种增加的SNR转换成接收器灵敏度的增加。 说 明 书CN 102916699 A 8/8页 10 0105 本发明可以容易地应用于现有设计，因为它仅需要对现有的模拟硬件的微小修改 (仅2个电容器和1个时钟分频器)。当以明显的SNR改善而固重新设计转换器电路为目 标时，该特性使得所提出的发明非常吸引人。 0106 本发明使得能够。
37、抑制回路噪声和实现数dB的潜在SNR改善，而不增加非二进制 SARADC的功耗。 0107 在上述示例中，采用接入回路中以限制带宽的电容器调整噪声水平。然而，可以以 不同的方式调整调整转换回路的性能，如： 0108 通过改变回路的一个或多个模块的偏置电流，可以调谐噪声水平和/或回路带 宽。 0109 通过改变回路的一个或多个模块的另一个电元件(如，电阻器/电容器/晶体管) 的值，可以调整噪声水平。 0110 通过改变回路的一个或多个模块的电源电平，可以调整噪声水平。 0111 SAR ADC可以在基于电阻器、电容器或电流DAC的多种不同的电路拓扑中实现， 而预放大器可以基于单级或多级，或者可替。
38、换地，在其它实施方案中，它也可以被省略。在 与本发明相关并且特别适合时间交织的另一个SAR ADC实施方案中，SAR ADC基于如在 WO2010/044000中示出的前馈/反馈架构。 0112 根据对附图、公开内容和随附权利要求的研究，可以由实践要求保护的发明的本 领域技术人员理解和实现对所公开的实施例的其它改变。在权利要求中，用语包括不 排除其他元件或步骤，不定冠词一或一个不排除多个。唯一的事实是，某些措施在 彼此不同的从属权利要求中的引用不表示这些措施的组合不能用来带来优点。权利要求中 的任何附图标记不应当解释为限制保护范围。 说 明 书CN 102916699 A 10 1/4页 11 图1 图2 说 明 书 附 图CN 102916699 A 11 2/4页 12 图3 图4 说 明 书 附 图CN 102916699 A 12 3/4页 13 图5 图6 说 明 书 附 图CN 102916699 A 13 4/4页 14 图7 说 明 书 附 图CN 102916699 A 14 。