《LDMOS阵列的版图结构.pdf》由会员分享，可在线阅读，更多相关《LDMOS阵列的版图结构.pdf（8页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102412236 A (43)申请公布日 2012.04.11 C N 1 0 2 4 1 2 2 3 6 A *CN102412236A* (21)申请号 201110297918.3 (22)申请日 2011.09.30 H01L 23/58(2006.01) H01L 27/02(2006.01) (71)申请人上海华虹NEC电子有限公司 地址 201206 上海市浦东新区川桥路1188 号 (72)发明人仲志华 (74)专利代理机构上海浦一知识产权代理有限 公司 31211 代理人丁纪铁 (54) 发明名称 LDMOS阵列的版图结构 (57) 摘要 本发明公。
2、开了一种LDMOS阵列的版图结构， 由内到外包括：以阵列方式排列的多个并联的 LDMOS器件，所述多个LDMOS器件的所有源极相 连接，所有漏极相连接，所有栅极相连接，所有衬 底引出端相连接；一圈漏极环，包围在所述多个 LDMOS器件的外围，与所述多个LDMOS器件的漏极 不连接且接不同的电位；一圈保护环，包围在所 述漏极环的外围，与所述多个LDMOS器件的衬底 引出端相连接且接零电位。本发明通过对LDMOS 阵列的版图结构进行创新设计，在不影响其性能、 不改变其制造工艺的前提下提高LDMOS阵列的可 靠性，扩大LDMOS阵列的安全工作范围。 (51)Int.Cl. (19)中华人民共和国国家。
3、知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 3 页 附图 3 页 CN 102412248 A 1/1页 2 1.一种LDMOS阵列的版图结构，其特征是，由内到外包括： 以阵列方式排列的多个并联的LDMOS器件，所述多个LDMOS器件的所有源极相连接，所 有漏极相连接，所有栅极相连接，所有衬底引出端相连接； 一圈漏极环，包围在所述多个LDMOS器件的外围，与所述多个LDMOS器件的漏极不连接 且接不同的电位； 一圈保护环，包围在所述漏极环的外围，与所述多个LDMOS器件的衬底引出端相连接 且接零电位。 2.根据权利要求1所述的LDMOS阵列的版图结构，其特征是，所述漏极环接的。
4、电位，比 所述多个LDMOS器件的连接在一起的漏极接的电位更高。 3.根据权利要求2所述的LDMOS阵列的版图结构，其特征是，所述漏极环接的电位，比 所述多个LDMOS器件的连接在一起的漏极接的电位高5V。 权 利 要 求 书CN 102412236 A CN 102412248 A 1/3页 3 LDMOS 阵列的版图结构 技术领域 0001 本发明涉及一种半导体器件，特别是涉及由多个LDMOS器件并联组成的LDMOS阵 列。 背景技术 0002 LDMOS器件(1aterally diffused MOSFET，横向扩散MOS晶体管)是一种功率MOS 晶体管。由于在BCD(Bipolar-。
5、CMOS-DMOS)工艺中能耐高压(如24V)和大电流密度(如 2A/mm 2 )，因此LDMOS器件通常被用作开关管作为最终的输出驱动。为了能提供足够大的驱 动电流，通常会使用多个LDMOS器件并联组成LDMOS阵列。 0003 请参阅图1，这是现有的LDMOS阵列的版图示意图。其中每个虚线椭圆表示一个 LDMOS器件1，这些LDMOS器件1为并联关系，即相同的电极总是连接在一起。其中D表示 单个LDMOS器件1的漏极，S1、S2、S3均表示单个LDMOS器件1的源极。在图1所示的水平 方向上，每两个相邻的LDMOS器件1总是背靠背排列，以共用一个漏极或共用一个源极。在 LDMOS阵列的最外。
6、围具有一圈保护环(Ring)2，又称隔离环。该保护环2通常与这些LDMOS 器件1的衬底引出端相连接并接零电位，因此也称接地环。保护环2用来吸收LDMOS阵列 中较大的衬底电流，防止形成闩锁效应(latch up)。 0004 单个LDMOS器件都能通过可靠性测试，但组成LDMOS组列后，其可靠性会大幅下 降，尤其是热载流子效应(Hot carrier Effect，HCE)引起的导通电阻上升显得尤为严重。 0005 在图1所示的现有的LDMOS阵列的版图结构中，根据每个LDMOS器件的源极处于 阵列中的位置的不同，我们将每个LDMOS器件的源极分为三类： 0006 位于LDMOS阵列中心的源。
7、极S1，在工作时可以向四个方向导通电流； 0007 位于LDMOS阵列四侧(且不在四个角上)的源极S2，在工作时可以向三个方 向导通电流； 0008 位于LDMOS阵列四个角上的源极S3，在工作时仅可以向二个方向导通电流。 0009 在LDMOS阵列中，每个LDMOS器件都是并联的，但由于其周边环境的不同，使得每 个LDMOS器件的源极在工作时流经的电流是不同的。实验发现，位于LDMOS阵列中心的源 极S1流经的电流会是位于LDMOS阵列边缘的源极S2、位于LDMOS阵列四个角上的源极S3 流经电流的1.32倍之间。这便使得每个LDMOS器件的导通电阻不同，在较短的时间内 有超过10的偏差，进。
8、而大大影响LDMOS阵列的性能。在相同工作电压、工作时间的条件 下，位于LDMOS阵列中心的LDMOS器件会承受多的电流，从而老化得更快。这种电流分布的 不均匀性导致整个LDMOS阵列的导通电阻的劣化比单个LDMOS器件的导通电阻的劣化更恶 劣，并最终使得LDMOS阵列的可靠性变差。 0010 针对上述问题，现有的解决方案是将多个LDMOS阵列并联，以此减小每个LDMOS阵 列的电流密度，减小热载流子效应，提高LDMOS阵列的性能。但多个LDMOS阵列并联会有较 多的保护环，并且会增加芯片面积，降低产品的竞争力。 说 明 书CN 102412236 A CN 102412248 A 2/3页 。
9、4 发明内容 0011 本发明所要解决的技术问题是提供一种具有更高可靠性的LDMOS阵列的版图结 构。 0012 为解决上述技术问题，本发明LDMOS阵列的版图结构由内到外包括： 0013 以阵列方式排列的多个并联的LDMOS器件，即所述多个LDMOS器件的所有源极相 连接，所有漏极相连接，所有栅极相连接，所有衬底引出端相连接； 0014 一圈漏极环，包围在所述多个LDMOS器件的外围，与所述多个LDMOS器件的漏极不 连接且接不同的电位； 0015 一圈保护环，包围在所述漏极环的外围，与所述多个LDMOS器件的衬底引出端相 连接且接零电位。 0016 本发明通过对LDMOS阵列的版图结构进行。
10、创新设计，在不影响其性能、不改变其 制造工艺的前提下提高LDMOS阵列的可靠性，扩大LDMOS阵列的安全工作范围。 附图说明 0017 图1是现有的LDMOS阵列的版图结构示意图； 0018 图2是本发明LDMOS阵列的版图结构示意图； 0019 图3是现有的LDMOS阵列的版图结构与本发明LDMOS阵列的版图结构在导通电阻 变化上的比较图。 0020 图中附图标记说明： 0021 1为单个LDMOS器件；2为保护环；3为漏极环。 具体实施方式 0022 请参阅图2，本发明LDMOS阵列的版图结构由内到外包括： 0023 以阵列方式排列的多个并联的LDMOS器件1，所述阵列方式就是指多个LDM。
11、OS器 件1排列成m行n列的形式，m、n均为自然数。并联是指所述多个LDMOS器件1的所有 源极相连接，所有漏极相连接，所有栅极相连接，所有衬底引出端相连接。每一行或每一列， 每两个相邻的LDMOS器件1总是背靠背排列，以共用一个漏极或共用一个源极。 0024 一圈漏极环3，呈环形，包围在所述多个LDMOS器件1的外围。该漏极环3与所述 多个LDMOS器件1的连接在一起的漏极在电学上是隔离的，即连接到不同的引脚上，并施加 不同的电位。 0025 一圈保护环2，呈环形，包括在所述漏极环3的外围，与所述多个LDMOS器件1的 衬底引出端相连接且接零电位。从LDMOS阵列中产生的衬底电流的大部分会被。
12、保护环2吸 收，而不会流到芯片的其它地方。 0026 所述漏极环3为导体，并且与LDMOS器件1的漏极是相同材料，通常为n型掺杂硅。 0027 所述保护环也是导体，通常为p型掺杂硅，和p型有源区(硅衬底)的引出端相接。 0028 图1所示的LDMOS阵列在工作时，每个LDMOS器件1的源极通常接零电位，漏极接 高电位或输出端，栅极接控制电位(0Vdd之间)，漏极环3接的电位要高于漏极电位，保 护环2接零电位。 0029 本发明LDMOS阵列在现有LDMOS阵列的基础上于多个LDMOS器件1之外、保护环2 说 明 书CN 102412236 A CN 102412248 A 3/3页 5 之内增。
13、加了一圈漏极环(drain ring)3。并且该漏极环3所接电位与多个LDMOS器件1的 连接在一起的漏极所接电位不同。这种结构有着明显的优势。 0030 首先，这种新的LDMOS阵列的设计可以有效地改变阵列内每一个LDMOS器件源漏 极之间的电流分布，提高整个LDMOS阵列的可靠性。请参阅图3，这是现有的LDMOS阵列和 本发明LDMOS阵列的导通电阻的衰变的对比数据图。其中横坐标为加电压测试时间，纵坐 标为LDMOS阵列中所有LDMOS器件的源漏极之间导通电阻衰变率的平均值。小方块表示现 有的LDMOS阵列，菱形表示本发明LDMOS阵列。显然，本发明LDMOS阵列的导通电阻的衰变 远小于现。
14、有LDMOS阵列，从而具有更高的可靠性。 0031 图3背后的原理是这样的：本发明LDMOS阵列中，无论是处于LDMOS阵列中心的源 极S1，还是处于LDMOS阵列四侧的源极S2，还是处于LDMOS阵列四个角上的源极S3，由于所 增加的漏极环的存在，在工作时都能有四个完全相同的电流通道。这样LDMOS阵列中的每 一个LDMOS器件在工作时都处于完全相同的工作状态，流经每一个LDMOS器件的电流理论 上都是相同的，使得整个LDMOS阵列中的电流能均匀的在每个LDMOS器件中流动，缓解了局 部电流密度过大、部分LDMOS器件提前损坏的问题。整个LDMOS阵列在工作时可以等同于 单个LDMOS器件，。
15、只是其导通电流线性地增加了，其可靠性不会随着并联的LDMOS器件的数 量增加而变坏。 0032 其次，本发明可以在所增加的漏极环上施加与LDMOS阵列内部各LDMOS器件的漏 极不同的电压(通常更高)，以改变LDMOS阵列周边区域的LDMOS器件的电场分布。通常在 LDMOS阵列中心的LDMOS器件的漏极由于要接受来自四个方向的电流，会出现类似的电流 通路堵塞的问题。而在LDMOS阵列周边的LDMOS器件，其源极电流可以被漏极环所吸收，而 漏极环仅一侧(内侧)会有电流，其不存在电流通路堵塞的问题。在漏极环上施加比LDMOS 阵列内部的LDMOS器件的漏极更高的电位(如高出5V)，会更加改善LD。
16、MOS阵列内部的电流 分布，使得处于LDMOS阵列中心的LDMOS器件流经的电流密度比外围LDMOS器件流经的电 流密度低。而LDMOS阵列中心的LDMOS器件提供了大部分LDMOS阵列的电流，电流密度却 变低，这样更加改善了整个LDMOS阵列的可靠性。 0033 LDMOS阵列通常会定义在多大的电压下，最大能通过多大的电流，即其安全工作范 围。图1所示的现有LDMOS阵列的安全工作范围比单个LDMOS器件的安全工作范围小，这 样相当于降低了单个LDMOS器件的安全工作范围。而图2所示的本发明LDMOS阵列使得整 个LDMOS阵列的安全工作范围能扩大到单个LDMOS器件的安全工作范围，即与现有LDMOS 阵列相比扩大了安全工作范围。 0034 以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来 说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。 说 明 书CN 102412236 A CN 102412248 A 1/3页 6 图1 说 明 书 附 图CN 102412236 A CN 102412248 A 2/3页 7 图2 说 明 书 附 图CN 102412236 A CN 102412248 A 3/3页 8 图3 说 明 书 附 图CN 102412236 A 。