一种图像处理装置、方法及系统.pdf

《一种图像处理装置、方法及系统.pdf》由会员分享，可在线阅读，更多相关《一种图像处理装置、方法及系统.pdf（11页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102629968 A (43)申请公布日 2012.08.08 C N 1 0 2 6 2 9 9 6 8 A *CN102629968A* (21)申请号 201210104199.3 (22)申请日 2012.04.11 H04N 5/14(2006.01) H04N 5/77(2006.01) (71)申请人湖南镭目科技有限公司 地址 410138 湖南省长沙市星沙经济技术开 发区漓湘东路十一线 (72)发明人罗旗舞 田陆 (74)专利代理机构北京集佳知识产权代理有限 公司 11227 代理人逯长明 (54) 发明名称 一种图像处理装置、方法及系统 (57) 。

2、摘要 本发明实施例提供一种图像处理装置、方法 及系统。所述图像处理装置，包括：图像采集卡 和FPGA处理器；所述图像采集卡包括：第一接口， 用于接收高速相机输出的图像信号；图像信号转 换模块，用于将所述图像信号，由串行的LVDS信 号转换为并行的TTL信号，或CMOS信号；第二接 口，用于将经过信号转换的图像信号传送给所述 FPGA处理器；所述FPGA处理器包括：第三接口， 用于接收所述第二接口传送的经过信号转换的图 像信号；图像信号处理模块，用于将接收的图像 信号进行并行处理。本发明解决了现有技术采用 多台设备进行图像信号处理而造成的成本高的问 题，同时采用硬件形式实现了图像信号的处理，保 。

3、证了图像信号处理的可靠性。 (51)Int.Cl. 权利要求书2页 说明书7页 附图1页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 7 页 附图 1 页 1/2页 2 1.一种图像处理装置，其特征在于，包括：图像采集卡和现场可编程门列阵FPGA处理 器； 所述图像采集卡包括： 第一接口，用于接收高速相机输出的图像信号； 图像信号转换模块，用于将所述第一接口接收的图像信号，由串行的低压差分信号 LVDS转换为并行的晶体管-晶体管逻辑电平TTL信号，或互补金属氧化物半导体CMOS信 号； 第二接口，用于将所述图像信号转换模块转换后的图像信号传送给所述F。

4、PGA处理器； 所述FPGA处理器包括： 第三接口，用于接收所述第二接口传送的经过信号转换的图像信号； 图像信号处理模块，用于将所述经过信号转换的图像信号进行并行处理。 2.根据权利要求1所述的图像处理装置，其特征在于，所述第二接口，还用于接收所述 FPGA处理器输出的控制信号； 所述图像采集卡还包括： 控制信号转换模块，用于将所述第二接口接收的所述FPGA处理器输出的控制信号，由 并行的TTL信号或CMOS信号转换为串行的LVDS信号； 所述第一接口，还用于将所述控制信号转换模块转换后的控制信号传输至所述高速相 机。 3.根据权利要求1所述的图像处理装置，其特征在于，所述图像信号转换模块包括。

5、：用 于提取所述图像信号转换模块中的像素时钟信号的锁相回路PLL； 所述图像采集卡还包括： 电源滤波隔离模块，用于将图像采集卡的工作电源去耦和滤波，将去耦和滤波后的工 作电源提供给所述PLL的电源。 4.根据权利要求1所述的图像处理装置，其特征在于，所述FPGA处理器还包括： 双口内存电路，用于将所述第三接口接收的经过信号转换的图像信号进行缓存处理， 将缓存后的图像信号传送给所述图像信号处理模块，以便所述图像信号处理模块将所述经 过信号转换的图像信号进行并行处理。 5.根据权利要求1所述的图像处理装置，其特征在于，所述第二接口为镭目通用接口 RGI接口。 6.根据权利要求1所述的图像处理装置，。

6、其特征在于，所述图像采集卡与所述FPGA处 理器为板卡结构，所述图像采集卡与所述FPGA处理器相插接。 7.一种图像处理方法，其特征在于，所述方法基于权利要求1至6任一项所述的图像处 理装置，所述方法包括： 图像采集卡接收高速相机输出的图像信号； 所述图像采集卡将所述高速相机输出的图像信号由串行的低压差分信号LVDS转换为 并行的晶体管-晶体管逻辑电平TTL信号，或互补金属氧化物半导体CMOS信号； 所述图像采集卡将经过信号转换的图像信号传输给现场可编程门列阵FPGA处理器， 以便所述FPGA处理器将接收的经过信号转换的图像信号进行并行处理。 8.根据权利要求7所述的方法，其特征在于，还包括：。

7、 权 利 要 求 书CN 102629968 A 2/2页 3 图像采集卡接收所述FPGA处理器输出的控制信号，将所述FPGA处理器输出的控制信 号由并行的TTL信号或CMOS信号转换为串行的LVDS信号，将转换后的控制信号传送给所 述高速相机。 9.根据权利要求7所述的方法，其特征在于，还包括： 所述FPGA处理器缓存接收到的经过信号转换的图像信号，将缓存后的图像信号进行 并行处理。 10.一种图像处理系统，其特征在于，包括： 如权利要求1至6任一项所述的图像处理装置； 与所述图像处理装置相连，接收并行处理后的图像信号的主机。 权 利 要 求 书CN 102629968 A 1/7页 4 一。

8、种图像处理装置、 方法及系统 技术领域 0001 本发明涉及图像采集和处理技术领域，更具体地说，涉及一种图像处理装置、方法 及系统。 背景技术 0002 随着机器视觉技术的高速发展，以线阵相机为代表的高速相机得到了广泛的 应用。高速相机的信号输出接口以标配Camera Link接口居多，信号输出速率可达到 Gbps(1Gbps为每秒1204兆位)级别。 0003 针对高速相机输出的Gbps级别的图像信号的处理，现有主流的图像信号处理方 式如下：与高速相机配套的图像采集卡采集高速相机输出的图像信号，将采集后的图像信 号传输给主机，主机可以为工控机或服务器，主机根据预置图像处理软件进行后续的图像 。

9、处理。由于主机的主频有限，一台主机往往无法满足Gbps级别的图像信号处理的需求，因 此现有技术使用多台主机甚至采用硬盘阵列进行配合，来实现Gbps级别的图像信号处理。 然而，这种图像信号处理方式所采用的图像信号处理设备过多，图像信号处理成本高，且主 机预置的图像处理软件依赖于主机的操作系统，当主机操作系统出现故障时，图像处理软 件将无法使用，影响图像信号的正常处理，图像信号处理的可靠性较差。 发明内容 0004 有鉴于此，本发明实施例提供一种图像处理装置、方法及系统，以解决现有技术图 像处理成本高及图像处理的可靠性较差的问题。 0005 为实现上述目的，本发明实施例提供如下技术方案： 0006。

10、 一种图像处理装置，包括：图像采集卡和现场可编程门列阵FPGA处理器； 0007 所述图像采集卡包括： 0008 第一接口，用于接收高速相机输出的图像信号； 0009 图像信号转换模块，用于将所述第一接口接收的图像信号，由串行的低压差分信 号LVDS转换为并行的晶体管-晶体管逻辑电平TTL信号，或互补金属氧化物半导体CMOS 信号； 0010 第二接口，用于将所述图像信号转换模块转换后的图像信号传送给所述FPGA处 理器； 0011 所述FPGA处理器包括： 0012 第三接口，用于接收所述第二接口传送的经过信号转换的图像信号； 0013 图像信号处理模块，用于将所述经过信号转换的图像信号进行。

11、并行处理。 0014 优选的，所述第二接口，还用于接收所述FPGA处理器输出的控制信号； 0015 所述图像采集卡还包括： 0016 控制信号转换模块，用于将所述第二接口接收的所述FPGA处理器输出的控制信 号，由并行的TTL信号或CMOS信号转换为串行的LVDS信号； 说 明 书CN 102629968 A 2/7页 5 0017 所述第一接口，还用于将所述控制信号转换模块转换后的控制信号传输至所述高 速相机。 0018 优选的，所述图像信号转换模块包括：用于提取所述图像信号转换模块中的像素 时钟信号的锁相回路PLL； 0019 所述图像采集卡还包括： 0020 电源滤波隔离模块，用于将图像。

12、采集卡的工作电源去耦和滤波，将去耦和滤波后 的工作电源提供给所述PLL的电源。 0021 优选的，所述FPGA处理器还包括： 0022 双口内存电路，用于将所述第三接口接收的经过信号转换的图像信号进行缓存处 理，将缓存后的图像信号传送给所述图像信号处理模块，以便所述图像信号处理模块将所 述经过信号转换的图像信号进行并行处理。 0023 优选的，所述第二接口为镭目通用接口RGI接口。 0024 优选的，所述图像采集卡与所述FPGA处理器为板卡结构，所述图像采集卡与所述 FPGA处理器相插接。 0025 本发明实施例还提供一种图像处理方法，所述方法基于上述所述图像处理装置， 所述方法包括： 002。

13、6 图像采集卡接收高速相机输出的图像信号； 0027 所述图像采集卡将所述高速相机输出的图像信号由串行的低压差分信号LVDS转 换为并行的晶体管-晶体管逻辑电平TTL信号，或互补金属氧化物半导体CMOS信号； 0028 所述图像采集卡将经过信号转换的图像信号传输给现场可编程门列阵FPGA处理 器，以便所述FPGA处理器将接收的经过信号转换的图像信号进行并行处理。 0029 优选的，所述方法还包括： 0030 图像采集卡接收所述FPGA处理器输出的控制信号，将所述FPGA处理器输出的控 制信号由并行的TTL信号或CMOS信号转换为串行的LVDS信号，将转换后的控制信号传送 给所述高速相机。 00。

14、31 优选的，所述方法还包括： 0032 所述FPGA处理器缓存接收到的经过信号转换的图像信号，将缓存后的图像信号 进行并行处理。 0033 本发明实施例还提供一种图像处理系统，包括： 0034 上述所述的图像处理装置； 0035 与上述所述图像处理装置相连，接收并行处理后的图像信号的主机。 0036 基于上述技术方案，本发明实施例所提供的图像处理装置，不再使用现有的与高 速相机配套的图像采集卡进行图像信号的采集，而是使用能够与FPGA处理器配合使用的 图像采集卡，图像采集卡采集的图像信号经过高速信号向低速信号的转换后，传输给FPGA 处理器，由FPGA处理器对经过信号转换的图像信号进行并行处。

15、理，实现了对高速相机输出 的Gbps级别的图像信号的处理，解决了现有技术采用多台设备进行图像信号处理而造成 的成本高的问题，同时采用硬件形式实现了图像信号的处理，图像信号的处理不再依赖于 主机的操作系统，保证了图像信号处理的可靠性。 说 明 书CN 102629968 A 3/7页 6 附图说明 0037 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。 0038 图1为本发明实施例。

16、所提供的图像处理装置的结构示意图； 0039 图2为本发明实施例提供的图像处理装置的另一结构示意图； 0040 图3为本发明实施例提供的一种图像处理方法的流程图。 具体实施方式 0041 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。 0042 图1为本发明实施例所提供的图像处理装置的结构示意图，参照图1，该图像处理 装置包括：图像采集卡100和FPGA(Field-Progr。

17、ammable Gate Array，现场可编程门列阵) 处理器200。FPGA处理器200与图像采集卡100相连，将图像采集卡100采集到的经过信 号转换的图像信号进行并行处理。 0043 图1示出了图像采集卡100的结构，图像采集卡100可以包括：第一接口110，图 像信号转换模块120和第二接口130。 0044 第一接口110外接高速相机，内接图像信号转换模块120，用于接收高速相机输出 的图像信号，将该图像信号传送给图像信号转换模块120； 0045 第一接口110可以为现有技术中与高速相机相接的图像采集卡的接口，如MDR(英 文全称为Mini D Ribbon)26接口，第一接口1。

18、10只要能够接收高速相机输出的高速图像 信号即可，对于第一接口的具体接口类型，本发明实施例并不设限。若第一接口110选用 MDR26接口，则高速相机处于FULL模式或Medium模式时，所使用的MDR26接口数目为2个， 高速相机处于Base模式时，所使用的MDR26接口数目为1个。 0046 图像信号转换模块120分别与第一接口110和第二接口130相连，用于将第一接 口110接收的图像信号由串行的LVDS(Low-Voltage Differential Signaling，低压差分信 号)信号转换为FPGA处理器200能够处理的并行的TTL(Transistor Transistor L。

19、ogic， 晶体管-晶体管逻辑电平)信号或CMOS(Complementary Metal Oxide Semiconductor，互 补金属氧化物半导体)信号，将转换后的图像信号传送给第二接口130； 0047 本发明实施例图像采集卡采集的图像不再传输入主机内进行处理，而是传输至 FPGA(Field-Programmable Gate Array，现场可编程门列阵)处理器，由FPGA处理器对图 像信号进行并行处理，以实现对高速相机输出的Gbps级别的图像信号的处理。高速相机输 出的图像信号为串行的高速LVDS信号，不便于直接送入FPGA处理器内进行并行处理，因 此需要对高速相机输出的图像信。

20、号进行速率转换，将高速相机输出的图像信号，由串行的 LVDS信号转换为能够满足FPGA处理器200并行处理要求的并行的低速TTL信号或CMOS信 号； 说 明 书CN 102629968 A 4/7页 7 0048 图像信号转换模块120可以选用DS90CR288A芯片，进行图像信号的信号转换。当 高速相机处于FULL模式，Medium模式和Base模式时，所选用的DS90CR288A芯片的数量分 别为3片，2片及1片。 0049 第二接口130分别与图像信号转换模块120，和FPGA处理器200相连，用于将经图 像信号转换模块120转换后的图像信号传送给FPGA处理器200； 0050 第二。

21、接口130为本发明实施例图像采集卡的图像信号输出接口，其不同于现 有技术中图像采集卡的图像信号输出接口，现有技术中图像采集卡将采集到的图像信 号传送给主机，因此现有技术中与主机相连的图像采集卡的输出接口一般为标准的 PICE(Peripheral Component Interconnect Express，目前标准的与计算机进行连接的总 线和接口标准)接口，而本发明实施例中图像采集卡100不与主机相连，图像采集卡100将 采集到的图像信号传送给FPGA处理器200，因此图像采集卡100的第二接口130应选用能 够与FPGA处理器200相适应的接口，实现转换后的图像信号至FPGA处理器200的。

22、传输。第 二接口130可以选用RGI(Ramon General Interface，镭目通用接口)接口。 0051 图1同时示出了FPGA处理器200的结构，FPGA处理器200可以包括：第三接口 210，与第三接口相连的图像信号处理模块220。 0052 第三接口210分别与图像采集卡100的第二接口130，和图像信号处理模块220相 连，用于接收图像采集卡100传送给FPGA处理器200的经过信号转换的图像信号； 0053 图像信号处理模块220与第三接口210相连，将第三接口210接收的经过信号转 换的图像信号进行并行处理； 0054 图像信号处理模块220对图像信号进行并行处理的内容。

23、可以包括：图像特征、图 像缺陷的分析及图像坐标的计算等，具体处理内容可根据图像信号处理模块220预置的 图像处理算法而决定，该图像处理算法可以通过FPGA处理器加载的驱动程序写入。该驱 动程序可以使用VHDL(Very-High-Speed Integrated Circuit Hardware Description Language，超高速集成电路硬件描述语言)语言描述，该驱动程序可以配置成符合 PLB(Processor Local Bus，处理器局部总线)或OPB(On-chip Peripheral Bus，片上外围 总线)总线接口规范的IP(Intellectual Propert。

24、y core，知识产权核)核，作为FPGA处 理器中MicroBlaze软核或PowerPC(英文全称为Performance Optimized With Enhanced RISC Personal Computer，一种RISC架构的CPU，RISC的英文全称为Reduced Instruction Set Computer，中文简称为精简指令集计算机)硬核的从设备。 0055 本发明实施例提供的图像处理装置，不再使用现有的与高速相机配套的图像采集 卡进行图像信号的采集，而是使用能够与FPGA处理器配合使用的图像采集卡，图像采集卡 采集的图像信号经过高速信号向低速信号的转换后，传输给FP。

25、GA处理器，由FPGA处理器对 经过信号转换的图像信号进行并行处理，实现了对高速相机输出的Gbps级别的图像信号 的处理，同时采用硬件形式实现了图像信号的处理，图像信号的处理不再依赖于主机的操 作系统，保证了图像信号处理的可靠性。 0056 图2为本发明实施例提供的图像处理装置的另一结构示意图，结合图1与图2所 示，图2所示图像处理装置还包括：设置于图像采集卡100内的控制信号转换模块140，设 置于图像采集卡100内的电源滤波隔离模块150，和设置于FPGA处理器200内的双口内存 (dual-port RAM)电路230。 说 明 书CN 102629968 A 5/7页 8 0057 本。

26、发明实施例高速相机与FPGA处理器除了具有图像信号的交互外，高速相机与 FPGA处理器之间，还可以有状态信号和控制信号的交互，如高速相机可向FPGA处理器发送 状态信号，指示高速相机当前温度、行频、像素时钟、工作模式等参数，以使FPGA处理器更 好的进行图像信号的处理；FPGA处理器可以向高速相机发送控制信号，设置高速相机的行 频、像素时钟、工作模式、增益等来达到高速相机的控制和调试；FPGA处理器向高速相机发 送的控制信号，可通过FPGA处理器加载的驱动程序进行配置。 0058 对于FPGA处理器向高速相机发送控制信号的情况，本发明实施例中第二接口 130，还可以用于接收所述FPGA处理器输。

27、出的控制信号； 0059 控制信号转换模块140分别与第一接口110和第二接口130相连，用于接收FPGA 处理器200通过第二接口130输送至图像采集卡100内的控制信号，将该控制信号由并行 的TTL信号或CMOS信号转换为串行的LVDS信号； 0060 第一接口110，还可以用于将控制信号转换模块140转换后的控制信号传送给高 速相机。 0061 相应的，对于高速相机向FPGA处理器发送状态信号的情况，本发明实施例中，第 一接口110，还可以用于接收高速相机输出的状态信号； 0062 控制信号转换模块140，还可以用于将第一接口110接收的状态信号由串行的 LVDS信号转换为并行的TTL信。

28、号或CMOS信号； 0063 第二接口130，还可以用于将控制信号转换模块140转换后的状态信号传送给 FPGA处理器200。 0064 控制信号转换模块140可以选用DS90LV047和DS90LV019芯片。 0065 本发明实施例中图像信号转换模块120内设置有用来提取图像信号转换模块120 中的像素时钟信号的的PLL(Phase Locked Loop，锁相回路)。电源滤波隔离模块150分别 与所述PLL的电源和图像采集卡100的工作电源相连，将所述工作电源去耦和滤波，将去耦 和滤波后的工作电源提供给所述PLL的电源。其中，图像采集卡100的工作电源可从第二 接口130接入，电源滤波隔。

29、离模块150可采用磁珠隔离的方式将去耦和滤波后的工作电源 提供给所述PLL的电源。电源滤波隔离模块150，所述工作电源和所述PLL的电源的这种连 接方式，可以使得图像采集卡承载的像素时钟稳定倍频。 0066 双口内存电路230分别与第三接口210和图像信号处理模块220相连，将第三接 口210接收的经过信号转换的图像信号进行缓存处理，将缓存后的图像信号传送给图像信 号处理模块220，以便图像信号处理模块220对接收的图像信号进行并行处理； 0067 双口内存电路230对第三接口210接收的图像信号的缓存可采用乒乓操作方式进 行。 0068 本发明实施例图像处理装置的图像采集卡100和FPGA处。

30、理器200可以为板卡结 构，图像采集卡100和FPGA处理器200可以集成在同一张板卡中，两者也可以相互插接，实 现不同类型的FPGA处理器与图像采集卡的配合使用，做到即插即用。 0069 图3为本发明实施例提供的一种图像处理方法的流程图，该方法基于上述实施例 所述的图像处理装置，参照图3，该方法可以包括： 0070 步骤S100、图像采集卡接收高速相机输出的图像信号； 0071 步骤S200、所述图像采集卡将所述高速相机输出的图像信号由串行的LVDS信号 说 明 书CN 102629968 A 6/7页 9 转换为并行的TTL信号，或CMOS信号； 0072 步骤S300、所述图像采集卡将经。

31、过信号转换的图像信号传输给FPGA处理器，以便 所述FPGA处理器将接收的经过信号转换的图像信号进行并行处理。 0073 FPGA处理器对图像信号进行并行处理的内容可以包括：图像特征、图像缺陷的分 析及图像坐标的计算等，并行处理的具体内容可根据FPGA处理器预置的图像处理算法而 决定，该图像处理算法可以通过FPGA处理器加载的驱动程序写入。 0074 本发明实施例所示方法还可以包括如下步骤： 0075 图像采集卡还可以接收FPGA处理器输出的控制信号，将所述FPGA处理器输出的 控制信号，由并行的TTL信号或CMOS信号转换为串行的LVDS信号，将转换后的控制信号传 送给高速相机，以便对高速相。

32、机进行控制和调试。 0076 图像采集卡还可以接收高速相机输出的状态信号，将所述高速相机输出的状态信 号，由串行的LVDS信号转换为并行的TTL信号或CMOS信号，将转换后的状态信号传送给所 述FPGA处理器，以便FPGA处理器更好的进行图像信号的处理。 0077 FPGA处理器在接收到图像采集卡传送的经过信号转换的图像信号后，可以先将该 经过信号转换的图像信号进行缓存处理，再将缓存后的图像信号进行并行处理。 0078 FPGA处理器将图像信号进行并行处理后，还可以将并行处理后的图像信号传送给 主机，由主机对并行处理后的图像信号进行存储或简单二次处理。 0079 本发明实施例还提供一种图像处理。

33、系统，包括上述所述的图像处理装置，及与上 述所述的图像处理装置相连，接收并行处理后的图像信号的主机。本发明实施例中主机用 于存储并行处理后的图像信号，及对并行处理后的图像信号进行简单二次处理，本发明实 施例对于主机的配置并无要求。 0080 图像处理装置与主机间相连的接口可以为PCIE接口。 0081 本发明实施所提供的图像处理装置、方法及系统可以应用于热轧钢坯表面质量在 线检测。 0082 本发明实施例提供的图像处理装置采用图像采集卡与FPGA处理器相配合的方式 实现了对高速相机输出的Gbps级别的图像信号的处理，实现了图像信号处理的硬件实现。 经测试，本发明实施例所提供的图像处理装置在高速。

34、相机为Full模式时，所能承载的像素 时钟高达80MHZ，所能承载的图像信号传输速率高达5.12Gbps。 0083 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他 实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置 而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说 明即可。 0084 专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元 及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和 软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。。

35、这些 功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业 技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应 认为超出本发明的范围。 0085 结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执 说 明 书CN 102629968 A 7/7页 10 行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存 储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术 领域内所公知的任意其它形式的存储介质中。 0086 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。 对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的 一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明 将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一 致的最宽的范围。 说 明 书CN 102629968 A 10 1/1页 11 图1 图2 图3 说 明 书 附 图CN 102629968 A 11 。