制作阵列基板的方法和阵列基板.pdf

公开了一种制作阵列基板的方法，所述阵列基板包括：设置在薄膜晶体管层上的平坦层、以及设置在所述平坦层上的用于发光器件的第一电极。所述方法包括如下步骤：利用单个掩模板通过一次构图工艺在平坦层上形成用于设置所述第一电极的像素界定层、用于第一电极的过孔、以及隔垫物。利用本发明实施例的方法制作阵列基板，可以减少了构图工艺的次数，减少了掩模板的使用数量。

权利要求书1.  一种制作阵列基板的方法，所述阵列基板包括：设置在薄膜 晶体管层上的平坦层、以及设置在所述平坦层上的用于发光器件的第 一电极，其特征在于，所述方法包括如下步骤： 利用单个掩模板通过一次构图工艺在平坦层上形成用于设置所 述第一电极的像素界定层、用于第一电极的过孔、以及隔垫物。 2.  如权利要求1所述的制作阵列基板的方法，其特征在于，所 述一次构图工艺包括如下步骤： 在所述平坦层上涂覆光刻胶； 利用掩模板对所述光刻胶进行曝光和显影； 采用刻蚀工艺，在平坦层的不同区域去除具有不同厚度的部分 平坦层，以在平坦层上形成过孔、隔垫物和像素界定层；以及 将未去除的光刻胶剥离。 3.  如权利要求2所述的制作阵列基板的方法，其特征在于，在 利用掩模板对所述光刻胶进行曝光和显影的步骤中，穿过所述掩模 板的曝光光束的强度不同，使得在执行曝光和显影工艺之后，形成 光刻胶完全保留部分、光刻胶第一半保留部分、以及光刻胶完 全去除部分， 其中，所述光刻胶完全保留部分与所述隔垫物相对应，所 述光刻胶完全去除部分与所述过孔相对应，所述光刻胶第一半 保留部分与所述像素界定层相对应。 4.  如权利要求3所述的制作阵列基板的方法，其特征在于， 所述光刻胶为正性光刻胶，所述掩模板包括分别与所述过孔、像素 界定层和隔垫物相对应的第一区域、第二区域和第三区域， 其中，所述曝光光束在所述第一区域的透过率大于在第二区域 的透过率，在第二区域的透过率大于在第三区域的透过率。 5.  如权利要求4所述的制作阵列基板的方法，其特征在于， 所述曝光光束在所述第一区域的透过率为100％，在第二区域的透过 率为65％-75％，在第三区域的透过率为零。 6.  如权利要求5所述的制作阵列基板的方法，其特征在于， 所述第一区域为穿过所述掩模板厚度的通孔，所述第二区域的厚度 小于第三区域的厚度。 7.  如权利要求4或5所述的制作阵列基板的方法，其特征在 于，所述掩模板还包括与用做平坦层的表面相对应的第四区域，所 述曝光光束在所述第四区域的透过率大于第三区域的透过率并小于 第二区域的透过率。 8.  如权利要求7所述的制作阵列基板的方法，其特征在于， 所述曝光光束在所述第四区域的透过率为25％-35％。 9.  如权利要求7所述的制作阵列基板的方法，其特征在于， 在所述过孔和像素界定层采用物理气相沉积工艺形成电连接至所述 薄膜晶体管层的漏极的第一电极，其中所述像素界定层所在的区域 相对于平坦层的表面形成有凹陷部。 10.  如权利要求3所述的制作阵列基板的方法，其特征在于， 所述光刻胶为负性光刻胶，所述掩模板包括分别与所述过孔、像素 界定层和隔垫物相对应的第五区域、第六区域和第七区域， 其中，所述曝光光束在所述第五区域的透过率小于在第六区域 的透过率，在第六区域的透过率小于在第七区域的透过率。 11.  如权利要求10所述的制作阵列基板的方法，其特征在于， 所述曝光光束在所述第五区域的透过率为零，在第六区域的透过率 为25％-35％，在第七区域的透过率为100％。 12.  如权利要求11所述的制作阵列基板的方法，其特征在于， 所述第五区域的厚度大于第六区域的厚度，所述第七区域为穿过所 述掩模板厚度的通孔。 13.  如权利要求10或11所述的制作阵列基板的方法，其特征 在于，所述掩模板还包括与用做平坦层的表面相对应的第八区域， 所述曝光光束在所述第八区域的透过率小于第七区域的透过率并大 于第六区域的透过率。 14.  如权利要求13所述的制作阵列基板的方法，其特征在于， 所述曝光光束在所述第八区域的透过率为65％-75％。 15.  一种阵列基板，其特征在于，所述阵列基板由权利要求1-14 所述的方法制成。

说明书制作阵列基板的方法和阵列基板
技术领域
本发明的实施例涉及一种用于显示装置的阵列基板，尤其涉及一 种制作阵列基板的方法和利用该方法制作的阵列基板。
背景技术
目前，作为一种有机薄膜电致发光器件，有机发光二极管(Organic  Light Emitting Diode，OLED)单元以及有源矩阵有机发光二极管 (Active Matrix Organic Light Emitting Diode，AMOLED)单元，由于具 有抗震性好、视角广、操作温度宽、对比度高、可实现柔性显示等特 点，不但广泛应用于显示装置中，也广泛应用于照明领域。
一般地，一个像素结构包括用于限定像素开口的像素界定层 (PDL)、以及设置在像素开口上的OLED单元。设置在基板上的用 做透明阳极层的第一电极层和作为金属阴极层的第二电极之间的发 光层由有机半导体材料制成，并依次包括蒸镀空穴注入层、空穴传输 层和电子注入层。当OLED单元获取到适当的电力供应时，分别从第 一电极层和第二电极层注入空穴和电子，然后将空穴和电子传导至发 光层，并在发光层发生辐射复合，发光层的外层电子吸收载流子复合 释放能量后处于激发态，实现发光，所发出的光从像素开口射出。
发明内容
本发明的实施例提供一种制作阵列基板的方法和利用该方法制 作的阵列基板，可以减少了构图工艺的次数，减少了掩模板的使用数 量。
根据本发明一个发明的实施例，提供一种制作阵列基板的方法， 所述阵列基板包括：设置在薄膜晶体管层上的平坦层、以及设置在所 述平坦层上的用于发光器件的第一电极。所述方法包括如下步骤：利 用单个掩模板通过一次构图工艺在平坦层上形成用于设置所述第一 电极的像素界定层、用于第一电极的过孔、以及隔垫物。
根据本发明的一种实施例的制作阵列基板的方法，所述一次构图 工艺包括如下步骤：
在所述平坦层上涂覆光刻胶；
利用掩模板对所述光刻胶进行曝光和显影；
采用刻蚀工艺，在平坦层的不同区域去除具有不同厚度的部分 平坦层，以在平坦层上形成过孔、隔垫物和像素界定层；以及
将未去除的光刻胶剥离。
根据本发明的一种实施例的制作阵列基板的方法，在利用掩模 板对所述光刻胶进行曝光和显影的步骤中，穿过所述掩模板的曝光 光束的强度不同，使得在执行曝光和显影工艺之后，形成光刻胶完 全保留部分、光刻胶第一半保留部分、以及光刻胶完全去除部 分。其中，所述光刻胶完全保留部分与所述隔垫物相对应，所 述光刻胶完全去除部分与所述过孔相对应，所述光刻胶第一半 保留部分与所述像素界定层相对应。
根据本发明的一种实施例的制作阵列基板的方法，所述光刻胶 为正性光刻胶，所述掩模板包括分别与所述过孔、像素界定层和隔 垫物相对应的第一区域、第二区域和第三区域。其中，所述曝光光 束在所述第一区域的透过率大于在第二区域的透过率，在第二区域 的透过率大于在第三区域的透过率。
根据本发明的一种实施例的制作阵列基板的方法，所述曝光光 束在所述第一区域的透过率为100％，在第二区域的透过率为 65％-75％，在第三区域的透过率为零。
根据本发明的一种实施例的制作阵列基板的方法，所述第一区 域为穿过所述掩模板厚度的通孔，所述第二区域的厚度小于第三区 域的厚度。
根据本发明的一种实施例的制作阵列基板的方法，所述掩模板 还包括与用做平坦层的表面相对应的第四区域，所述曝光光束在所 述第四区域的透过率大于第三区域的透过率并小于第二区域的透过 率。
根据本发明的一种实施例的制作阵列基板的方法，所述曝光光 束在所述第四区域的透过率为25％-35％。
根据本发明的一种实施例的制作阵列基板的方法，在所述过孔 和像素界定层采用物理气相沉积工艺形成电连接至所述薄膜晶体管 层的漏极的第一电极，其中所述像素界定层所在的区域相对于平坦 层的表面形成有凹陷部。
根据本发明的一种实施例的制作阵列基板的方法，所述光刻胶 为负性光刻胶，所述掩模板包括分别与所述过孔、像素界定层和隔 垫物相对应的第五区域、第六区域和第七区域。其中，所述曝光光 束在所述第五区域的透过率小于在第六区域的透过率，在第六区域 的透过率小于在第七区域的透过率。
根据本发明的一种实施例的制作阵列基板的方法，所述曝光光 束在所述第五区域的透过率为零，在第六区域的透过率为25％-35％， 在第七区域的透过率为100％。
根据本发明的一种实施例的制作阵列基板的方法，所述第五区 域的厚度大于第六区域的厚度，所述第七区域为穿过所述掩模板厚 度的通孔。
根据本发明的一种实施例的制作阵列基板的方法，所述掩模板 还包括与用做平坦层的表面相对应的第八区域，所述曝光光束在所 述第八区域的透过率小于第七区域的透过率并大于第六区域的透过 率。
根据本发明的一种实施例的制作阵列基板的方法，所述曝光光 束在所述第八区域的透过率为65％-75％。
根据本发明的另一方面的实施例，提供一种阵列基板，所述阵列 基板由上述各种实施例所述的方法制成。
根据本发明上述实施例的制作阵列基板的方法和利用该方法制 作的阵列基板，利用单个掩模板通过一次构图工艺形成像素界定层、 过孔以及隔垫物，减少了构图工艺的次数，减少了掩模板的使用数量， 从而简化了阵列基板的制作工艺，降低了制作成本。
附图说明
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具 体实施例，并参照附图，对本发明作进一步的详细说明，其中：
图1是根据本发明的第一种示例性实施例的方法在制作阵列基 板的过程中形成薄膜晶体管时的局部剖视图；
图2是在图1的基础上形成平坦层时的局部剖视图；
图3a-3e表示图2的基础上根据本发明的第一种示例性实施例的 方法采用构图工艺形成过孔、像素界定层和隔垫物的操作过程的局部 剖视图；
图4是图3e的基础上形成第一电极层时的局部剖视图；
图5是根据本发明的第二种示例性实施例的方法在制作阵列基 板的过程中采用构图工艺形成过孔、像素界定层和隔垫物时所使用的 掩模板的局部剖视图。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具 体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部 件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明 构思进行解释，而不应当理解为对本发明的一种限制。
根据本发明总体上的发明构思，提供一种制作阵列基板的方法， 所述阵列基板包括：设置在薄膜晶体管层上的平坦层以及设置在所述 平坦层上的用于发光器件的第一电极。所述方法包括如下步骤：利用 单个掩模板通过一次构图工艺在平坦层上形成用于设置所述第一电 极的像素界定层、用于第一电极的过孔、以及位于所述像素界定层上 的隔垫物。利用单个掩模板通过一次构图工艺在平坦层上形成像素界 定层、过孔以及隔垫物，减少了构图工艺的次数，减少了掩模板的使 用数量，从而简化了阵列基板的制作工艺，降低了制作成本。
在下面的详细描述中，为便于解释，阐述了许多具体的细节以 提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在 没有这些具体细节的情况下也可以被实施。在其他情况下，公知的 结构和装置以图示的方式体现以简化附图。
图2是在图1的基础上形成平坦层时的局部剖视图；图3a-3e表 示图2的基础上根据本发明的第一种示例性实施例的方法采用构图 工艺形成过孔、像素界定层和隔垫物的操作过程的局部剖视图。参见 图2和图3a-3e，本发明的实施例提供一种制作阵列基板的方法，所 述阵列基板包括：设置在薄膜晶体管层3上的、由感光型有机树脂材 料形成平坦层4、以及设置在平坦层4上的用于发光器件的第一电极 51。所述方法包括如下步骤：利用单个掩模板7通过一次构图工艺在 平坦层4上形成用于设置所述第一电极的像素界定层42、用于第一 电极的过孔41、以及隔垫物43。利用单个半色调或者灰色调掩模板 7通过一次构图工艺形成像素界定层42、过孔41以及隔垫物43，减 少了构图工艺的次数，减少了掩模板7的使用数量，从而简化了阵列 基板的制作工艺，降低了制作成本。
图1是根据本发明的第一种示例性实施例的方法在制作阵列基 板的过程中形成薄膜晶体管时的局部剖视图。参见图1，根据本发明 的一种示例性实施例的阵列基板包括：例如由玻璃或者透明树脂材料 制成的基板1、形成在基板1上缓冲层21、形成在缓冲层21上的多 晶硅(P-Si)薄膜、以及形成在多晶硅薄膜上的多个薄膜晶体管、栅 极绝缘层22、中间介质层23以及钝化层24。
下面参照图1描述根据本发明一种示例性实施例的制作阵列基 板的过程中形成薄膜晶体管的工艺过程。
首先，在基板1上通过等离子体化学气相沉积方法依次沉积氮化 硅(SiNx)、氧化硅(SiO2)薄膜以形成缓冲层21；在缓冲层21沉 积非晶硅(a-Si)薄膜；再通过准分子激光退火工艺(Excimer Laser  Anneal)，使非晶硅转变为多晶硅(Poly-Si)薄膜；然后进行多晶硅 岛的光刻工艺和干法刻蚀工艺，以形成所需要的多个多晶硅岛，其中 的一个多晶硅岛可以用做与薄膜晶体管的漏极电连接的存储电容的 一个电容电极31；之后，执行N型沟道(channel)掺杂工艺，例 如执行B+掺杂，以补偿阈值电压Vth，，以制作出所需的N型沟道 (channel)；执行n+掺杂工艺，以使与薄膜晶体管的源极、漏极对 应的多晶硅沟道掺杂区域32形成有源层区域，例如掺杂材料为 PHx+；之后，在缓冲层21上形成栅极绝缘层22。
之后，执行形成栅极层的工艺。详细而言，通过薄膜沉积工艺、 光刻工艺和刻蚀工艺形成所需要的栅极35、以及所述存储电容的另 一电容电极37；再通过轻掺杂漏区(Lightly Doped Drain，LDD) 掺杂工艺形成LDD掺杂区(薄层电阻过渡区)33，以降低低温多晶 硅薄膜晶体管的漏电流；之后，执行p+掺杂工艺，以形成P型沟道， 其中掺杂材料为B+。
之后，执行形成过孔的工艺。具体而言，在完成p+掺杂工艺后， 再依次沉积SiNx和SiO2材料，并执行活化(氢化)工艺，以形成中 间介质层23；然后，通过光刻工艺和刻蚀工艺，在中间介质层23 和栅极绝缘层22中形成第一搭接过孔。
之后，执行布线绑定(Wire bonding)工艺。具体而言，通过 PVD沉积方法穿过第一过孔沉积Ii-Al-Ti金属材料；再通过光刻 工艺和刻蚀工艺得到电连接至薄膜晶体管的源极的所需要的布线层 34。
之后，执行形成钝化(Passivation)层24的工艺。具体而言， 通过CVD沉积方法沉积SiNx薄膜材料，与形成钝化层24；再通过 光刻工艺和刻蚀工艺在钝化层24中形成延伸到薄膜晶体管的漏极的 第二搭接过孔36。
之后，如图2所示，在图1的基础上在钝化层24上形成平坦层 4。在一种示例性实施例中，平坦层4由感光型有机树脂材料制成， 但本发明并不局限于此。在一种可替换的实施例中，平坦层4可以通 过等离子体化学气相沉积方法沉积氮化硅(SiNx)和/或氧化硅(SiO2) 薄膜形成。
在本发明的一种实施例中，所述一次构图工艺包括如下步骤：在 平坦层4上涂覆光刻胶6，如图3a所示；利用掩模板7对光刻胶6 进行曝光和显影，如图3b和3c所示；采用刻蚀工艺，在平坦层4的 不同区域去除具有不同厚度的部分平坦层，如图3d所示，从而在平 坦层上形成过孔41、隔垫物43和像素界定层42；以及将未去除的光 刻胶剥离，如图3e所示。这样，利用单个掩模板7通过一次构图工 艺形成像素界定层44、过孔41以及隔垫物63，减少了构图工艺的次 数，减少了掩模板7的使用数量。
在一种示例性实施例中，阵列基板可以是一种基于有机发光二极 管(Organic Light Emitting Diode，OLED)单元或者有源矩阵有机发光 二极管(Active Matrix Organic Light Emitting Diode，AMOLED)单元 的阵列基板。例如，OLED单元包括设置在像素界定层42上的用做 透明阳极层的第一电极层5、作为金属阴极层的第二电极(未示出)、 以及位于二者之间的发光层(未示出)。
在一种实施例中，如图3c所示，在利用掩模板7对光刻胶6 进行曝光和显影的步骤中，穿过所述掩模板7的曝光光束10的强度 不同，使得在执行曝光和显影工艺之后，形成光刻胶完全保留部分 63、光刻胶第一半保留部分62、以及光刻胶完全去除部分61。 光刻胶完全保留部分63与隔垫物43相对应，所述光刻胶完全 去除部分61与所述过孔41相对应，所述光刻胶第一半保留部 分62与像素界定层42相对应。这样，通过控制穿过所述掩模板 7的曝光光束的强度不同，可以使光刻胶6的不同部分的性能发生不 同的变化，以便于后续的显影操作，并在执行显影工艺之后，使光 刻胶7具有不同的厚度。
本领域的技术人员能够连接，本文提及的“光刻胶第一半保留 部分”并不仅限于表示在执行曝光和显影工艺之后，所保留的光 刻胶的厚度为原来光刻胶整个厚度的一半，而是指所保留的光刻 胶的厚度为原来光刻胶整个厚度的一部分，例如大约40％、50％、 60％、70％、75％等。
在一种实施例中，所述光刻胶6为正性光刻胶，所述掩模板7 包括分别与过孔41、像素界定层42和隔垫物43相对应的第一区域 71、第二区域72和第三区域73。所述曝光光束10在第一区域71 的透过率大于在第二区域72的透过率，在第二区域的透过率72大 于在第三区域73的透过率。例如，所述曝光光束在所述第一区域的 透过率大约为100％，在第二区域的透过率大约为65％-75％，优选 为70％，在第三区域的透过率大约为零。在一种实施例中，曝光光 束10采用紫外光。可以理解，曝光光束10在不同区域的不同透过 率，使得穿过掩模板7的曝光光束具有不同的强度，从而对光刻胶 执行不同程度的曝光。
在一种实施例中，如图3b所述，掩模板的第一区域71为穿过 掩模板厚度的通孔，第二区域72的厚度小于第三区域73的厚度。 这样，通过设置掩模板具有不同的厚度，可以使曝光光束在穿过掩 模板7之后，具有不同的强度。进一步地，所述掩模板7还包括与 用做平坦层4的表面44相对应的第四区域74，所述曝光光束10在 所述第四区域74的透过率大于第三区域73的透过率并小于第二区 域72的透过率。例如，所述曝光光束10在第四区域74的透过率大 约为25％-35％，优选为30％。这样，在通过构图工艺之后，可以使 平坦层的所有部分的厚度发生变化，并且使得平坦层4的除过孔41、 像素界定层42和隔垫物43之外的区域更加平坦。
在一种实施例中，在图3e的基础上，在过孔41中和像素界定 层42上形成电连接至薄膜晶体管层的漏极的第一电极5，其中所述 像素界定层42所在的区域相对于平坦层的表面44形成由凹陷部。具 体而言，通过物理气相沉积(PVD)工艺穿过过孔沉积氧化铟锡 (Indium Tin Oxide，ITO)材料；再通过构图工艺在像素界定层42 上形成穿过过孔42以及第二搭接过孔的第一电极层5。第一电极层 5可以用做发光单元的阳极。在一种实施例中，第一电极层5可以由 例如具有氧化铟锡(Indium Tin Oxide，ITO)-银-ITO的三层材料、 银或铝等材料制成，使得第一电极层具有较好的反射和导电功能。
可以理解，可以在形成钝化层24时不形成第二搭接过孔36，而 是在对平坦层执行构图工艺时，同时形成穿过平坦层4的过孔41和 穿过钝化层24的第二搭接过孔36，从而进一步简化制作工艺。
图5是根据本发明的第二种示例性实施例的方法在制作阵列基 板的过程中采用构图工艺形成过孔、像素界定层和隔垫物时所使用 的掩模板的局部剖视图。参见图5，在第二种示例性实施例的方法中， 所述光刻胶为负性光刻胶，执行构图工艺所采用的单个半色调或者 灰色调掩模板8包括分别与所述过孔41、像素界定层42和隔垫物 43相对应的第五区域81、第六区域82和第七区域83。所述曝光光 束在所述第五区域81的透过率小于在第六区域82的透过率，在第 六区域82的透过率小于在第七区域83的透过率。例如，所述曝光 光束在所述第五区域81的透过率大约为零，在第六区域82的透过 率大约为25％-35％，优选为30％，在第七区域83的透过率大约为 100％。
在一种实施例中，所述第五区域81的厚度大于第六区域82的 厚度，所述第七区域83为穿过所述掩模板厚度的通孔。掩模板83 还包括与用做平坦层的表面44相对应的第八区域84，所述曝光光束 在所述第八区域84的透过率小于第七区域83的透过率并大于第六 区域82的透过率。例如，曝光光束在所述第八区域84的透过率大 约为65％-75％，优选为70％。
如上所述，本发明实施例的光刻胶包括正性光刻胶材料或 负性光刻胶材料。其中，所述正性光刻胶材料是指在曝光前不 溶解于显影液，经过曝光后，正性光刻胶转变为能够溶解于显 影液中的物质；所述负性光刻胶材料指能够溶解于显影液，经 过曝光后，负性光刻胶转变为不溶解于显影液中的物质。可以 理解，采用负性光刻胶执行构图工艺的过程与采用正性光刻胶 执行构图工艺的过程类似，所产生的技术效果也相对应，在此 不再赘述。
根据本发明更进一步发明的实施例，提供一种由上述实施例的 所述的方法制成的阵列基板。这种阵列基板可以应用于显示装置中。 显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、 数码相框、导航仪、电子纸等任何具有显示功能的产品或部件。
根据本发明上述实施例的制作阵列基板的方法和利用该方法制 作的阵列基板，利用单个掩模板通过一次构图工艺在平坦层上形成像 素界定层、过孔以及隔垫物，减少了构图工艺的次数，减少了掩模板 的使用数量，从而简化了阵列基板的制作工艺，降低了制作成本。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果 进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实 施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所 做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之 内。