《液晶显示驱动电路.pdf》由会员分享，可在线阅读，更多相关《液晶显示驱动电路.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102879968 A (43)申请公布日 2013.01.16 C N 1 0 2 8 7 9 9 6 8 A *CN102879968A* (21)申请号 201210417298.7 (22)申请日 2012.10.26 G02F 1/1362(2006.01) G02F 1/1368(2006.01) G02F 1/133(2006.01) G09G 3/36(2006.01) (71)申请人深圳市华星光电技术有限公司 地址 518000 广东省深圳市光明新区塘明大 道92号 (72)发明人俞刚 顾毓波 贾沛 杨流洋 (74)专利代理机构深圳市德力知识产权代理。
2、事 务所 44265 代理人林才桂 (54) 发明名称 液晶显示驱动电路 (57) 摘要 本发明提供一种液晶显示驱动电路，包括：栅 极驱动器、源极驱动器、多条选通线及多条数据 线，该多条选通线和数据线界定多个像素单元，每 一像素单元包括：一薄膜晶体管、一公共电极、一 像素电极、一存储电容及一计时开关，该薄膜晶体 管包括：一栅极及一源极，该栅极通过计时开关 电性连接至选通线，该薄膜晶体管通过选通线及 数据线分别与栅极驱动器及源极驱动器电性连 接。本发明通过在薄膜晶体管的栅极上串联一个 计时开关，在高电平时提前断开栅极信号，从而减 小因寄生电容放电电压带来的栅极导通延时的影 响，避免了本该截止的薄。
3、膜晶体管却异常导通的 情况，进一步提高薄膜晶体管控制的精度，提高使 用该电路的大尺寸液晶显示器的质量。 (51)Int.Cl. 权利要求书1页 说明书4页 附图6页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 4 页 附图 6 页 1/1页 2 1.一种液晶显示驱动电路，其特征在于，包括：栅极驱动器、源极驱动器、多条选通线 及多条数据线，该多条选通线和数据线界定多个像素单元，每一像素单元包括：一薄膜晶体 管、一公共电极、一与薄膜晶体管电性连接的像素电极、一存储电容及一计时开关，所述像 素电极与薄膜晶体管电性连接，所述公共电极与像素电极形成一液晶电容，。
4、所述存储电容 与该液晶电容并联连接，所述薄膜晶体管包括：一栅极及一源极，所述栅极通过计时开关电 性连接至选通线，所述薄膜晶体管通过所述选通线及数据线分别与栅极驱动器及源极驱动 器电性连接。 2.如权利要求1所述的液晶显示驱动电路，其特征在于，所述多条选通线与所述多条 数据线以交叉方式排列，并在交叉点处通过所述薄膜晶体管电性连接至所述像素单元。 3.如权利要求2所述的液晶显示驱动电路，其特征在于，所述选通线包括一矩形选通 信号，通过所述选通信号控制所述薄膜晶体管导通或截止，该矩形选通信号包括：数个高电 平及数个低电平，所述数个高电平及数个低电平错乱排列，每一高电平包括：第一、第二时 间段。 4.。
5、如权利要求3所述的液晶显示驱动电路，其特征在于，所述计时开关在第一时间段 内闭合，在第二时间段内断开。 5.如权利要求3所述的液晶显示驱动电路，其特征在于，所述薄膜晶体管还包括一漏 极，所述像素电极与所述漏极电性连接。 6.如权利要求5所述的液晶显示驱动电路，其特征在于，所述薄膜晶体管的栅极与漏 极因结构特性形成一寄生电容，所述寄生电容充满电后放电至两端电压等于所述薄膜晶体 管阈值电压时所需的放电时间为第三时间段。 7.如权利要求6所述的液晶显示驱动电路，其特征在于，所述第二时间段等于所述第 三时间段。 8.如权利要求7所述的液晶显示驱动电路，其特征在于，所述计时开关包括：一电开关 及一计时器。
6、，所述电开关包括第一、第二、第三引脚，所述计时器一端与选通线电性连接，另 一端与第二引脚电性连接，所述第一引脚与选通线电性连接，所述第三引脚与薄膜晶体管 的栅极电性连接。 9.如权利要求8所述的液晶显示驱动电路，其特征在于，所述计时器触发该电开关断 开或闭合。 权 利 要 求 书CN 102879968 A 1/4页 3 液晶显示驱动电路 技术领域 0001 本发明涉及液晶显示领域，尤其涉及一种液晶显示驱动电路。 背景技术 0002 随着科学技术的发展以及人们生活质量的提高，液晶显示器在生活中已经随处可 见，并且人们对液晶显示器件的要求也越来越高，开始追求大的显示画面，快的响应速度。 但是随着。
7、液晶显示器件的增大布线的复杂度提高，而且随着TFT（Thin Film Transistor、 薄膜场效应晶体管）阵列基板驱动像素电极数量的增加线路延时以及因为TFT寄生电容的 存在所带来的反馈电压对每个像素电极的影响使得精确控制像素电极的难度跟着增加。 0003 请参阅图1及图2，图1为基本的TFT阵列基板的驱动电路结构示意图，图中在整 个TFT阵列基板上分布着像素电极100，每一个像素电极100至少与一个TFT漏极d相连， 每个薄膜晶体管的源极s至少连接一条数据线，数条数据线共同构成了数据总线结构；每 一个薄膜晶体管的栅极g至少连接一条选通线，数条选通线共同构成了选通总线结构；数 据总线和。
8、选通总线通过薄膜晶体管共同控制这些像素电极的数据写入，TFT阵列基板上的 第i列第j行的像素电极100共同受到选通线G(j)和数据线S(i)的控制，当对该像素电 极P(i，j)进行写操作时，选通线G(j)处于高电平，保证薄膜晶体管T(i，j)处于导通状 态，此时通过数据线S(i)上所加的驱动电压的大小使与像素电极100相对的附近的液晶分 子按照预定的偏转方向偏转，从而实现图像的显示。这样的写操作同时也是按行进行的，当 选通线G(j)处于高电平时将对第j行的所有像素电极进行写操作。 0004 请参阅图2，其为每一个像素电极的等效驱动线路连接示意图，其中第i条数据线 S(i)与第i列第j行薄膜晶体。
9、管T(i，j)的源极s相连，第j条选通线G(j)与第i列第j 行薄膜晶体管T(i，j)的栅极g相连，第i列第j行薄膜晶体管T(i，j)的漏极d与第i列 第j行像素电极100相连。C gd 是栅极g和漏极d之间的寄生电容，该寄生电容C gd 是在薄膜 晶体管因结构特性所固有的，C lc 是处在TFT基板和CF（color filte，彩色滤光片）基板之 间的液晶层的等效电容，C s 是处在TFT基板和Vcom之间的一个补偿电容，该电容C s 的存在 是为了通过放电保证液晶等效电容C lc 上电压降低时的补偿，以适当增大液晶等效电容C lc 区域中的液晶分子的偏转方向保持时间。然而随着矩阵分布的T。
10、FT阵列基板中像素电极的 行和列数量的增加，增长的选通线和数据线的会带来驱动线路的延时；如图3所示，另一方 面薄膜晶体管中的栅极g和漏极d之间寄生电容C gd 的存在将直接影响栅极电压V g 对薄膜 晶体管的导通和截止的控制，特别是在离选通总线线路较远的末端的像素电极附近，由于 选通信号在之前所经过的n-1个薄膜晶体管的寄生电容C gd 带来的的放电电压的影响以及 线路延时影响，此处不但响应时间较长，同时也存在选通电压由高变低时因放电带来的衰 减使得薄膜晶体管T(n，j)导通时间T j 延长T j ，也就是说本来应该截止的薄膜晶体管异 常导通，这样会带来在薄膜晶体管漏极d相连的像素电极P(n，。
11、j)的驱动时间延长T dx ，导 致该像素电极附近的液晶分子偏转异常带来的透射率差异和对比度异常。 说 明 书CN 102879968 A 2/4页 4 发明内容 0005 本发明的目的在于提供一种液晶显示驱动电路，能够减小寄生电容带来的延时影 响，提高使用该电路的大尺寸液晶显示器的质量。 0006 为实现上述目的，本发明提供一种液晶显示驱动电路，包括：栅极驱动器、源极驱 动器、多条选通线及多条数据线，该多条选通线和数据线界定多个像素单元，每一像素单元 包括：一薄膜晶体管、一公共电极、一与薄膜晶体管电性连接的像素电极、一存储电容及一 计时开关，所述像素电极与薄膜晶体管电性连接，所述公共电极与像。
12、素电极形成一液晶电 容，所述存储电容与该液晶电容并联连接，所述薄膜晶体管包括：一栅极及一源极，所述栅 极通过计时开关电性连接至选通线，所述薄膜晶体管通过所述选通线及数据线分别与栅极 驱动器及源极驱动器电性连接。 0007 所述多条选通线与所述多条数据线以交叉方式排列，并在交叉点处通过所述薄膜 晶体管电性连接至所述像素单元。 0008 所述选通线包括一矩形选通信号，通过所述选通信号控制所述薄膜晶体管导通或 截止，该矩形选通信号包括：数个高电平及数个低电平，所述数个高电平及数个低电平错乱 排列，每一高电平包括：第一、第二时间段。 0009 所述计时开关在第一时间段内闭合，在第二时间段内断开。 00。
13、10 所述薄膜晶体管还包括一漏极，所述像素电极与所述漏极电性连接。 0011 所述薄膜晶体管的栅极与漏极因结构特性形成一寄生电容，所述寄生电容充满电 后放电至两端电压等于所述薄膜晶体管阈值电压时所需的放电时间为第三时间段。 0012 所述第二时间段等于所述第三时间段。 0013 所述计时开关包括：一电开关及一计时器，所述电开关包括第一、第二、第三引脚， 所述计时器一端与选通线电性连接，另一端与第二引脚电性连接，所述第一引脚与选通线 电性连接，所述第三引脚与薄膜晶体管的栅极电性连接。 0014 所述计时器触发该电开关断开或闭合。 0015 本发明的有益效果：本发明液晶显示驱动电路，通过在薄膜晶体。
14、管的栅极上串联 一个具有开关功能的计时开关，在高电平时提前断开栅极信号，并利用寄生电容放电完成 驱动，从而减小因寄生电容放电电压带来的栅极导通延时的影响，避免了本该截止的薄膜 晶体管却异常导通的情况发生，进一步提高薄膜晶体管控制的精度，避免了液晶分子异常 偏转带来的透射率的改变和对比度异常的现象，提高使用该电路的大尺寸液晶显示器的质 量。 0016 为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细 说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。 附图说明 0017 下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案 及其它有益效果显。
15、而易见。 0018 附图中， 0019 图1为TFT阵列基板的驱动电路结构示意图； 0020 图2为像素单元的驱动电路等效连接示意图； 说 明 书CN 102879968 A 3/4页 5 0021 图3为寄生电容带来的选通驱动电压波形； 0022 图4为本发明液晶显示驱动电路应用于TFT阵列基板的电路结构示意图； 0023 图5为本发明液晶显示驱动电路中像素单元中驱动电路连接示意图； 0024 图6为本发明液晶显示驱动电路中薄膜晶体管的栅极上驱动电压的波形图。 具体实施方式 0025 为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施 例及其附图进行详细描述。 0026 。
16、请参阅图4至6，本发明提供一种液晶显示驱动电路，包括：栅极驱动器10、源极驱 动器20、多条选通线G(j)及多条数据线S(i)，该多条选通线G(j)和数据线S(i)界定多个 像素单元P(i，j)，每一像素单元P(i，j)包括：一薄膜晶体管T(i，j)、一公共电极40、一与 薄膜晶体管T(i，j)电性连接的像素电极30、一存储电容Cs及一计时开关Z，所述像素电极 30与薄膜晶体管T(i，j)电性连接，所述公共电极40与像素电极30形成一液晶电容C1c， 所述栅极驱动器10及源极驱动器20通过薄膜晶体管T(i，j)在液晶电容C1c上形成驱动 电压，驱动液晶分子旋转，显示图形。所述存储电容Cs与该液。
17、晶电容C1c并联连接，所述薄 膜晶体管T(i，j)包括：一栅极g及一源极s，所述栅极g通过计时开关Z电性连接至选通 线G(j)，所述薄膜晶体管T(i，j)通过所述选通线G(j)及数据线S(i)分别与栅极驱动器 10及源极驱动器20电性连接。 0027 所述多条数据线S(1)，S(2)S(i)构成一数据总线结构S，所述多条栅极线 G(1)，G(2)G(j)构成一选通总线结构G，所述多条选通线G(j)与所述多条数据线S(i) 以交叉方式排列，并在交叉点处通过所述薄膜晶体管T(i，j)电性连接至所述像素单元 P(i，j)。 0028 所述选通线G(j)包括一矩形选通信号Vg(j)，通过所述选通信号控。
18、制所述薄膜晶 体管T(i，j)导通或截止，该矩形选通信号Vg(j)包括：数个高电平及数个低电平，所述薄 膜晶体管T(i，j)在该数个高电平控制下导通，在该数个低电平控制下截止。在本较佳实 施例中，数个高电平优选为相位大小相等，且所述数个高电平及数个低电平错乱排列，每一 高电平包括：第一、第二时间段T1、T2，所述第二时间段T2根据薄膜晶体管T(i，j)的栅极 g与漏极d因结构特性形成的寄生电容Cgd的放电时间确定，所述第一时间段T1由矩形选 通信号Vg(j)高电平持续的时间T0减去第二时间段T2得到。所述计时开关Z在第一时间 段T1内闭合，在第二时间段T2内断开。所述薄膜晶体管T(i，j)在选。
19、通线G(j)上的矩形 选通信号Vg(j)为低电平时，计时开关Z可闭合，也可以断开，在本较佳实施例中，优选为断 开状态，在一定程度上降低控制电路的复杂程度。 0029 所述计时开关Z包括：一电开关K及一计时器50，所述电开关K包括第一、第二、 第三引脚1、2、3，所述计时器50一端与选通线G(j)电性连接，另一端与第二引脚2电性连 接，所述第一引脚1与选通线G(j)电性连接，所述第三引脚3与薄膜晶体管T(i，j)的栅 极g电性连接。所述计时器50内储存有第一时间段T1，当选通线G(j)上的矩形选通信号 Vg(j)由低电平转为高电平时，触发计时器50开始计时，并触发所述电开关K，使其闭合，当 计时。
20、器50计时到第一时间段T1结束时刻，触发该电开关K，使其断开，并保持断开状态至下 一个选通线G(j)上的矩形选通信号Vg(j)由低电平转为高电平的到来，即当选通线G(j) 说 明 书CN 102879968 A 4/4页 6 上的矩形选通信号Vg(j)由高电平转为低电平时，所述计时器50及电开关K均不响应，即 计时器50不计时，电开关K保持断开状态。 0030 所述薄膜晶体管T(i，j)还包括一漏极d，所述像素电极30与所述漏极d电性连 接。所述薄膜晶体管T(i，j)的栅极g与漏极d因结构特性形成一寄生电容Cgd，所述寄生电 容Cgd充电后放电至两端电压等于所述薄膜晶体管T(i，j)阈值电压V。
21、T时所需的放电时间 为第三时间段t。所述第三时间段t等于所述第二时间段T2。请参阅图1至3，所述第二/ 第三时间段T2/t的确定可根据以下实验测量确定：在现有液晶显示驱动中，在数据线S(i) 上持续加入高电平（即进行写操作），并在选通线G(j)上加入高电平，薄膜晶体管T(i，j) 导通后，断开选通线G(j)，并同时开始计时，检测薄膜晶体管T(i，j)的漏极d上的电压，当 漏极g上的电压为零时，则停止计时，并记录时间，所记录到的时间则为该像素单元P(i， j)中薄膜晶体管T(i，j)的寄生电容放电至薄膜晶体管T(i，j)阈值电压VT时所需的 时间t1，即第二/第三时间段确定为t1。其它像素单元亦。
22、根据该方法测量确定其中薄 膜晶体管中寄生电容Cgd的放电至薄膜晶体管阈值电压VT时所需的时间t，各像素单元 中的计时器触发电开关K，其断开的时间根据上述测量时间值t确定。 0031 如图6所示，通过计时开关Z中的计时器50提前断开薄膜晶体管T(i，j)上栅极 g的高电平驱动电压，并利用薄膜晶体管T(i，j)的栅极g与漏极d因结构特性而产生的寄 生电容Cgd放电进行驱动液晶分子偏转，避免因寄生电容Cgd的放电电压带来薄膜晶体管 T(i，j)导通延时的现象，这样即使液晶显示器尺寸做得更大，也可以保证薄膜晶体管T(i， j)的控制精度，保证显示质量。 0032 综上所述，本发明液晶显示驱动电路，通过。
23、在薄膜晶体管的栅极上串联一个具有 开关功能的计时开关，在高电平时提前断开栅极信号，并利用寄生电容放电完成驱动，从而 减小因寄生电容放电电压带来的栅极导通延时的影响，避免了本该截止的薄膜晶体管却异 常导通的情况发生，进一步提高薄膜晶体管控制的精度，避免了液晶分子异常偏转带来的 透射率的改变和对比度异常的现象，提高使用该电路的大尺寸液晶显示器的质量。 0033 以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术 构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的 保护范围。 说 明 书CN 102879968 A 1/6页 7 图1 说 明 书 附 图CN 102879968 A 2/6页 8 图2 说 明 书 附 图CN 102879968 A 3/6页 9 图3 说 明 书 附 图CN 102879968 A 4/6页 10 图4 说 明 书 附 图CN 102879968 A 10 5/6页 11 图5 说 明 书 附 图CN 102879968 A 11 6/6页 12 图6 说 明 书 附 图CN 102879968 A 12 。