一种基于可编程增益放大器的自动控制装置.pdf

本发明公开了一种基于可编程增益放大器的自动控制装置，包括可编程增益放大器、模数转换器和SPI接口；可编程增益放大器接收中频信号并进行放大，输出模拟中频信号给模数转换器，模数转换器对该放大后的模拟信号进行采样，输出八位数字信号给SPI接口，SPI接口将接收自模数转换器的数字信号传输给数字基带，同时接收数字基带反馈的七位PGA控制字信号并将其传输给可编程增益放大器。传统的自动增益控制大多是采用纯模拟电路完成，本发明采用了数模混合技术，在模拟电路中只保留了PGA，大大降低了模拟电路的设计难度。

权利要求书1.  一种基于可编程增益放大器的自动控制装置，包括可编程增益放大器、模数转换器和SPI接口；可编程增益放大器接收中频信号并进行放大，输出模拟中频信号给模数转换器，模数转换器对该放大后的模拟信号进行采样，输出八位数字信号给SPI接口，SPI接口将接收自模数转换器的数字信号传输给数字基带，同时接收数字基带反馈的七位PGA控制字信号并将其传输给可编程增益放大器。2.  根据权利要求1所述的一种基于可编程增益放大器的自动控制装置，所述的可编程增益放大器包括四个固定增益放大器、一个可变增益放大器和输出缓冲级；四个固定增益放大器分别为Amplifier1、Amplifier2、Amplifier3、Amplifier4，均采用吉尔伯特结构，可变增益放大器为Amplifier5，输出缓冲级为buffer电路，通过七位数字控制字来控制增益大小，前四位控制字控制放大器Amplifier1～4的工作与否，后三位控制字经过译码器后控制放大器Amplifier5的增益值；Amplifier1和Amplifier2两个正增益放大器为输入输出级联结构，并通过控制字对开关电路的控制，能够全部不工作、任意一个单独工作或两个个同时工作，提供不同的正增益；Amplifier4与上述两个放大器的级联结构并联，提供负增益，经由控制字对开关电路的控制，输入信号从Amplifier1～2或是Amplifier4中的一路通过；并联结构之后再按次序级联Amplifier3、Amplifier5和buffer电路。3.  根据权利要求2所述的一种基于可编程增益放大器的自动控制装置，所述的固定增益放大器包括偏置电路、放大电路、负载电路和负载偏置电路；偏置电路为晶体管M0，通过输入的直流电压Vbias来给放大回路提供直流工作电流，源极直接接地，栅极输入控制电压Vbias，漏极连接差分对第一晶体管M1和第二晶体管M2的源极，为其提供工作电流；放大电路包括三个差分对，第一个为第一晶体管M1和第二晶体管M2、第二个为第三晶体管M3和第四晶体管M4、第三个为第五晶体管M5和第六晶体管M6；这三个差分对组成标准的吉尔伯特电路，输入信号Vin+、Vin-由第一晶体管M1和第二晶体管M2的栅极进入，第一 晶体管M1和第二晶体管M2的源极连接在一起并与偏置晶体管M0的漏极相连，第一晶体管M1的漏极与差分对第三晶体管M3、第四晶体管M4的源极相连，第二晶体管M2的漏极与差分对第五晶体管M5、第六晶体管M6的源极相连，同时第三晶体管M3和第六晶体管M6的栅极、第四晶体管M4和第五晶体管M5的栅极分别连接在一起并由外部输入电压信号，第三晶体管M3和第五晶体管M5的漏极相连、第四晶体管M4和第六晶体管M6的漏极相连作为输出信号的两个端口；负载电路包括第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第一电阻R1和第二电阻R2，其中第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10组成有源负载；第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10的源极连接在一起与电源电压VDD相连；栅极连接在一起与负载偏置电路第十二晶体管M12、第十四晶体管M14的漏极相连；第七晶体管M7、第八晶体管M8的漏极与第三晶体管M3、第五晶体管M5的漏极以及第一电阻R1的一端相连作为输出信号的一端；第九晶体管M9、第十晶体管M10的漏极与第四晶体管M4、第六晶体管M6的漏极以及第二电阻R2的一端相连作为输出信号的另一端；第一电阻R1和第二电阻R2的另外一端连接在一起并给负载偏置电路中的第十一晶体管M11栅极提供电压。负载偏置电路包括偏置晶体管第十五晶体管M15、差分对晶体管第十一晶体管M11、第十二晶体管M12和有源负载晶体管第十三晶体管M13、第十四晶体管M14，负载偏置电路同时也是一个简单的差分放大电路，用以给电路的有源负载提供栅极电压；其中第十五晶体管M15的源极直接接地，栅极输入控制电压Vbias，漏极连接差分对第十一晶体管M11和第十二晶体管M12的源极，为其提供工作电流；第十一晶体管M11的栅极与的第一电阻R1和第二电阻R2连接，漏极与第十三晶体管M13的源极、栅极和第十四晶体管M14的栅极相连；第十二晶体管M12的栅极连接外部电压Vref，漏极与第十四晶体管M14的漏极相连，并连接第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10的栅极；第十三晶体管M13、第十四晶体管M14的源极连接在一起与电源电压VDD相连。4.  根据权利要求2所述的一种基于可编程增益放大器的自动控制装置，所述的可变增益放大器包括差动放大电路和可变负载结构，差动放大电路由偏置电流镜电路第一晶体管M1、 第二晶体管M2和差分对第三晶体管M3、第四晶体管M4组成，第一晶体管M1和第二晶体管M2的栅极电压Vbias由外部输入，源极相连并且接地，漏极分别连接第三晶体管M3和第四晶体管M4的源极，以及第十三电阻R13的两端；第三晶体管M3和第四晶体管M4的栅极分别连接输入信号的两端，漏极连接可变负载；可变负载的主要结构是由十个通过逻辑开关控制导通与否的电阻阵，由第五、六、七、八晶体管M5、M6、M7、M8和第十一、十二电阻R11、R12组成的输出稳定模块，以及由第九～第十六晶体管M9～M16组成的有源负载；第一电阻R1、第三电阻R3、第五电阻R5、第七电阻R7、第九电阻R9直接级联，并且每级联一级都与一个开关电路并联；整个级联结构的一端连接第三晶体管M3的漏极、第九晶体管M9的漏极和第十一晶体管M11、第十二晶体管M12的栅极；级联结构的另一端连接第七晶体管M7的漏极、第十晶体管M10的漏极、第十一电阻R11，作为整个放大器输出的一个端口；第九晶体管M9与第十晶体管M10的栅极相连，由外部电压Vbias3控制，两者的源极分别与第十一晶体管M11和第十二晶体管M12的漏极相连；第十一晶体管M11和第十二晶体管M12的源极与电源电压VDD相连；第二电阻R2、第四电阻R4、第六电阻R6、第八电阻R8、第十电阻R10直接级联，并且每级联一级都与一个开关电路并联；整个级联结构的一端连接第四晶体管M4的漏极、第十四晶体管M14的漏极和第十五晶体管M15、第十六晶体管M16的栅极；级联结构的另一端连接第八晶体管M8的漏极、第十三晶体管M13的漏极、第十二电阻R12，作为整个放大器输出的另一个端口；第十三晶体管M13与第十四晶体管M14的栅极相连，由外部电压Vbias3控制，两者的源极分别与第十五晶体管M15和第十六晶体管M16的漏极相连；第十五晶体管M15和第十六晶体管M16的源极与电源电压VDD相连；第五晶体管M5和第六晶体管M6的源极直接接地，栅极相连并与第十一电阻R11和第十二电阻R12的一端连接，漏极分别连接第七晶体管M7和第八晶体管M8的源极；第七晶体管M7和第八晶体管M8的栅极连接外部控制电压Vbias2，漏极即为整个放大器的输出端。5.  根据权利要求1所述的一种基于可编程增益放大器的自动控制装置，所述的模数转换器为高速8位模数转换器ADC，SPI接口负载数模双向通信，将经过模数转换器采样后的信号传递给数字基带，数字基带完成积分计算，判断采样信号的功率并计算产生可编程增益放大器的控制字，之后SPI将控制字反向传递给可编程增益放大器。6.  根据权利要求1所述的一种基于可编程增益放大器的自动控制装置，所述的模数转换器ADC的采样信号经过SPI接口进入数字基带，此采样信号为当前PGA的实际输出信号功率A；在数字基带内部第一寄存器存储系统稳定工作时PGA应当输出的功率B，两信号经减法器运算，得出理论输出功率与实际输出功率的差值，亦即PGA的增益应当变化值C＝B-A；此增益改变量与之前的由第二寄存器存储增益值D经加法器运算，即得到此时的理论增益值E＝D+C，理论增益值E一路经过译码器后转码为PGA的控制字信号经由SPI接口输出给PGA以调节增益，另一路则由第二寄存器存储，作为下一次判别的增益值D。

说明书一种基于可编程增益放大器的自动控制装置
技术领域
本发明涉及一种基于可编程增益放大器用于接收机系统的自动增益控制方法，属于深亚微米RF CMOS集成电路技术领域。
背景技术
导航接收机由射频前端和数字基带两部分组成。射频前端将天线接收到的信号进行放大，混频，滤波和模数转换，完成射频信号到基带信号的转换。其中自动增益控制(Automatic Gain Control)模块位于射频前端的最末级，它需要通过准确调节放大器增益以维持在不同强弱输入信号情况下输出幅度的恒定，同时需要提供尽量大的增益变化范围以保证接收机有足够大的动态范围来处理不同强度的信号。
目前主要的AGC模块结构主要有以下几种：
第一是采用纯粹的模拟电路完成的前馈型AGC，其功能主要由功率检测电路(即接收信号强度指示电路，Received Signal Strength Indicator)和可变增益放大器(Variable Gain Amplifier)完成。中频信号同时输入给RSSI和VGA两者，其中RSSI通过检测中频信号的功率大小给出VGA的增益控制信号，来调节回路的增益大小以维持恒定的输出功率。VGA的输出信号即为整个AGC模块的输出，经过模数转换器(Analog to Digital Converter)后提供给数字基带。前馈型AGC由于采用了开环结构，因此具有建立时间迅速的优点，但是不可避免的具有开环电路稳定性差的缺点。
第二是反馈型模拟闭环AGC，主要功能电路除RSSI和VGA外还有环路滤波器。与前馈型的主要区别在于RSSI检测的不再是VGA的输入信号而是其输出信号强度，并与一参考电平比较，两者的误差电压通过环路滤波器后产生一控制电平用以控制可变增益放大器的增益。反馈型AGC具有鲁棒性强，精度高，以及低频噪声更低的优点。然而，由于环路带宽远远低于信号带宽，所以其建立时间比较长。
第三则是利用数字信号来控制变增益放大器的增益，除了起放大作用的可编程增益放大器(Programmable Gain Amplifier)外，其他模块都在数字领域实现。PGA的输出信号经过模数转换器变换为数字信号，在数字域(基带)对信号强弱进行判断，并给出数字增益控制字来控制PGA的增益。采用数模混合形式的AGC，可以做到精确控制电路的增益，而且减小了模拟电路设计的难度。但由于在数字域判断信号强弱的过程一般要经历多个时钟才能完成，使得数模混合闭环AGC的建立时间较长。
AGC回路最主要的两点要求一是恒定的输出信号功率，一是尽量大的动态范围；另外由于导航接收机对解算时间的严格要求，使得建立稳定输出的时间长短也成为其中AGC的一个重要指标。前面提到的几种常规AGC设计方法不同程度的在这三个主要要求上存在缺陷。如何设计一个能应用于导航接收机的AGC回路，在保证大动态范围和恒定输出信号功率的情况下同时能够有尽量短的建立时间就成为研究的目标。
发明内容
本发明的目的是为了解决上述问题，提出一种基于可编程增益放大器用于接收机系统的自动增益控制方法，可应用于导航接收机和数字电视。主要包括可编程增益放大器、模数转换器、SPI(Serial Peripheral Interface)接口和基带处理器。可编程增益放大器采用多级级联模式，同时保证了输出功率稳定和大动态范围。模数转换器采用8位形式，结合基带的积分算法，能够迅速判断信号强弱，以达到尽量短的建立稳定输出时间。SPI接口负责将基带输出的控制信号迅速准确地传递给可编程增益放大器，控制其增益变化。
一种基于可编程增益放大器的自动控制装置，包括可编程增益放大器、模数转换器和SPI接口；
可编程增益放大器接收中频信号并进行放大，输出模拟中频信号给模数转换器，模数转换器对该放大后的模拟信号进行采样，输出八位数字信号给SPI接口，SPI接口将接收自模数转换器的数字信号传输给数字基带，同时接收数字基带反馈的七位PGA控制字信号并将其传输给可编程增益放大器。
本发明的优点在于：
(1)传统的自动增益控制大多是采用纯模拟电路完成，本发明采用了数模混合技术，在模拟电路中只保留了PGA，大大降低了模拟电路的设计难度；
(2)传统的自动增益控制环路受限于其可变增益放大器的性能，动态范围都不能达到很高，而本发明采用了特殊设计的多级放大器级联形式的PGA电路，使得整个AGC环路的动态范围显著提高；
(3)本发明采用了反馈形式的AGC环路，同时PGA电路的增益精确地受控于数字控制字，保证了AGC电路输出信号的功率稳定性；
(4)本发明采用了8位ADC采样的方法，使得数字基带的积分计算效率显著提高，同时采用多位控制字精准控制PGA增益，可以保证一次反馈即可使PGA输出达到恒定值，大大缩短了整个AGC建立稳定输出所用的时间；
(5)传统的自动增益控制电路在输出信号稳定性和建立稳定输出的迅速性上很难兼得，而本发明可以同时满足这两点要求，完成在尽量短的时间内建立稳定的输出信号；
(6)本发明便于集成，适合便携式可移动终端。
附图说明
图1为本发明一种基于可编程增益放大器用于接收机系统的自动增益控制方法的结构框图；
图2为本发明所用可编程增益放大器的结构框图；
图3为本发明所用可编程增益放大器中固定增益级的电路结构；
图4为本发明所用可编程增益放大器中可变增益级的电路结构；
图5为本发明所用数字基带的具体结构框图。
具体实施方式
下面将结合附图和实施例对本发明作进一步的详细说明。
本发明的一种基于可编程增益放大器的自动控制装置，如图1所示，包括可编程增益放大器1、模数转换器2和SPI接口3。
可编程增益放大器1接收中频信号并进行放大，输出模拟中频信号给模数转换器2，模数转换器2对该放大后的模拟信号进行采样，输出八位数字信号给SPI接口3，SPI接口3将接收自模数转换器2的数字信号传输给数字基带，同时接收数字基带反馈的七位PGA控制字信号并将其传输给可编程增益放大器1。
如图2所示，可编程增益放大器(Programmable Gain Amplifier，简称PGA)1包 括四个固定增益放大器(Amplifier1～4)、一个可变增益放大器(Amplifier5)和输出缓冲级(buffer)。
Amplifier1～4是吉尔伯特结构的固定增益放大器，其对应的增益分别为24dB、12dB、6dB和-12dB，是整个PGA的主要增益单元。
整个PGA由七位数字控制字来控制增益大小，前四位控制字控制放大器Amplifier1～4的工作与否，后三位控制字经过译码器后控制放大器Amplifier5的增益值。整个PGA的最高增益为24dB+12dB+6dB+5dB＝47dB，最低增益为-12dB，动态范围达到59dB。
其中，Amplifier1和Amplifier2两个正增益放大器为输入输出级联结构，并通过控制字对开关电路的控制，可以全部不工作、任意一个单独工作或两个个同时工作，提供不同的正增益。Amplifier4与上述两个放大器的级联结构并联，提供负增益，经由控制字对开关电路的控制，输入信号只会从Amplifier1～2或是Amplifier4中的一路通过。并联结构之后再按次序级联Amplifier3、Amplifier5和buffer电路。其中Amplifier3固定提供6db正增益，通过控制字对开关电路的控制，有工作与不工作两种状态，分别提供6db和0db增益。Amplifier5是以可编程负载为基础的可变增益放大器，可由控制字直接控制增益大小，在0-5dB之间以1dB步长变化，以完成增益微调功能。Buffer是输出缓冲级，用以提高整个PGA电路的带载能力并稳定输出信号功率，同时完成差分信号转换为单端信号的功能。
固定增益放大器(Amplifier1～4)的吉尔伯特主放大结构包括偏置电路、放大电路、负载电路和负载偏置电路，如图3所示。
偏置电路为晶体管M0，通过输入的直流电压Vbias来给放大回路提供直流工作电流，源极直接接地，栅极输入控制电压Vbias，漏极连接差分对第一晶体管M1和第二晶体管M2的源极，为其提供工作电流。
放大电路包括三个差分对，第一个为第一晶体管M1和第二晶体管M2、第二个为第三晶体管M3和第四晶体管M4、第三个为第五晶体管M5和第六晶体管M6。这三个差分对组成标准的吉尔伯特电路，输入信号Vin+、Vin-由第一晶体管M1和第二晶体管M2的栅极进入，第一晶体管M1和第二晶体管M2的源极连接在一起并与偏置晶体管M0的漏极相连，第一晶体管M1的漏极与差分对第三晶体管M3、第四晶体管M4的源极相连，第二晶体管M2的漏极与差 分对第五晶体管M5、第六晶体管M6的源极相连，同时第三晶体管M3和第六晶体管M6的栅极、第四晶体管M4和第五晶体管M5的栅极分别连接在一起并由外部输入电压信号，第三晶体管M3和第五晶体管M5的漏极相连、第四晶体管M4和第六晶体管M6的漏极相连作为输出信号的两个端口，通过这六个晶体管完成放大功能。
负载电路包括第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第一电阻R1和第二电阻R2，其中第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10组成有源负载，在放大电路中起到了确定增益的作用。第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10的源极连接在一起与电源电压VDD相连；栅极连接在一起与负载偏置电路第十二晶体管M12、第十四晶体管M14的漏极相连。第七晶体管M7、第八晶体管M8的漏极与第三晶体管M3、第五晶体管M5的漏极以及第一电阻R1的一端相连作为输出信号的一端；第九晶体管M9、第十晶体管M10的漏极与第四晶体管M4、第六晶体管M6的漏极以及第二电阻R2的一端相连作为输出信号的另一端。第一电阻R1和第二电阻R2的另外一端连接在一起并给负载偏置电路中的第十一晶体管M11栅极提供电压。
负载偏置电路包括偏置晶体管第十五晶体管M15、差分对晶体管第十一晶体管M11、第十二晶体管M12和有源负载晶体管第十三晶体管M13、第十四晶体管M14，负载偏置电路同时也是一个简单的差分放大电路，用以给电路的有源负载提供栅极电压。其中第十五晶体管M15的源极直接接地，栅极输入控制电压Vbias，漏极连接差分对第十一晶体管M11和第十二晶体管M12的源极，为其提供工作电流。第十一晶体管M11的栅极与的第一电阻R1和第二电阻R2连接，漏极与第十三晶体管M13的源极、栅极和第十四晶体管M14的栅极相连。第十二晶体管M12的栅极连接外部电压Vref，漏极与第十四晶体管M14的漏极相连，并连接第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10的栅极。第十三晶体管M13、第十四晶体管M14的源极连接在一起与电源电压VDD相连。
如图4所示，可变增益放大器(Amplifier5)是以可编程负载为基础的放大电路，由差动放大电路和可变负载结构组成。差动放大电路由偏置电流镜电路第一晶体管M1、第二晶体管M2和差分对第三晶体管M3、第四晶体管M4组成，第一晶体管M1和第二晶体管M2的栅极电压Vbias由外部输入，源极相连并且接地，漏极分别连接第三晶体管M3和第四晶体管M4的 源极，以及第十三电阻R13的两端。第三晶体管M3和第四晶体管M4的栅极分别连接输入信号的两端，漏极连接可变负载。可变负载的主要结构是由十个通过逻辑开关控制导通与否的电阻阵(第一～第十电阻R1～R10)，由第五、六、七、八晶体管M5、M6、M7、M8和第十一、十二电阻R11、R12组成的输出稳定模块，以及由第九～第十六晶体管M9～M16组成的有源负载。第一电阻R1、第三电阻R3、第五电阻R5、第七电阻R7、第九电阻R9直接级联，并且每级联一级都与一个开关电路并联。整个级联结构的一端(第一电阻R1的一端)连接第三晶体管M3的漏极、第九晶体管M9的漏极和第十一晶体管M11、第十二晶体管M12的栅极；级联结构的另一端(第九电阻R9的一端)连接第七晶体管M7的漏极、第十晶体管M10的漏极、第十一电阻R11，作为整个放大器输出的一个端口。第九晶体管M9与第十晶体管M10的栅极相连，由外部电压Vbias3控制，两者的源极分别与第十一晶体管M11和第十二晶体管M12的漏极相连。第十一晶体管M11和第十二晶体管M12的源极与电源电压VDD相连。第二电阻R2、第四电阻R4、第六电阻R6、第八电阻R8、第十电阻R10直接级联，并且每级联一级都与一个开关电路并联。整个级联结构的一端(第二电阻R2的一端)连接第四晶体管M4的漏极、第十四晶体管M14的漏极和第十五晶体管M15、第十六晶体管M16的栅极；级联结构的另一端(第十电阻R10的一端)连接第八晶体管M8的漏极、第十三晶体管M13的漏极、第十二电阻R12，作为整个放大器输出的另一个端口。第十三晶体管M13与第十四晶体管M14的栅极相连，由外部电压Vbias3控制，两者的源极分别与第十五晶体管M15和第十六晶体管M16的漏极相连。第十五晶体管M15和第十六晶体管M16的源极与电源电压VDD相连。第五晶体管M5和第六晶体管M6的源极直接接地，栅极相连并与第十一电阻R11和第十二电阻R12的一端连接，漏极分别连接第七晶体管M7和第八晶体管M8的源极。第七晶体管M7和第八晶体管M8的栅极连接外部控制电压Vbias2，漏极即为整个放大器的输出端。数字控制字的后三位经过译码器后控制电阻阵列各个开关的开合，从而决定放大器负载的大小并最终控制放大器的增益在0～5dB之间以1dB步长变化。
如图2所示，可编程增益放大器的输入信号经过Amplifier1～2或Amplifier4两路中的一路后，再经过Amplifier3和Amplifier5的放大，最终由buffer稳定后输出。
所述可编程增益放大器1的增益和输出信号功率能够足够稳定，在控制字信号不变的情 况下维持增益和输出信号恒定。
模数转换器2为高速8位模数转换器(Analog to Digital Converter，ADC)，所述SPI接口3负载数模双向通信，将经过模数转换器采样后的信号传递给数字基带4，数字基带完成积分计算，判断采样信号的功率并计算产生可编程增益放大器的控制字，之后SPI将控制字反向传递给可编程增益放大器。
如图5所示，ADC的采样信号经过SPI接口3进入数字基带，此采样信号为当前PGA的实际输出信号功率A。在数字基带内部第一寄存器存储系统稳定工作时PGA应当输出的功率B，两信号经减法器运算，得出理论输出功率与实际输出功率的差值，亦即PGA的增益应当变化值C＝B-A。此增益改变量与之前的增益值D(由第二寄存器存储)经加法器运算，即得到此时的理论增益值E＝D+C，理论增益值E一路经过译码器后转码为PGA的控制字信号经由SPI接口输出给PGA以调节增益，另一路则由第二寄存器存储，作为下一次判别的增益值D。本发明算法的特点是可以在一个计算周期内给出相应的PGA控制字，不需要反复循环计算，节省了锁定时间。
本发明公开了一种基于可编程增益放大器用于接收机系统的自动增益控制方法，可以同时实现大动态范围、高输出稳定性和短建立稳定时间。并且电路设计简单，可广泛应用于导航接收机。