半导体器件及其制作方法.pdf

本发明提供一种半导体器件及其制作方法，所述半导体器件的制作方法至少包括：提供硅衬底，所述硅衬底包括第一表面和与之相对的第二表面；在所述硅衬底的所述第一表面上形成三五族化合物层；在所述三五族化合物层中制备三五族化合物器件；对所述硅衬底的第二表面进行刻蚀工艺，以在所述硅衬底中形成暴露出所述三五族化合物层的沟槽，且所述沟槽位于所述三五族化合物器件的下方；利用离子注入工艺对所述沟槽底部暴露出的所述三五族化合物层注入强电负性离子；在所述沟槽底部和内壁形成钝化层。本发明的技术方案提供的半导体器件获得较高的击穿电压，实现了基于硅衬底的三五族化合物器件的生产。

权利要求书1.  一种半导体器件的制作方法，其特征在于，所述半导体器件的制作方法至少包括： 提供硅衬底，所述硅衬底包括第一表面和与之相对的第二表面； 在所述硅衬底的所述第一表面上形成三五族化合物层； 在所述三五族化合物层中制备三五族化合物器件； 对所述硅衬底的第二表面进行刻蚀工艺，以在所述硅衬底中形成暴露出所述三五族 化合物层的沟槽，且所述沟槽位于所述三五族化合物器件的下方； 利用离子注入工艺对所述沟槽底部暴露出的所述三五族化合物层注入强电负性离 子； 在所述沟槽底部和内壁形成钝化层。 2.  根据权利要求1所述的半导体器件的制作方法，其特征在于：所述沟槽仅暴露所述三五 族化合物层中所述三五族化合物器件所在的区域。 3.  根据权利要求1所述的半导体器件的制作方法，其特征在于：所述离子注入工艺中注入 离子的元素为O或F，注入剂量为1e18cm-3～1e20cm-3，注入能量大于等于50keV。 4.  根据权利要求1所述的半导体器件的制作方法，其特征在于：在所述硅衬底的所述第一 表面上形成三五族化合物层的步骤包括： 利用沉积工艺在所述硅衬底上形成GaN层； 利用沉积工艺在所述GaN层上形成AlGaN层或利用沉积工艺在所述GaN层上形成InAlN 层。 5.  根据权利要求1所述的半导体器件的制作方法，其特征在于：在所述沟槽底部和内壁形 成钝化层的步骤之后还包括：在所述钝化层上形成高热导性介质层将所述沟槽填满。 6.  根据权利要求1所述的半导体器件的制作方法，其特征在于：在所述三五族化合物层中 制备半导体器件的步骤之后，在对所述硅衬底的第二表面进行刻蚀工艺的步骤之前，还 包括在所述半导体器件上形成金属场板的步骤。 7.  一种半导体器件，其特征在于，所述半导体器件至少包括： 硅衬底，包括第一表面和与之相对的第二表面； 三五族化合物层，位于所述硅衬底的第一表面上，包括形成于其中的三五族化合物器 件； 其中，所述硅衬底中还形成有沟槽，所述沟槽位于所述三五族化合物器件的下方，且暴 露出所述三五族化合物层，所述沟槽暴露出的三五族化合物层的表层中形成有强电负性离 子； 所述沟槽的底部和内壁形成有钝化层。 8.  根据权利要求7所述的半导体器件，其特征在于：所述沟槽仅暴露所述三五族化合物器 件所在三五族化合物层的区域。 9.  根据权利要求7所述的半导体器件，其特征在于：所述三五族化合物层包括： 位于所述硅衬底上的GaN层； 位于所述GaN层上的AlGaN层或位于所述GaN层上的InAlN层。 10.  根据权利要求7所述的半导体器件，其特征在于：所述三五族化合物器件为异质结场效 应管和肖特基二极管。 11.  根据权利要求7所述的半导体器件，其特征在于：在所述沟槽中，所述钝化层上还形成 有高热导性介质层，所述高热导性介质层填满所述沟槽。 12.  根据权利要求7所述的半导体器件，其特征在于：强电负性离子注入层的深度为 200nm。

说明书半导体器件及其制作方法
技术领域
本发明涉及一种半导体技术，特别是涉及一种半导体器件及其制作方法。
背景技术
一般的，传统技术中的异质结场效应晶体管（HEMT）如图1所示，包括形成在硅衬底100 上的第一半导体层200、第二半导体层400、源极320、漏极310和栅极330。所述第一半导 体层200和所述第二半导体层400构成异质结，所述异质结界面处存在二维电子气。所述源 极310、漏极320和栅极330为金属，所述源极310、漏极320位于所述第二半导体层400两 端，并与所述第一半导体层200构成欧姆接触，所述栅极330位于所述第二半导体层400 上，与所述第二半导体层400构成肖特基接触。异质结场效应晶体管工作时，通过控制栅极 330下的肖特基势垒来控制所述二维电子气的浓度，从而实现对电流的控制。所述第一半导 体层200和所述所述第二半导体层400为三五族化合物半导体层。一般的，第一半导体层200 为GaN，所述第二半导体层400为AlGaN，两者构成AlGaN/GaN异质结。
由于直接生产三五族化合物半导体衬底很困难，目前基于三五族化合物半导体的电子功 率器件的制作工艺中，一般采用将氮化镓外延层生长在衬底基片上，再在所述氮化镓外延层 上制作电子器件的方式。这些衬底基片的材质有Si、SiC、蓝宝石（Sapphire）或GaN（Bulk  GaN，体GaN）等。
其中，由于氮化镓生长在硅衬底具有大尺寸，低成本等优势，特别适用于功率电子器件 应用。然而，相较于SiC、蓝宝石（Sapphire）或GaN（Bulk GaN，体GaN），硅衬底特别是 低阻硅衬底具有电阻率低、漏电高的特点。故当氮化镓外延层生长在硅衬底上时，在其上制 备的异质结场效应晶体管（HEMT），肖特基二极管（SBD）等横向器件会因流过硅衬底的纵向 漏电而不能具有很高的击穿电压。因而，目前超高压（>2000V）氮化镓功率电子器件的制 作方式主要集中在将GaN外延层生长在SiC衬底或将GaN生长在蓝宝石衬底上的方式，还没 有将GaN外延层生长在Si衬底上应用，限制了氮化镓功率电子器件的推广。
为了解决这个问题，美国HRL实验室提出了背面电极的方法，如图2所示。在此器件漂 移区下的硅衬底被刻穿，并在背面刻穿的区域淀积背面金属电极连接至源极，物理上隔绝了 硅衬底漏电的通道。然而，此背面电极同时也引入了从背面电极到漏极的纵向漏电通道，客 观上导电良好的背面电极代替了半导电的硅衬底，其器件的击穿电压本质上并不能高于普通 的将器件形成在Si衬底上GaN外延层中的器件的纵向击穿电压。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件的制作方法，用 于解决现有技术中还没有将三五族化合物器件制作在基于硅衬底的三五族化合物层中的问 题。
为实现上述目的及其他相关目的，本发明提供一种半导体器件的制作方法，所述半导体 器件的制作方法至少包括：
提供硅衬底，所述硅衬底包括第一表面和与之相对的第二表面；
在所述硅衬底的所述第一表面上形成三五族化合物层；
在所述三五族化合物层中制备三五族化合物器件；
对所述硅衬底的第二表面进行刻蚀工艺，以在所述硅衬底中形成暴露出所述三五族化合 物层的沟槽，且所述沟槽位于所述三五族化合物器件的下方；
利用离子注入工艺对所述沟槽底部暴露出的所述三五族化合物层注入强电负性离子；
在所述沟槽底部和内壁形成钝化层。
优选的，所述沟槽仅暴露所述三五族化合物层中所述三五族化合物器件所在的区域。
优选的，所述离子注入工艺中注入离子的元素为O或F，注入剂量为1e18cm-3～1e20cm-3， 注入能量大于等于50keV。
优选的，所述在所述硅衬底的所述第一表面上形成三五族化合物层的步骤包括：
利用沉积工艺在所述硅衬底上形成GaN层；
利用沉积工艺在所述GaN层上形成AlGaN层或利用沉积工艺在所述GaN层上形成InAlN 层。
优选的，所述在所述沟槽底部和内壁形成钝化层的步骤之后还包括：在所述钝化层上形 成高热导性介质层至将所述沟槽填满。
优选的，所述在所述三五族化合物层中制备半导体器件的步骤之后，在对所述硅衬底的 第二表面进行刻蚀工艺的步骤之前，还包括在所述半导体器件上形成金属场板的步骤。
相应的，本发明的技术方案还提供了一种半导体器件，所述半导体器件至少包括：
硅衬底，包括第一表面和与之相对的第二表面；
三五族化合物层，位于所述硅衬底的第一表面上，包括形成于其中的三五族化合物器 件；
其中，所述硅衬底中还形成有沟槽，所述沟槽位于所述三五族化合物器件的下方，且暴 露出所述三五族化合物层，所述沟槽暴露出的三五族化合物层的表层中形成有强电负性离 子；所述沟槽的底部和内壁形成有钝化层。
优选的，所述沟槽仅暴露所述三五族化合物器件所在三五族化合物层的区域。
优选的，所述三五族化合物层的步骤包括：
位于所述硅衬底上的GaN层；
位于所述GaN层上的AlGaN层或位于所述GaN层上的InAlN层。
优选的，所述三五族化合物器件为异质结场效应管和肖特基二极管。
优选的，在所述沟槽中，所述钝化层上还形成有高热导性介质层，所述高热导性介质层 填满所述沟槽。
优选的，强电负性离子注入层的深度为200nm。
如上所述，本发明的半导体器件的制作方法，具有以下有益效果：
通过对所述硅衬底的第二表面进行刻蚀工艺暴露出所述三五族化合物层，再利用离子注 入工艺对所述沟槽底部暴露出的所述三五族化合物层注入强电负性离子，使得这些离子会给 GaN背面引入固定的负电荷，从而补偿掉氮化镓自发激化的影响，形成一层高电子势垒的背 面隔离层。这样能有效隔绝流过GaN背面的纵向漏电，从而获得高的击穿电压。
附图说明
图1显示为传统技术中的异质结场效应晶体管的结构示意图。
图2显示为传统技术中的在硅衬底上的异质结场效应晶体管形成背面电极的示意图。
图3显示为本发明的技术方案中提供的半导体器件的制作方法的流程图。
图4至图13显示为实施例一中提供的形成场效应晶体管的示意图。
图14至图23显示为实施例二中提供的形成肖特基二极管的示意图。
图24至图28显示为对本发明的技术方案中提供的半导体器件进行器件性能对比的模拟 示意图。
元件标号说明
100                        硅衬底
200                        第一半导体层
201                        二维电子气
310                        漏极
320                        源极
330                        栅极
400                        第二半导体层
11                         AlGaN层
12                         GaN层
13                         硅衬底
14                         源极
15                         漏极
16                         栅介质层
17                         栅电极层
18                         第一钝化层
19                         金属场板
20                         强电负性离子层
21                         第二钝化层
22                         高热导性绝缘层
24                         负电极
27                         正电极
S10～S70                   步骤
具体实施方式
为了便于说明，先对本说明书涉及到的词汇进行诠释。本说明书中，相关词汇的含义以 此处诠释为准。
三五族化合物半导体：为三族元素和五族元素组合成的化合物的半导体。如Ga、In、 Al等属于三族元素；As、N等属于五族元素。比如GaN、AlN、InN、GaAs、AlAs等都属于三 五族化合物半导体。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露 的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加 以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精 神下进行各种修饰或改变。
请参阅图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本 构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸 绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也 可能更为复杂。
本实施例中提供的所述半导体器件的制作方法至少包括：
首先，执行步骤S10：提供硅衬底，所述硅衬底包括第一表面和与之相对的第二表面；
接下来，执行步骤S20：在所述硅衬底的所述第一表面上形成三五族化合物层；
接下来，执行步骤S30：在所述三五族化合物层中制备三五族化合物器件；
接下来，执行步骤S40：对所述硅衬底的第二表面进行刻蚀工艺，以在所述硅衬底中形 成暴露出所述三五族化合物层的沟槽，且所述沟槽位于所述三五族化合物器件的下方；
接下来，执行步骤S50：利用离子注入工艺对所述沟槽底部暴露出的所述三五族化合物 层注入强电负性离子；
接下来，执行步骤S60：在所述沟槽底部和内壁形成钝化层。
接下来，执行步骤S70：在所述钝化层上形成高热导性介质层至将所述沟槽填满。
其中，在沟槽底部注入强电负性离子以后，会给三五族化合物层的下表面引入固定的负 电荷，从而补偿掉氮化镓自发激化的影响，形成一层高电子势垒的背面隔离层，有效隔绝流 过三五族化合物层的纵向漏电，从而本发明的技术方案中提供的半导体器件获得较高的击穿 电压，实现了基于硅衬底的三五族化合物器件的生产。
相应的，本发明的技术方案还提供了上述制作方法形成的半导体器件，所述半导体器件 至少包括：
硅衬底，包括第一表面和与之相对的第二表面；三五族化合物层，位于所述硅衬底的第 一表面上，包括形成于其中的三五族化合物器件；其中，所述硅衬底中还形成有沟槽，所述 沟槽位于所述三五族化合物器件的下方，且暴露出所述三五族化合物层，所述沟槽暴露出的 三五族化合物层的表层中形成有强电负性离子；所述沟槽的底部和内壁形成有钝化层。
具体的，以下以两个实施例来详细阐述本发明提供的技术方案的情况。
实施例一
本实施例中，以在所述三五族化合物层中形成三五族化合物的场效应晶体管（HEMT）为 例。
首先，结合图3所示，参考图4，提供硅衬底13，所述硅衬底13表面形成有三五族化合 物层。
所述硅衬底13包括位于第一表面和与之相对应的第二表面。所述第一表面为上表面。
所述三五族化合物层形成在所述硅衬底13的第一表面。本实施例中，所述三五族化合 物层包括AlGaN层11和GaN层12，两者构成AlGaN/GaN异质结。本领域技术人员能够了解 的是，AlGaN/GaN异质结是目前制作HEMT的最重要和最基本的材料体系。其中，由于三五族 化合物具有较大的压电系数（AlN和GaN的压电系数为8.9和8.5），同时，AlN和GaN之间 的晶格失配为2.5%，大的压电系数和晶格失配使得在GaN和AlGaN层之间有一个很强的压电 激化效应。另一方面，三五族化合物具有低对称的晶体结构，这使得在AlGaN层中还存在着 很强的自发激化效应。自发激化效应和压电激化效应是互相增强的，这使得AlGaN层中的激 化强度可达到MV/cm数量级。另外，由于AlGaN/GaN异质结构界面处大的导带不连续性，提 供一个很深的量子阱和很高浓度的2DEG，它比传统的AlGaAs/GaAs体系高出一个数量级。
在其它实施方式中，所述三五族化合物层还可以为其它的三五族化合物和三五族化合物 层的组合。比如GaN层和GaN层上的InAlN层。
所述三五族化合物层的形成方式为沉积。
接下来，结合图3所示，参考图5，利用刻蚀工艺在所述AlGaN层11和GaN层12中形 成开口。所述开口的位置为所述HEMT的源极和漏极的位置。
本实施例中，所述刻蚀工艺包括，在所述AlGaN层11上形成光刻胶层，经过曝光显影， 在所述光刻胶层上形成源极和漏极的光刻胶图形，然后利用具有源极和漏极的光刻胶图形的 光刻胶作为掩膜，采用Cl2/Ar作为刻蚀气体，进行感应耦合等离子体进行干法刻蚀，在所述 AlGaN层11和GaN层12中形成开口。
接下来，结合图3所示，参考图6，在所述开口中形成金属，以与所述GaN层12构成欧 姆接触，形成所述HEMT的源极14和漏极15。其中，所述金属一般为Ti、Al、Ni、Au等金 属或者金属组合物。
接下来，结合图3所示，参考图7，在所述源极14和漏极15之间的GaN层12上形成所 述HEMT的栅极。所述栅极包括栅介质层16和栅电极层17。所述栅极和GaN层12构成肖特 基接触。所述栅电极层17的材质为Ti、Au、Pd、Ni、Cr或Pt等金属或者金属组合物。栅介 质层16可为Al2O3，HfO2，SiN等。
接下来，结合图3所示，参考图8，在所述AlGaN层11和所述栅电极层17上形成第一 钝化层18，所述第一钝化层18的材质为氧化硅、硼磷硅玻璃、氮化硅等。形成方式可以为 沉积或者回流。所述第一钝化层18暴露出所述源极14和漏极15。第一钝化层18的作用为 保护AlGaN层表面，减少表面缺陷电荷。
接下来，结合图3所示，参考图9，形成所述HEMT的金属场板19。所述金属场板19包 括从源极14表面引出，跨过栅极覆盖在栅极与漏极15之间的第一钝化层18上。所述金属场 板19能够平整栅漏间电场分布的作用，结合所述第一钝化层18提高器件稳定性及耐压能 力。金属场板材质可为Ti、Al、Ni或Au等金属或者金属组合物。与硅器件中的金属场板原 理类似，所述金属场板可以将源极偏压引入到钝化层上方，以平整钝化层下方的导电沟道里 的电场分布，以提高器件的耐压。
接下来，结合图3所示，参考图10，对所述硅衬底12进行刻蚀工艺，以在所述硅衬底 12中形成暴露出所述三五族化合物层的沟槽，且所述沟槽位于源极14和漏极15之间区域的 正下方，大小以覆盖源极14和漏极15之间区域，但是不超过所述源极14和漏极15为宜。
所述沟槽若与源极14和漏极15之间区域错开或者面积太小，会减弱本实施例中提供的 HEMT最终的耐压能力，若所述沟槽若过大会影响晶片机械强度。位置以在器件有效区域正背 面为准，刻穿衬底材料暴露出GaN外延层来。刻蚀工艺可以采用干法或湿法刻蚀硅衬底。
接下来，结合图3所示，参考图11，利用离子注入工艺对所述沟槽底部暴露出的所述三 五族化合物层离子注入，形成强电负性离子层20；
所述离子注入工艺中注入离子的元素为O或F，注入剂量为1e18cm-3～1e20cm-3，注入能量 大于等于50keV。
这些氟或氧离子会给GaN背面引入固定的负电荷，从而补偿掉GaN自发激化的影响，形 成一层高电子势垒的背面隔离层。这样能有效隔绝流过GaN背面的纵向漏电，从而获得高的 击穿电压。
接下来，结合图3所示，参考图12，在所述沟槽底部和内壁形成第二钝化层21。所述第 二钝化层21的材质为氧化硅、硼磷硅玻璃、氮化硅等。形成方式可以为沉积或者回流。
接下来，结合图3所示，参考图13，在所述钝化层上形成高热导性介质层至将所述沟槽 填满，以提高器件的散热效果。所述高热导性绝缘层22为氧化铍。
相应的，本实施例还包括上述工艺过程形成的半导体器件（本说明书中命名为BIHEMT）， 至少包括：
硅衬底13，包括第一表面和与之相对的第二表面；
三五族化合物层12，位于所述硅衬底13的第一表面上，包括形成于其中的异质结场效 应管（HEMT）；其中，所述三五族化合物层12包括：位于所述硅衬底13上的GaN层；位于 所述GaN层上的AlGaN层或位于所述GaN层上的InAlN层。
其中，所述硅衬底13中还形成有沟槽，所述沟槽位于所述HEMT的下方，且暴露出所述 三五族化合物层12，所述沟槽暴露出的三五族化合物层12的表层中形成有强电负性离子层 20；所述沟槽的底部和内壁形成有钝化层21。所述强电负性离子注入层20的深度为200 nm。所述BIHEMT还包括形成在在所述AlGaN层11和GaN层12中的HEMT的源极14和漏极 15。
其中，所述沟槽仅暴露所述HEMT所在的三五族化合物层的区域。具体的，所述沟槽位于 源极14和漏极15之间区域的正下方，大小以覆盖源极14和漏极15之间区域，但是不超过 所述源极14和漏极15为宜。所述沟槽若与源极14和漏极15之间区域错开或者面积太小， 会减弱本实施例中提供的BIHEMT最终的耐压能力，若所述沟槽若过大会影响晶片机械强 度。位置以在器件有效区域正背面为准，刻穿衬底材料暴露出GaN外延层来。在所述沟槽 中，所述钝化层上还形成有高热导性介质层22，所述高热导性介质层22填满所述沟槽。所 述高热导性绝缘层22为氧化铍。
实施例二
本实施例中，以在所述三五族化合物层中形成肖特基二极管（SBD）为例。
首先，类似实施例一，结合图3所示，参考图14，提供硅衬底13，所述硅衬底13上形 成有三五族化合物层。所述三五族化合物层形成在所述硅衬底13的第一表面。本实施例 中，所述三五族化合物层包括AlGaN层11和GaN层12，在其它实施方式中，所述三五族化 合物层还可以为其它的三五族化合物和三五族化合物层的组合。比如GaN层和上GaN层上的 InAlN层。
接下来，类似实施例一，结合图3所示，参考图15，利用刻蚀工艺在所述AlGaN层11 和GaN层12中形成开口。所述开口的位置为所述SBD的电极。
接下来，类似实施例一，结合图3所示，参考图16，在所述开口中形成金属，以与所述 GaN层12构成欧姆接触，形成所述SBD的负电极24。
接下来，类似实施例一，结合图3所示，参考图17，在远离所述负电极24的一端的GaN 层12上形成金属，以与所述GaN层12构成肖特基接触，形成所述SBD的正电极27。
接下来，类似实施例一，结合图3所示，参考图18，在所述GaN层12上形成第一钝化 层18。所述第一钝化层18的两端还部分覆盖所述SBD的负电极24和正电极27。
接下来，类似实施例一，结合图3所示，参考图19，在所述第一钝化层18未覆盖到的 SBD的负电极24和靠近负电极24的GaN层上形成负电极24的金属场板19，以及在所述第一 钝化层18未覆盖到的SBD正电极27和靠近正电极27的GaN层上形成正电极27的金属场板 19。
接下来，类似实施例一，结合图3所示，参考图20，在对所述硅衬底12进行刻蚀工艺， 以在所述硅衬底12中形成暴露出所述三五族化合物层的沟槽，且所述沟槽位于负电极24和 正电极27之间区域的正下方，大小以覆盖负电极24和正电极27之间区域，但是不超过所述 负电极24和正电极27为宜。
类似实施例一，所述沟槽若与负电极24和正电极27之间区域错开或者面积太小，会减 弱本实施例中提供的SBD最终的耐压能力，若所述沟槽若过大会影响晶片机械强度。位置以 在器件有效区域正背面为准，刻穿衬底材料暴露出GaN外延层来。刻蚀工艺可以采用干法或 湿法刻蚀硅衬底。
接下来，类似实施例一，结合图3所示，参考图21，在利用离子注入工艺对所述沟槽底 部暴露出的所述三五族化合物层注入强电负性离子；
所述离子注入工艺中注入离子的元素为O或F，注入剂量为1e18cm-3～1e20cm-3，注入能量 大于等于50keV。
这些氟或氧离子会给GaN背面引入固定的负电荷，从而补偿掉GaN自发激化的影响，形 成一层高电子势垒的背面隔离层。这样能有效隔绝流过GaN背面的纵向漏电，从而获得高的 击穿电压。
接下来，类似实施例一，结合图3所示，参考图22，在所述沟槽底部和内壁形成第二钝 化层21。所述第二钝化层21的材质为氧化硅、硼磷硅玻璃、氮化硅等。形成方式可以为沉 积或者回流。
接下来，类似实施例一，结合图3所示，参考图23，在所述钝化层上形成高热导性介质 层至将所述沟槽填满，以提高器件的散热效果。所述高热导性绝缘层22为氧化铍。
相应的，继续参考图23所示，本实施例还包括上述工艺过程形成的半导体器件（本说明 书中命名为BISBD），至少包括：
硅衬底13，包括第一表面和与之相对的第二表面；
三五族化合物层12，位于所述硅衬底13的第一表面上，包括形成于其中的肖特基二极 管（SBD）；其中，所述三五族化合物层12包括：位于所述硅衬底13上的GaN层；位于所述 GaN层上的AlGaN层或位于所述GaN层上的InAlN层。所述肖特基二极管还包括形成在在所 述AlGaN层11和GaN层12中的所述SBD的正电极27和负电极24。
其中，所述硅衬底13中还形成有沟槽，所述沟槽位于所述SBD的下方，且暴露出所述三 五族化合物层12，所述沟槽暴露出的三五族化合物层12的表层中形成有强电负性离子层 20；所述沟槽的底部和内壁形成有钝化层21。所述强电负性离子注入层20的深度为200 nm。
其中，所述沟槽位于负电极24和正电极27之间区域的正下方，大小以覆盖负电极24和 正电极27之间区域，但是不超过所述负电极24和正电极27为宜。类似实施例一，所述沟槽 若与负电极24和正电极27之间区域错开或者面积太小，会减弱本实施例中提供的BISBD最 终的耐压能力，若所述沟槽若过大会影响晶片机械强度。位置以在器件有效区域正背面为 准，刻穿衬底材料暴露出GaN外延层来。
在所述沟槽中，所述钝化层上还形成有高热导性介质层22，所述高热导性介质层22填 满所述沟槽。所述高热导性绝缘层22为氧化铍。
另外，发明人为了验证BIHEMT和BISBD的器件性能，使用Synopsys Sentaurus TCAD软 件对背面刻蚀但不注入强电负性离子的器件和BIHEMT/BISBD进行了对比模拟，具体情况如 下：
1.模型结构
各层组成：
钝化层的材质为SiN，厚度为200nm；
GaN层包括GaN cap层和GaN buffer层，GaN cap层的厚度为4nm；GaN buffer层的 厚度为3μm。
AlGaN层厚度为20nm；
在GaN buffer层的背面，BIHEMT/BISBD具有200nm的强电负性离子注入层。
2．模拟结果
图24所示为进行背面刻蚀且注入强电负性离子BISBD的关断漏电特性（Off-state I-V） 示意图，图中，横坐标为二极管正负极偏压VA，单位为kV；纵坐标为二极管电流IA，单位 为A/mm。其中包括以下几种不同的情况的BISDB：沟道长度为10μm，模拟所得器件击穿电 压为1.4kV；沟道长度为20μm，模拟所得器件击穿电压为4.1kV；沟道长度为30μm，模拟 所得器件击穿电压为7.1kV；沟道长度为40μm，模拟所得器件击穿电压为9.9kV；沟道长度 为50μm，模拟所得器件击穿电压为12.8kV。
图25所示为进行背面刻蚀且注入强电负性离子BIHEMT的关断漏电特性（Off-state I-V） 示意图。其中包括以下几种不同的情况的BIHEMT：沟道长度为10μm，模拟所得器件击穿电 压为1.4kV；沟道长度为20μm，模拟所得器件击穿电压为4.2kV；沟道长度为30μm，模拟 所得器件击穿电压为7.1kV；沟道长度为40μm，模拟所得器件击穿电压为9.9kV；沟道长度 为50μm，模拟所得器件击穿电压为12.8kV。
图24和图25中可见，在进行了背面刻蚀和强电负性离子注入隔离以后，BISBD和 BIHEMT的击穿电压随沟道长度的增长而增大，不受GaN-on-Si晶片纵向击穿电压的限制（其 中，晶片纵向击穿电压由GaN buffer层厚度限制，此处为3μm）。在沟道长度为50微米 时，其击穿电压可以大于一万伏特。
图26所示为进行背面刻蚀后，注入强电负性离子和不注入强电负性离子BISBD的关断漏 电特性（Off-state I-V）的比较图。其中包括以下几种不同的情况的BISDB：沟道长度为10 μm，不注入强电负性离子注入，模拟所得器件击穿电压为800V；沟道长度为10μm，注入强 电负性离子，模拟所得器件击穿电压为1.4kV；沟道长度为50μm，不注入强电负性离子注 入，模拟所得器件击穿电压为800V是什么；沟道长度为50μm，注入强电负性离子，模拟所 得器件击穿电压为12.8kV。
图27所示为进行背面刻蚀后，注入强电负性离子和不注入强电负性离子BIHEMT的关断 漏电特性（Off-state I-V）的比较图。其中包括以下几种不同的情况的BISDB：沟道长度为 10μm，不注入强电负性离子注入，模拟所得器件击穿电压为800V；沟道长度为10μm，注入 强电负性离子，模拟所得器件击穿电压为1.4kV；沟道长度为50μm，不注入强电负性离子注 入，模拟所得器件击穿电压为800V；沟道长度为50μm，注入强电负性离子，模拟所得器件 击穿电压为12.8kV。
图26和图27中可见，若只是进行了背面刻蚀而不做强电负性离子注入隔离，不论是SBD 还是HEMT器件的击穿电压都会受到GaN-on-Si晶片纵向击穿的影响，不论沟道怎样增长，其 击穿电压都被限制在800V左右。
图28为进行背面刻蚀后，注入强电负性离子和不注入强电负性离子的GaN异质结的导带 图。在GaN-on-Si外延结构上，当做完背面刻蚀从而暴露了GaN buffer层以后，因为氮化镓 材料独有的自发激化特性，其在GaN buffer层背面会产生正的激化电荷，从而拉低GaN背面 的导带，形成一背面沟道。这样在器件工作时，此背面沟道会帮助流过纵向漏电，形成类似 于低阻硅衬底的效果。所以，只是做完背面刻蚀，即使是去掉了硅衬底，但因为氮化镓自发 激化的原因仍然不能隔绝掉纵向漏电，对器件击穿电压没有帮助。
但当在背面注入强电负性离子以后，这些离子会给GaN背面引入固定的负电荷，从而补 偿掉氮化镓自发激化的影响，形成一层高电子势垒的背面隔离层。这样能有效隔绝流过GaN 背面的纵向漏电，从而获得高的击穿电压。
综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡 所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等 效修饰或改变，仍应由本发明的权利要求所涵盖。