LDMOS及其制造方法.pdf

本发明提供了一种LDMOS及其制造方法，所述LDMOS为LDNMOS，该方法包括以下步骤：在基底上依次形成STI、P型阱、N-漂移区、栅极结构以及源极和漏极之后，该方法还包括：在形成栅极结构之后，在基底表面形成图案化的光阻胶层，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个N-漂移区进行预定深度的离子注入形成P反型离子漂浮区，所述P反型离子漂浮区位于N-漂移区中，与STI具有预定间隔。本发明还提供了一种LDMOS及其制造方法，所述LDMOS为LDPMOS。采用本发明能够提高击穿电压。

权利要求书1.  一种横向扩散金属氧化物半导体晶体管LDMOS的制造方法，所述LDMOS为LDNMOS，该方法包括以下步骤： A、在基底上形成LDNMOS区内用于隔离P型阱和N-漂移区的STI； B、在LDNMOS区进行离子注入形成P型阱； C、在所述P型阱内离子注入形成位于栅极结构两侧对称设置的N-漂移区； D、在N-漂移区之间的基底表面形成栅极结构； E、在N-漂移区中进行N+掺杂形成源极和漏极； 其特征在于，该方法还包括：在步骤D形成栅极结构之后，在基底表面形成图案化的光阻胶层，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个N-漂移区进行预定深度的离子注入形成P反型离子漂浮区，所述P反型离子漂浮区位于N-漂移区中，与STI具有预定间隔。 2.  如权利要求1所述的方法，其特征在于，所述在步骤D形成栅极结构之后，形成P反型离子漂浮区，包括：在步骤D和E之间，或者在步骤E之后，形成P反型离子漂浮区。 3.  如权利要求1所述的方法，其特征在于，所述P反型离子漂浮区为一整体部分，或者为多个隔离开的部分。 4.  如权利要求3所述的方法，其特征在于，所述P反型离子漂浮区的离子注入剂量为1013-1015原子每平方厘米。 5.  一种横向扩散金属氧化物半导体晶体管LDMOS，所述LDMOS为LDNMOS，包括基底表面的栅极结构，以及位于P型阱内，且在栅极结构两侧对称设置的N-漂移区，所述P型阱和N-漂移区之间设置有STI，所述N-漂移区中设置有源极和漏极；其特征在于，在所述对称设置的两个N-漂移区中设置具有预定深度的P反型离子漂浮区，所述P反型离子漂浮区与STI具有预定间隔。 6.  一种横向扩散P型金属氧化物半导体晶体管LDPMOS的制造方法，该 方法包括以下步骤： A、在基底上形成LDPMOS区内用于隔离N型阱和P-漂移区的STI； B、在LDPMOS区进行离子注入形成N型阱； C、在所述N型阱内离子注入形成位于栅极结构两侧对称设置的P-漂移区； D、在P-漂移区之间的基底表面形成栅极结构； E、在P-漂移区中进行P+掺杂形成源极和漏极； 其特征在于，该方法还包括：在步骤D形成栅极结构之后，在基底表面形成图案化的光阻胶层，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个P-漂移区进行预定深度的离子注入形成N反型离子漂浮区，所述N反型离子漂浮区位于P-漂移区中，与STI具有预定间隔。 7.  如权利要求6所述的方法，其特征在于，所述在步骤D形成栅极结构之后，形成N反型离子漂浮区，包括：在步骤D和E之间，或者在步骤E之后，形成N反型离子漂浮区。 8.  如权利要求6所述的方法，其特征在于，所述N反型离子漂浮区为一整体部分，或者为多个隔离开的部分。 9.  如权利要求8所述的方法，其特征在于，所述N反型离子漂浮区的离子注入剂量为1013-1015原子每平方厘米。 10.  一种横向扩散P型金属氧化物半导体晶体管LDPMOS，包括基底表面的栅极结构，以及位于N型阱内，且在栅极结构两侧对称设置的P-漂移区，所述N型阱和P-漂移区之间设置有STI，所述P-漂移区中设置有源极和漏极；其特征在于，在所述对称设置的两个P-漂移区中设置有N反型离子漂浮区，所述N反型离子漂浮区与STI具有预定间隔。 

说明书LDMOS及其制造方法
技术领域
本发明涉及半导体器件及其制造领域，尤其涉及一种LDMOS(横向扩散金属氧化物半导体晶体管)及其制造方法。
背景技术
横向扩散金属氧化物半导体晶体管（Laterally Diffused Metal Oxide semiconductor，LDMOS）主要应用于功率集成电路，例如面向移动电话基站的射频功率放大器，也可以应用于高频、特高频与超高频广播传输器以及微波雷达与导航系统等。LDMOS技术为新一代基站放大器带来较高的功率峰均比、更高增益与线性度，同时为多媒体服务带来更高的数据传输率。
现有横向扩散N型金属氧化物半导体晶体管（Laterally Diffused N type Metal Oxide semiconductor，LDNMOS）的结构如图1所示，LDNMOS具有基底1，在基底1表面依次形成栅氧化层2和多晶硅栅极3，栅氧化层2和多晶硅栅极3称为栅极结构。在基底1中形成P型阱8，P型阱8内具有在栅极结构两侧对称设置的N-漂移区4（N-Drift1和N-Drift2），P型阱8和N-漂移区4之间设置有浅沟槽隔离（Shallow Trench Isolation，STI）5，N-漂移区4中设置有源极6和漏极7。其中，P型阱8可通过诸如硼的任何P型元素的离子注入形成；N-漂移区4是通过类似砷元素的离子注入来形成；源极6和漏极7也是通过类似砷元素的离子注入来形成，只是两者离子注入浓度不同。
对于LDMOS，多用于高于50V的工作电压下，击穿电压（BV，Breakdown Voltage）是衡量器件性能的重要指标之一。现有一种提高LDNMOS击穿电压的方法是：扩大N-漂移区的面积，这样就会导致单位面积内器件数量减少。 因此，如何提高LDMOS的击穿电压是目前亟待解决的问题。
发明内容
本发明提供了一种LDMOS及其制造方法，本发明解决的技术问题是：如何提高击穿电压。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明提供了一种横向扩散N型金属氧化物半导体晶体管LDNMOS的制造方法，该方法包括以下步骤：
A、在基底上形成LDNMOS区内用于隔离P型阱和N-漂移区的STI；
B、在LDNMOS区进行离子注入形成P型阱；
C、在所述P型阱内离子注入形成位于栅极结构两侧对称设置的N-漂移区；
D、在N-漂移区之间的基底表面形成栅极结构；
E、在N-漂移区中进行N+掺杂形成源极和漏极；
该方法还包括：在步骤D形成栅极结构之后，在基底表面形成图案化的光阻胶层，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个N-漂移区进行预定深度的离子注入形成P反型离子漂浮区，所述P反型离子漂浮区位于N-漂移区中，与STI具有预定间隔。
所述在步骤D形成栅极结构之后，形成P反型离子漂浮区，包括：在步骤D和E之间，或者在步骤E之后，形成P反型离子漂浮区。
所述P反型离子漂浮区为一整体部分，或者为多个隔离开的部分。
所述P反型离子漂浮区的离子注入剂量为1013-1015原子每平方厘米。
本发明还提供了一种横向扩散N型金属氧化物半导体晶体管LDNMOS，包括基底表面的栅极结构，以及位于P型阱内，且在栅极结构两侧对称设置的N-漂移区，所述P型阱和N-漂移区之间设置有STI，所述N-漂移区中设置有源极和漏极；在所述对称设置的两个N-漂移区中设置具有预定深度的P反型离子漂浮区，所述P反型离子漂浮区与STI具有预定间隔。
本发明还提供了一种横向扩散P型金属氧化物半导体晶体管LDPMOS的制造方法，该方法包括以下步骤：
A、在基底上形成LDPMOS区内用于隔离N型阱和P-漂移区的STI；
B、在LDPMOS区进行离子注入形成N型阱；
C、在所述N型阱内离子注入形成位于栅极结构两侧对称设置的P-漂移区；
D、在P-漂移区之间的基底表面形成栅极结构；
E、在P-漂移区中进行P+掺杂形成源极和漏极；
该方法还包括：在步骤D形成栅极结构之后，在基底表面形成图案化的光阻胶层，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个P-漂移区进行预定深度的离子注入形成N反型离子漂浮区，所述N反型离子漂浮区位于P-漂移区中，与STI具有预定间隔。
所述在步骤D形成栅极结构之后，形成N反型离子漂浮区，包括：在步骤D和E之间，或者在步骤E之后，形成N反型离子漂浮区。
所述N反型离子漂浮区为一整体部分，或者为多个隔离开的部分。
所述N反型离子漂浮区的离子注入剂量为1013-1015原子每平方厘米。
本发明还提供了一种横向扩散P型金属氧化物半导体晶体管LDPMOS，包括基底表面的栅极结构，以及位于N型阱内，且在栅极结构两侧对称设置的P-漂移区，所述N型阱和P-漂移区之间设置有STI，所述P-漂移区中设置有源极和漏极；在所述对称设置的两个P-漂移区中设置有N反型离子漂浮区，所述N反型离子漂浮区与STI具有预定间隔。
由上述的技术方案可见，本发明的LDNMOS，在对称设置的两个N-漂移区进行预定深度的离子注入形成P反型离子漂浮区，P反型离子漂浮区与N-漂移区的交界处会产生耗尽层，耗尽层里没有可导电离子，形成空间电荷区，从而达到提高击穿电压的目的。同理，本发明的LDPMOS，在对称设置的两个P-漂移区中设置有N反型离子漂浮区，N反型离子漂浮区与P-漂移区的交界处会产生耗尽层，耗尽层里没有可导电离子，形成空间电荷区，从而 达到提高击穿电压的目的。与现有技术相比，在不需要扩大漂移区面积的情况下，就可以有效提高击穿电压。
附图说明
图1为现有技术LDNMOS结构示意图。
图2为本发明一优选实施例LDNMOS制作方法的流程示意图。
图2a至图2f为本发明LDNMOS制作过程的剖面示意图。
图3为本发明实施例LDNMOS剖面示意图。
图4为本发明另一优选实施例LDPMOS制作方法的流程示意图。
图5为本发明实施例LDPMOS剖面示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
本发明的方法适用于LDNMOS和LDPMOS。
本发明一优选实施例LDNMOS制作方法的流程示意图如图2所示，其包括以下步骤，下面结合图2a至图2f进行详细说明。
步骤21、请参阅图2a，在基底1上形成LDNMOS区内用于隔离P型阱8和N-漂移区4的STI5；
其中，基底1一般为单晶硅。
步骤22、请参阅图2b，在LDNMOS区进行离子注入形成P型阱8；
P型阱8可通过诸如硼的任何P型元素的离子注入来形成，离子浓度1013-1014原子每平方厘米，中等剂量，中等能量垂直晶片离子注入。
步骤23、请参阅图2c，在所述P型阱8内离子注入形成位于栅极结构两侧对称设置的N-漂移区4（N-Drift1和N-Drift2），离子浓度1012-1013原子每平方厘米，中等剂量，高等能量，垂直晶片离子注入；
步骤24、请参阅图2d，在N-漂移区4之间的基底1表面形成栅极结构；
其中，栅极结构包括栅氧化层2和多晶硅栅极3。具体地说，首先，在基底1上依次生长栅氧化层和沉积多晶硅层，随后在多晶硅层的表面涂布光刻胶层（图中未显示），曝光显影图案化光刻胶层，定义出栅极的位置，以光刻胶图形为掩膜，依次刻蚀多晶硅层和栅氧化层，形成栅氧化层2和多晶硅栅极3。
步骤25、请参阅图2e，在N-漂移区4中进行N+掺杂形成源极6和漏极7；
步骤26、请参阅图2f，在基底1表面形成图案化的光阻胶层10，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个N-漂移区4进行预定深度的离子注入形成P反型离子漂浮区9，所述P反型离子漂浮区9位于N-漂移区4中，与STI5具有预定间隔。
其中，源极6和漏极7的深度一定比STI5浅，所以离子注入形成P反型离子漂浮区9时，控制将其注入到STI5的下方即可。本发明实施例P反型离子漂浮区9的离子注入剂量为1013-1015原子每平方厘米。另外，图中P反型离子漂浮区9为一个整体部分。当然，P反型离子漂浮区9也可以是多个隔离开的部分，形成方法可以为：在光栅方式的光阻胶层的遮挡下，离子注入形成的P反型离子漂浮区9就是由多个隔离开的部分构成的。P反型离子漂浮区9为多个隔离开的部分，相比于P反型离子漂浮区9为一整体部分的优点在于，增加了P反型离子漂浮区9与N-漂移区4之间的接触面积，从而增加了耗尽层面积，进而进一步增加了击穿电压。
至此，本发明实施例LDNMOS形成结束。
上述本发明实施例P反型离子漂浮区9是在形成源漏极之后形成的。需要说明的是，本发明P反型离子漂浮区9的形成只要在栅极结构形成之后即可。也就是说，P反型离子漂浮区9还可以在步骤24和步骤25之间形成。 从图2f可以看出，图案化的光阻胶层的开口显露出栅极结构、源极和漏极，开口尺寸比较大。由于通常将晶圆划分为多个具有重复结构的芯片，每个芯片上多个LDMOS规则排列，所以，多个LDMOS同时形成，因此每个LDMOS上都会形成图案化的光阻胶层的开口，这样图案化的光阻胶层构成的光栅图案间隔可以达到2微米，如此大尺寸的光栅间隔使得对准精度不需要那么高，对机台的要求也比较低，可以高效地完成LDMOS的制作。
图3为根据上述方法形成的LDNMOS剖面示意图。
LDNMOS具有基底1，在基底1表面依次形成栅氧化层2和多晶硅栅极3，栅氧化层2和多晶硅栅极3称为栅极结构。在基底1中形成P型阱8，P型阱8内具有在栅极结构两侧对称设置的N-漂移区4（N-Drift1和N-Drift2），P型阱8和N-漂移区4之间设置有浅沟槽隔离STI5，N-漂移区4中设置有源极6和漏极7。在所述对称设置的两个N-漂移区4（N-Drift1和N-Drift2）中设置具有预定深度的P反型离子漂浮区9，所述P反型离子漂浮区9与STI5具有预定间隔。
其中，P型阱8可通过诸如硼的任何P型元素的离子注入形成；N-漂移区4是通过类似砷元素的离子注入来形成；源极6和漏极7也是通过类似砷元素的离子注入来形成，只是两者离子注入浓度不同。P反型离子漂浮区9通过诸如硼的任何P型元素的离子注入形成。
由于P反型离子漂浮区9位于N-漂移区4中，与STI5具有预定间隔，所以P反型离子漂浮区9与N-漂移区4的交界处会产生耗尽层，耗尽层里没有可导电离子，形成空间电荷区，从而导致击穿电压升高。
同样，提高击穿电压的方法同样适用于LDPMOS。
本发明另一优选实施例LDPMOS制作方法的流程示意图如图4所示，其包括以下步骤：
步骤41、在基底1’上形成LDPMOS区内用于隔离N型阱8’和P-漂移区4’的STI5’；
其中，基底1’一般为单晶硅。
步骤42、在LDPMOS区进行离子注入形成N型阱8’；
N型阱8’可通过类似砷元素的离子注入来形成，离子浓度1013-1014原子每平方厘米，中等剂量，中等能量垂直晶片离子注入。
步骤43、在所述N型阱8’内离子注入形成位于栅极结构两侧对称设置的P-漂移区4’，离子浓度1012-1013原子每平方厘米，中等剂量，高等能量，垂直晶片离子注入；
步骤44、在P-漂移区4’之间的基底1’表面形成栅极结构；
其中，栅极结构包括栅氧化层2’和多晶硅栅极3’。具体地说，首先，在基底1’上依次生长栅氧化层和沉积多晶硅层，随后在多晶硅层的表面涂布光刻胶层（图中未显示），曝光显影图案化光刻胶层，定义出栅极的位置，以光刻胶图形为掩膜，依次刻蚀多晶硅层和栅氧化层，形成栅氧化层2’和多晶硅栅极3’。
步骤45、在P-漂移区4’中进行P+掺杂形成源极6’和漏极7’；
步骤46、在基底1表面形成图案化的光阻胶层，所述图案化的光阻胶层的开口显露出栅极结构、源极和漏极；以所述图案化的光阻胶层为掩膜，对所述对称设置的两个N-漂移区4’进行预定深度的离子注入形成N反型离子漂浮区9’，所述N反型离子漂浮区9’位于N-漂移区4’中，与STI5’具有预定间隔。
其中，源极6’和漏极7’的深度一定比STI5浅，所以离子注入形成N反型离子漂浮区9’时，控制将其注入到STI5’的下方即可。本发明实施例N反型离子漂浮区9’的离子注入剂量为1013-1015原子每平方厘米。另外，图中N反型离子漂浮区9’为一个整体部分。当然，N反型离子漂浮区9’也可以是多个隔离开的部分，形成方法可以为：在光栅方式的光阻胶层的遮挡下，离子注入形成的N反型离子漂浮区9’就是由多个隔离开的部分构成的。N反型离子漂浮区9’为多个隔离开的部分，相比于N反型离子漂浮区9’为一整体部分的优点在于，增加了N反型离子漂浮区9’与P-漂移区4’之间的接触面积，从而增加了耗尽层面积，进而进一步增加了击穿电压。
至此，本发明实施例LDPMOS形成结束。
上述本发明实施例N反型离子漂浮区9’是在形成源漏极之后形成的。 需要说明的是，本发明N反型离子漂浮区9’的形成只要在栅极结构形成之后即可。也就是说，P反型离子漂浮区9还可以在步骤44和步骤45之间形成。
图5为根据上述方法形成的LDPMOS剖面示意图。
LDPMOS具有基底1’，在基底1’表面依次形成栅氧化层2’和多晶硅栅极3’，栅氧化层2’和多晶硅栅极3’称为栅极结构。在基底1’中形成N型阱8’，N型阱8’内具有在栅极结构两侧对称设置的P-漂移区4’（P-Drift1和P-Drift2），N型阱8’和P-漂移区4’之间设置有浅沟槽隔离STI5’，P-漂移区4’中设置有源极6’和漏极7’。在所述对称设置的两个P-漂移区4’（P-Drift1和P-Drift2）中设置具有预定深度的N反型离子漂浮区9’，所述N反型离子漂浮区9’与STI5’具有预定间隔。
其中，N型阱8’可通过类似砷元素的离子注入形成；P-漂移区4’是通过诸如硼的任何P型元素的离子注入来形成；源极6’和漏极7’也是通过诸如硼的任何P型元素的离子注入来形成，只是两者离子注入浓度不同。N反型离子漂浮区9’通过类似砷元素的离子注入形成。
由于N反型离子漂浮区9’位于P-漂移区4’中，与STI5’具有预定间隔，所以N反型离子漂浮区9’与P-漂移区4’的交界处会产生耗尽层，耗尽层里没有可导电离子，形成空间电荷区，从而导致击穿电压升高。
采用本发明的方法制作的LDNMOS或LDPMOS，通过在对称设置的两个漂移区中形成反型离子漂浮区，在反型离子漂浮区和漂移区的交界处产生空间电荷区，从而达到提高击穿电压的目的。另一方面，由于本发明在栅极结构形成之后进行反型离子漂浮区的离子注入，这样栅极下面的沟道位置有了栅极的遮挡，就不需要担心被反型离子注入，因此图2f中，进行反型离子注入时，图案化的光阻胶层的开口可以做得更大一些，显露出栅极结构、源极和漏极。这样，在同时形成多个LDMOS的情况下，可以使图案化的光阻胶层构成的光栅图案间隔达到2微米，如此大尺寸的光栅间隔使得对准精度不需要那么高，对机台的要求也比较低，可以高效地完成LDMOS的制作。 进一步地，由于图案化的光阻胶层的开口显露出栅极结构、源极和漏极，所以本发明实施例可以在两个漂移区中都形成反型离子漂浮区，与只在一个漂移区中形成反型离子漂浮区相比，能够进一步提高击穿电压。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。