一种阵列基板的制作方法、阵列基板及显示面板.pdf

本发明公开了一种阵列基板的制作方法、阵列基板及显示面板，该方法包括：在基板上形成栅电极及透明的第一电极；在基板上形成绝缘层，绝缘层覆盖栅电极及第一电极；在绝缘层上形成半导体层；在半导体层上形成介质层，并开设第一通孔、第二通孔及第三通孔；在介质层上形成源电极、漏电极和第二电极，源电极及漏电极分别通过第一通孔及第二通孔与半导体层连接，第二电极通过第三通孔与第一电极连接以形成存储电容；在介质层上形成透明的第三电极，第三电极与漏电极连接以形成像素电极。通过上述方式，本发明能够在阵列基板的制作过程中减少光罩的使用数量，减少工艺流程，降低成本。

权利要求书1.  一种阵列基板的制作方法，其特征在于，所述方法包括： 在基板上形成栅电极及透明的第一电极； 在所述基板上形成绝缘层，所述绝缘层覆盖所述栅电极及第一电 极； 在所述绝缘层上形成半导体层； 在所述半导体层上形成介质层，并在对应所述半导体层的区域开设 第一通孔、第二通孔，在所述第一通孔、第二通孔位置露出所述半导体 层，在对应所述第一电极的区域开设第三通孔，以在所述第三通孔处露 出所述第一电极； 在所述介质层上形成源电极、漏电极和第二电极，所述源电极及漏 电极分别通过所述第一通孔及第二通孔与所述半导体层连接，所述第二 电极通过所述第三通孔与所述第一电极连接以形成存储电容； 在所述介质层上形成透明的第三电极，所述第三电极与所述漏电极 连接以形成像素电极。 2.  根据权利要求1所述的方法，其特征在于，所述在所述绝缘层上 形成半导体层步骤，具体为： 在所述绝缘层上沉积一层非晶硅并得到多晶硅； 在所述多晶硅上覆盖一层光阻； 从所述基板上进行光照，以使所述光阻中没有被所述栅电极遮挡的 部分曝光； 对所述光阻及所述多晶硅上的曝光部分进行蚀刻； 对所述多晶硅进行掺杂以形成对应所述第一通孔的第一掺杂区及 对应所述第二通孔的第二掺杂区，以分别连接所述源电极及漏电极。 3.  根据权利要求1所述的方法，其特征在于，所述栅电极连接栅极 线。 4.  根据权利要求1所述的方法，其特征在于，所述栅电极、源电极、 漏电极及第二电极为金属电极。 5.  根据权利要求1所述的方法，其特征在于，所述第一电极及第三 电极为氧化铟锡ITO。 6.  一种阵列基板，其特征在于，所述阵列基板包括基板和依次设置 于所述基板上的第一电极层、绝缘层、半导体层、介质层及第二电极层； 其中，所述第一电极层包括栅电极及透明的第一电极； 所述第二电极层包括源电极、漏电极、第二电极及透明的第三电极； 在所述介质层上对应所述半导体层的区域设置有第一通孔及第二 通孔以使所述半导体层分别与所述源电极及漏电极连接； 在所述介质层及绝缘层上对应所述第一电极的区域设置有第三通 孔以使所述第一电极与所述第二电极连接形成存储电容； 所述第三电极与所述漏电极连接以形成像素电极。 7.  根据权利要求6所述的阵列基板，其特征在于，所述半导体层是 通过对多晶硅掺杂制成，并形成第一掺杂区及第二掺杂区； 所述第一掺杂区及第二掺杂区分别对应所述第一通孔及第二通孔 以连接所述源电极及漏电极。 8.  根据权利要求6所述的阵列基板，其特征在于，所述栅电极、源 电极、漏电极及第二电极为金属电极； 所述栅电极连接栅极线。 9.  根据权利要求6所述的阵列基板，其特征在于，所述第一电极及 第三电极为氧化铟锡ITO。 10.  一种显示面板，包括彩膜基板、阵列基板以及所述彩膜基板、阵 列基板之间的液晶层，其特征在于，所述阵列基板是如权利要求6-9任 一项所述的阵列基板。

说明书一种阵列基板的制作方法、阵列基板及显示面板
技术领域
本发明涉及显示领域，特别是涉及一种阵列基板的制作方法、阵列 基板及显示面板。
背景技术
低温多晶硅(Low Temperature Poly-silicon；简称LTPS)薄膜晶体管液 晶显示器是在封装过程中，利用准分子镭射作为热源，镭射光经过投射 系统后，会产生能量均匀分布的镭射光束，投射于非晶硅结构的玻璃基 板上，当非晶硅结构玻璃基板吸收准分子镭射的能量后，会转变成为多 晶硅结构，因整个处理过程都是在600℃以下完成，故一般玻璃基板皆 可适用。
传统的底栅型LTPS像素层别结构很多，制作相对复杂，制作时需 要使用更多数量的光罩，这极大的增加了生产成本。以传统的PMOS制 程为例，往往至少需要使用9张光罩。
另外，传统的底栅LTPS像素中经常会使用一有机层，用于隔绝金 属电极和透明电极，降低它们之间的寄生电容，有机层往往厚度较大， 但这样会对制程的均一性提出了更高的要求，而且经常导致显示亮度不 均匀的问题，降低了制程的良率。
发明内容
本发明主要解决的技术问题是提供一种阵列基板的制作方法、阵列 基板及显示面板，能够在阵列基板的制作过程中减少光罩的使用数量， 减少工艺流程，降低成本。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵 列基板的制作方法，该方法包括：在基板上形成栅电极及透明的第一电 极；在基板上形成绝缘层，绝缘层覆盖栅电极及第一电极；在绝缘层上 形成半导体层；在半导体层上形成介质层，并在对应半导体层的区域开 设第一通孔、第二通孔，在第一通孔、第二通孔位置露出半导体层，在 对应第一电极的区域开设第三通孔，以在第三通孔处露出第一电极；在 介质层上形成源电极、漏电极和第二电极，源电极及漏电极分别通过第 一通孔及第二通孔与半导体层连接，第二电极通过第三通孔与第一电极 连接以形成存储电容；在介质层上形成透明的第三电极，第三电极与漏 电极连接以形成像素电极。
其中，在绝缘层上形成半导体层步骤，具体为：在绝缘层上沉积一 层非晶硅并得到多晶硅；在多晶硅上覆盖一层光阻；从基板上进行光照， 以使光阻中没有被栅电极遮挡的部分曝光；对光阻及多晶硅上的曝光部 分进行蚀刻；对多晶硅进行掺杂以形成对应第一通孔的第一掺杂区及对 应第二通孔的第二掺杂区，以分别连接源电极及漏电极。
其中，栅电极连接栅极线。
其中，栅电极、源电极、漏电极及第二电极为金属电极。
其中，第一电极及第三电极为氧化铟锡ITO。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种 阵列基板，该阵列基板包括基板和依次设置于基板上的第一电极层、绝 缘层、半导体层、介质层及第二电极层；其中，第一电极层包括栅电极 及透明的第一电极；第二电极层包括源电极、漏电极、第二电极及透明 的第三电极；在介质层上对应半导体层的区域设置有第一通孔及第二通 孔以使半导体层分别与源电极及漏电极连接；在介质层及绝缘层上对应 第一电极的区域设置有第三通孔以使第一电极与第二电极连接形成存 储电容；第三电极与漏电极连接以形成像素电极。
其中，半导体层是通过对多晶硅掺杂制成，并形成第一掺杂区及第 二掺杂区；第一掺杂区及第二掺杂区分别对应第一通孔及第二通孔以连 接源电极及漏电极。
其中，栅电极、源电极、漏电极及第二电极为金属电极；栅电极连 接栅极线。
其中，第一电极及第三电极为氧化铟锡ITO。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种 显示面板，该显示面板包括彩膜基板、阵列基板以及所述彩膜基板、阵 列基板之间的液晶层，其特征在于，阵列基板是上述的阵列基板。
本发明的有益效果是：区别于现有技术的情况，本发明通过将第一 电极设置于基板上，避免了传统技术中，将第一电极设置于半导体层上 时需要采用很厚的隔离层以使第一电极与源、漏电极隔开，而第三电极 设置于第一电极也需要一层隔离层隔开时厚厚的隔离层造成的显示亮 度不均匀的问题，显示效果提高，而且在制造过程中只需要七道光罩， 比传统的技术中九道光罩减少了二道，使制作工艺简化，成本降低。
附图说明
图1是本发明阵列基板的制作方法第一实施方式的流程图；
图2是本发明阵列基板的制作方法第一实施方式中步骤101的结构 示意图；
图3是本发明阵列基板的制作方法第一实施方式中步骤102的结构 示意图；
图4是本发明阵列基板的制作方法第一实施方式中步骤103的结构 示意图；
图5是本发明阵列基板的制作方法第一实施方式中步骤104的结构 示意图；
图6是本发明阵列基板的制作方法第一实施方式中步骤105的结构 示意图；
图7是本发明阵列基板的制作方法第一实施方式中步骤106的结构 示意图；
图8是本发明阵列基板的制作方法第二实施方式的流程图；
图9是本发明阵列基板的制作方法第二实施方式中步骤801的结构 示意图；
图10是本发明阵列基板的制作方法第二实施方式中步骤802的结构 示意图；
图11是本发明阵列基板的制作方法第二实施方式中步骤803及步骤 804的结构示意图；
图12是本发明阵列基板的制作方法第二实施方式中步骤805的结构 示意图；
图13是本发明阵列基板实施方式的结构示意图；
图14是本发明显示面板实施方式的结构示意图。
具体实施方式
参阅图1，本发明阵列基板的制作方法第一实施方式的流程图，该 方法包括：
步骤101：在基板201上形成栅电极202及透明的第一电极203；
如图2所示，基板201一般采用玻璃，在玻璃基板201清洗干燥后， 在玻璃基板201上通过真空溅射镀膜等方式形成栅电极202，栅极材料 可以是Pt、Ru、Au、Ag、Mo、Cr、Al、Ta、Ti或W中的一种或多种 合金，栅电极202用于连接栅极线；另外在玻璃基板201上通过沉积的 方式镀一层透明导电膜作为第一电极203，例如ITO(锡掺杂三氧化铟)、 AZO(铝掺杂氧化锌)等，该栅电极202及第一电极203互不干扰，可先 后依次制作，顺序不固定。
此时，对栅电极202及第一电极203进行图形化时分别使用第一道 光罩及第二道光罩。
步骤102：在基板201上形成绝缘层204，绝缘层204覆盖栅电极 202及第一电极203；
如图3所示，该绝缘层204可以是氧化硅层(SiOx)或氮化硅层 (SiNx)，也可以是由氧化硅层与氮化硅层叠层形成，其主要是通过化 学气相沉积的方式形成于基板201上并且覆盖栅电极202及第一电极 203以起到绝缘作用。
此时，对绝缘层204进行图形化时使用第三道光罩。
步骤103：在绝缘层204上形成半导体层205；
如图4所示，所述半导体层205可以是非晶硅或多晶硅进行掺杂形 成的P-MOS、N-MOS或者C-MOS结构。
此时，对半导体层205进行图形化时，使用第四道光罩。
步骤104：在半导体层205上形成介质层206，并在对应半导体层 205的区域开设第一通孔2061、第二通孔2062，在第一通孔2061、第 二通孔2062位置露出半导体层205，在对应第一电极202的区域开设第 三通孔2063，以在第三通孔2063处露出第一电极202；
如图5所示，该介质层206是采用ILD层间介质隔离材料，以对半 导体层206及后续的电极层进行隔离。
此时，在对该介质层206进行开孔的过程中，使用第五道光罩。
步骤105：在介质层206上形成源电极2071、漏电极2072和第二 电极2073，源电极2071及漏电极2072分别通过第一通孔2061及第二 通孔2062与半导体层205连接，第二电极2073通过第三通孔2063与 第一电极202连接以形成存储电容；
源电极2071、漏电极2072和第二电极2073同样采用Pt、Ru、Au、 Ag、Mo、Cr、Al、Ta、Ti或W中的一种或多种合金通过镀膜等方式形 成。
此时，在对源电极2071及漏电极2072图形化时分别使用第六道光 罩。
步骤106：在介质层206上形成透明的第三电极208，第三电极208 与漏电极2072连接以形成像素电极。
该第三电极208与第一电极202材料相同，也可以采用ITO(锡掺 杂三氧化铟)、AZO(铝掺杂氧化锌)等透明导电薄膜。
此时，在对该第三电极208进行图形化时使用第七道光罩。
区别于现有技术，本实施方式通过将第一电极设置于基板上，避免 了传统技术中，将第一电极设置于半导体层上时需要采用很厚的隔离层 以使第一电极与源、漏电极隔开，而第三电极设置于第一电极也需要一 层隔离层隔开时厚厚的隔离层造成的显示亮度不均匀的问题，显示效果 提高，而且在制造过程中只需要七道光罩，比传统的技术中九道光罩减 少了二道，使制作工艺简化，成本降低。
参阅图8，本发明阵列基板的制作方法第二实施方式的流程图，该 方法包括：
步骤801：在绝缘层204上沉积一层非晶硅并得到多晶硅211；
如图9所示，在绝缘层204上沉积一层非晶硅(a-Si)层，并利用 准分子镭射作为热源，镭射光经过投射系统后，会产生能量均匀分布的 镭射光束，投射于非晶硅层上，当非晶硅层吸收准分子镭射的能量后， 会转变成为多晶硅211结构，整个处理过程都是在600℃以下完成。
步骤802：在多晶硅211上覆盖一层光阻212；
如图10所示，该光阻212为负性光阻。
步骤803：从基板上进行光照，以使光阻212中没有被栅电极202 遮挡的部分曝光；
步骤804：对光阻212及多晶硅211上的曝光部分进行蚀刻；
如图11所示，由于栅电极202的遮挡，对应栅电极202上方的光 阻212不能被曝光，然后对曝光部分的多晶硅及光阻进行蚀刻。
步骤805：对多晶硅211进行掺杂以形成对应第一通孔的第一掺杂 区212及对应第二通孔的第二掺杂区213，以分别连接源电极及漏电极。
如图12所示，该掺杂为P+掺杂或N+掺杂，以使该半导体层形成 P-MOS、N-MOS或者C-MOS结构。
该实施方式仅是第一实施方式中步骤103的详细步骤，并不是完整 制作阵列基板的方法，步骤前后还包括如第一实施方式中的其他步骤。
区别于现有技术，本实施方式通过将第一电极设置于基板上，避免 了传统技术中，将第一电极设置于半导体层上时需要采用很厚的隔离层 以使第一电极与源、漏电极隔开，而第三电极设置于第一电极也需要一 层隔离层隔开时厚厚的隔离层造成的显示亮度不均匀的问题，显示效果 提高，而且在制造过程中只需要七道光罩，比传统的技术中九道光罩减 少了二道，使制作工艺简化，成本降低。
参阅图13，本发明阵列基板实施方式的结构示意图，该阵列基板包 括基板201和依次设置于基板201上的第一电极层、绝缘层204、半导 体层、介质层206及第二电极层；
其中，第一电极层包括栅电极202及透明的第一电极203；第二电 极层包括源电极2071、漏电极2072、第二电极2073及透明的第三电极 208；在介质层206上对应半导体层的区域设置有第一通孔及第二通孔 以使半导体层分别与源电极2071及漏电极2072连接；在介质层206及 绝缘层204上对应第一电极203的区域设置有第三通孔以使第一电极 203与第二电极2073连接形成存储电容；第三电极208与漏电极2072 连接以形成像素电极。
其中，半导体层是通过对多晶硅掺杂制成，并形成第一掺杂区2051 及第二掺杂区2052；第一掺杂区2051及第二掺杂区2052分别对应第一 通孔及第二通孔以连接源电极2071及漏电极2072。
其中，栅电极202连接栅极线。
其中，栅电极202、源电极2071、漏电极2072及第二电极2073为 金属电极。
其中，第一电极203及第三电极208为氧化铟锡ITO。
本实施方式是基于上述阵列基板的制作方法的产品，其实施方式类 似，这里不再赘述。
区别于现有技术，本实施方式通过将第一电极设置于基板上，避免 了传统技术中，将第一电极设置于半导体层上时需要采用很厚的隔离层 以使第一电极与源、漏电极隔开，而第三电极设置于第一电极也需要一 层隔离层隔开时厚厚的隔离层造成的显示亮度不均匀的问题，显示效果 提高，而且在制造过程中只需要七道光罩，比传统的技术中九道光罩减 少了二道，使制作工艺简化，成本降低。
参阅图14，本发明显示面板实施方式的结构示意图，该显示面板包 括彩膜基板1041、阵列基板1042以及所述彩膜基板1041、阵列基板1042 之间的液晶层1043，其特征在于，该阵列基板1041是如上述实施方式 中的阵列基板，这里不再赘述。
区别于现有技术，本实施方式中显示面板中的阵列基板将第一电极 设置于基板上，避免了传统技术中，将第一电极设置于半导体层上时需 要采用很厚的隔离层以使第一电极与源、漏电极隔开，而第三电极设置 于第一电极也需要一层隔离层隔开时厚厚的隔离层造成的显示亮度不 均匀的问题，显示效果提高，而且在制造过程中只需要七道光罩，比传 统的技术中九道光罩减少了二道，使制作工艺简化，成本降低，显示效 果更好。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范 围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变 换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的 专利保护范围内。