具有可写存储单元的集成存储器的工作方法 和相应的集成存储器 本发明涉及一种具有可写存储单元的集成存储器的工作方法和一种相应的集成存储器。
具有可写存储单元的已知集成存储器譬如为DRAM(动态随机存取存储器)和FRAM或FeRAM(铁电RAM)。该两种存储器类型均具备一些带有至少一个用于存储数据的存储电容器的存储单元。在DRAM中，存储单元通常是1晶体管/1电容器的类型。FRAM的存储单元同样也可以是1晶体管/1电容器的类型。因此FRAM与DRAM的存储单元的不同之处是在于其存储电容器具有铁电的电介质。利用所述铁电电介质的不同极化，可以给需存储的数据区分不同地逻辑状态，因为所述电容器的电容是随着其极化进行变化的。
US 5,592,410 A曾讲述过一种具有2晶体管/2电容器类型的存储单元的FRAM。在该FRAM中，每个存储单元的两个存储电容器都具有铁电的电介质。
本发明所基于的任务在于，提供一种具有可写存储单元的集成存储器的工作方法，利用该方法可以确定在所述存储器的预先工作当中是否会发生功能干扰。本发明的另一任务是提供一种执行该工作方法的相应集成存储器。
该任务由权利要求1所述的工作方法或权利要求3所述的集成存储器来实现。本发明优选的扩展或改进方案由从属权利要求给出。
根据本发明，所述的集成存储器具有一种安全存储单元，在对标准存储单元进行访问时同样还读出该安全存储单元。如果读取所述安全存储单元内所存储的安全信息得到如下结果，即该信息的逻辑状态与所述安全信息先前写入到所述安全存储单元之中的逻辑状态不一致，则产生一个相应的出错信号。于是该出错信号表明，没有用正确地存储所述具有已知第二逻辑状态的安全信息。由于存储器的这种功能干扰有可能也已经影响到恰好需要从存储单元读出的数据的存储，所以该出错信号适合作为该集成存储器的操作者的相应警告。
如果在读出安全存储单元时没有检测到存储器的功能干扰，也就是说所述的安全信息具有第二逻辑状态，则向所述的安全存储单元输入一个重新存储的、且具有所述第二逻辑状态的安全信息。在此，如果没有产生功能干扰，该安全信息就可以利用第二逻辑状态写入到所述的安全存储单元之中。相反，如果产生了功能干扰，则所述被写入的安全信息不是第二逻辑状态，而是第一逻辑状态。因此，倘若在稍后的时间点上重新执行本发明的工作方法，就可以象上文所述一样检测出该功能干扰，并发出出错信号。
上述方法可以在每次访问存储单元时执行。但是，为了使执行本发明工作方法的时间耗费保持尽可能地小，优选地只在每次初始化所述的存储器时执行。于是，譬如只在第一次读出存储单元时执行。由此可以确定在存储器初始化之前所进行的存储器运行是否会出现功能干扰。
优选地，所述存储器的安全存储单元和存储单元具有相同的结构。这样可以确保：在对所述安全存储单元进行写访问和对所述存储单元之一进行写访问时，存储器的功能干扰可以起到同样的作用。
此外，优选地在从所述的安全存储单元中读出所述的安全信息之后，并且在写入所述新的安全信息之前，在所述的安全存储单元内生成一个第一逻辑状态的数据。这可以确保：在存储器的存储内容在读出过程中没有被破坏的情况下，只有当所述第二逻辑状态的新安全信息被正确地写入时，才会在所述的安全存储单元内存储该第二逻辑状态的数据。
在此，优选地如此来构造所述的安全存储单元，使得其存储内容在所述的读访问时被破坏，这样，该安全存储单元在所述的读访问之后将包含有一个第一逻辑状态的数据，并且与事先所存储的数据无关。由此可以自动地实现在读访问之后在所述的安全存储单元中存储一个第一逻辑状态的数据。也就是说，在该情形下无须专门地向该安全存储单元输入这种数据。对此，实行破坏性读出的所有存储器都是较适合的，譬如DRAM和FRAM。
下面借助示出了实施例的附图来详细讲述本发明。其中：
图1示出了本发明工作方法的流程图，
图2示出了本发明集成存储器的实施例，以及
图3示出了图2所示集成存储器的存储单元及安全存储单元的结构。
图2示出了具有可写存储单元MC和可写安全存储单元SC的FRAM型铁电存储器，所述的存储单元均被布置在位线BL和字线WL的交叉点上。
存储单元MC和安全存储单元SC具有图3所示的结构。它们具有一个选择晶体管T和一个带有铁电电介质的存储电容器C。所述存储电容器C的一个电极被接到所述存储器的单元板的极板电位Vp上。该存储电容器C的另一电极则通过选择晶体管T被接到一个位线BL上。选择晶体管T的门极与一个字线WL相连。在该实施例中，所述极板电位Vp的值对应于该存储器的两个供电电位的算术平均值。
为了写入逻辑0，位线BL被置为低的供电电位(譬如0伏)。随后，选择晶体管T通过字线WL被导通，使得存储电容器C内的铁电电介质被极化，并因此使其电容被置为第一值。为了写入逻辑1，位线BL的电位被置为高的供电电位，由此使所述的电介质被极化，并将其电容置为第二值。一旦不访问存储单元MC，选择晶体管T则被截止，而且所述的位线BL处于极板电位Vp。在该状态下，存储电容器C上没有电压，由此使其极化保持不变。
为了读出存储单元MC内存储的数据，位线BL被置为低的供电电位(0伏)。在选择晶体管T被导通之后，观测被预充电的位线BL的电位以何种值进行变化。也就是说，对应于不同逻辑状态的存储电容器的不同极化状态总会使存储电容器C的电容产生另一个值。如果其电容较大，则位线BL的电位会变得比所述电容小的时候要高。因为在读出时所述的位线BL已被预充电为低的供电电位值，所以随后总会在存储单元MC中存储一个逻辑0，且与事先在该存储单元中所存储的数据无关。于是，该存储器涉及到破坏存储单元内容的读访问(“破坏性读出”)。
如图2所示，字线WL通过字线译码器WLDEC进行控制，而位线BL则通过位线译码器BLDEC进行控制。所述的译码器每次根据其输入的地址ADR选出一个字线WL和一个位线BL。
另外，该存储器还具有一个控制单元10和一个检验单元20。控制单元10被用来在对存储单元MC之一实行写和/或读访问时读出所述安全存储单元SC中所存储的安全信息。所述的控制单元10通过数据线D被连在位线译码器BLDEC上，通过该数据线D可以从或向存储单元MC传输数据，或者从或向安全存储单元SC传输安全信息。为了对相应的存储单元MC或安全存储单元SC进行寻址，所述控制单元10把地址ADR传送给两个译码器WLDEC或BLDEC。控制单元10与输入/输出I/O相连，以便从其接收需写入到存储单元MC中的数据，或者向其输出从存储单元MC读出的数据。
检验单元20与控制单元10相连，而且被用来检验从所述安全存储单元SC中读出来的安全信息，如果该读出的安全信息为逻辑0，则产生出错信号E。检验单元20向存储器之外输出该出错信号E。此外，它还把该出错信号E送回到控制单元10，然后由该出错信号E去活该控制单元。随后就不能通过该输入/输出I/O从或向存储器传输数据。如果所述读出的存储于安全存储单元SC中的安全信息为逻辑1，则不产生所述的出错信号E，而控制单元10将继续访问该存储单元MC。
下面借助图1来讲述本发明的工作方法。当对存储单元MC之一执行写和/或读访问时，首先对安全存储单元SC进行读访问。同时，通过所述的检验单元20检验所读出的安全信息是否为逻辑1。如果不是这种情况，则产生出错信号E并去活控制单元10。反之，在所述的安全存储单元SC中产生一个逻辑0。在此处所讨论的实施例中，当每次对安全存储单元SC进行读访问时，这是自动地实现的，正如上文借助图3所讨论的一样。这意味着，已经通过从所述安全存储单元SC中读出安全信息而在该安全存储单元中产生了逻辑0。下一步骤便是对所述的存储单元MC执行所需的访问。然后在安全存储单元SC中写入逻辑1。
因为在所述工作方法的最后步骤中以重新存储的安全信息形式向所述的安全存储单元SC输入了一个逻辑1，所以在该方法的下一执行过程中，如果产生出错信号E，则表示该逻辑1因存储器的功能干扰而没有正确地存入到安全存储单元SC之中。通过该出错信号E可以提醒该存储器的操作者已出现所述的功能故障，因为不能排除该故障也已经影响到标准存储单元MC中的数据存储器。
借助图1所讲述的方法可以在每次访问存储单元MC时执行，或只在存储器的初始化之后执行。
在本发明的其它实施例中，也可以通过所述检验单元20产生的出错信号E只去活所述的控制单元10，而且该出错信号E不输送到存储器之外。如下的实施例同样也是较好的，其中所述的出错信号E只被传送到存储器之外，而不被用来去活所述的控制单元10。
如同借助图3所讲述的一样，由于在读出存储单元MC的过程中，原则上已通过在存储单元MC中产生逻辑0而破坏了其存储内容，所以在读出之后需要把所述被读出的信息-必要时经过放大-再次回写到所述的存储单元中。FRAM和DRAM的这种回写都是大家公知的。在此，在读访问期间所执行的这种回写不同于对存储单元的写访问。由于在此也可能再次产生功能干扰，所以本发明的工作方法不仅在针对存储单元MC的纯粹写访问中有意义，而且在读访问中也是有意义的。
由检验单元20检测到的存储器功能干扰譬如可能是由该存储器的不理想的外部干扰操作触发的。因此，尤其在安全性很重要的存储器中应用本发明是有意义的，譬如可以应用在芯片卡中。
在此处所介绍的实施例中只为整个存储器装设了一个安全存储单元SC，但其它的实施例也是可以的，其中把存储单元MC划分为多个组，并给这些组分别分配一个上述类型的安全存储单元SC。譬如可以为每个存储块装设一个安全存储单元SC。
当存储器的供电电压中断时，在写和/或读访问的结束处不会有序地对安全存储单元进行写入。于是，如果事先在安全存储单元内已产生逻辑0，则也会按本发明的方式产生出错信号。该逻辑0可以通过破坏性的读访问来产生，或通过直接写入到所述的安全存储单元来产生。