硬盘驱动器的通道跟控制器间接口的配置 相关申请的交叉引用
美国临时专利 申请日期 题目
申请序号
60/215352 6-30-2000 长等待读/写通道跟控制器的接口主线和时
钟定时配置1
60/215355 6-30-2000 长等待读/写通道跟控制器的接口主线和时
钟定时配置2
60/215356 6-30-2000 长等待读/写通道跟控制器的接口主线和时
钟定时配置3
60/215353 6-30-2000 长等待读/写通道跟控制器的接口主线和时
钟定时配置4
60/215354 6-30-2000 长等待读/写通道跟控制器的接口主线和时
钟定时配置5
60/225257 8-15-2000 长等待读/写通道跟控制器的接口主线和时
钟定时配置6
【发明领域】
本发明是关于硬盘驱动器。更特殊地讲，本发明是关于硬盘驱动器里的通道跟控制器间的接口的配置。
【发明背景】
典型的硬盘驱动器包含一个或几个装在轮毂或主轴上可转动的存储盘片。典型的硬盘驱动器还包含一个或几个相对驱动器盘片表面支撑着的换能器，以便从盘片读信息或将信息写到盘片上。这种换能器和与之相连的气浮轴承一起称为数据头。一般是用驱动器的控制器根据主机的指令来控制硬盘驱动器系统。该控制器控制硬盘驱动器从盘片上将存储的信息取回，也将信息存储到盘片上。
执行器在伺服系统中工作，并通常包括一个支撑一种挠曲部分或挠曲组件的执行器臂，挠曲部分或挠曲组件支撑数据头。执行器挪动数据头在盘片表面沿径向作磁道搜寻操作，然后握住换能器在盘片表面磁道的正上方作磁道跟踪操作。
在磁盘上存储信息的典型办法是供给数据头一个写信号，对盘片表面的代表要存数据地信息作编码。在从盘上读取数据时，控制器控制着执行器使得数据头在盘片面上飞行，感受盘片上的信息，并从中生成一个读信号。然后由驱动器电路将读信号解码，以恢复盘片所存信息代表的、因而也是数据头传来的读信号代表的数据。
在传统硬盘驱动器中，将用户信息从主机提供给控制器电路，其中用户信息以二进制位为单位存储在高速缓存器内。这些数据经格式化、附加以纠错和检错信息后，传输到读/写通道进行编码，最后将数据写到盘片上。而在读操作过程中，来自盘片的信号流通过一独立的读路径逆变换成用户信息，其中有一部分驻留在读/写通道电路里，也有一部分驻留在控制器内。
所有电路由同步时钟定时，使得从控制器的输入缓存器到盘片的数据路径上任何一点的数据率都是用户数据率的直接变换反映。实际每个电路都加入一点小的延迟或等待，使得离开高速缓存器到达盘片上的写数据字节有了延迟几位的差异。读电路检测和逆向变换也对从读路径到高速缓存器的盘片信号加入了小的延迟，该延迟通常比写电路的延迟还长些。
未来的检测和变换方法为了在盘片上达到更高的信息存储空间密度将给驱动器系统增加复杂性。然而读和写路径上的延迟不会再减小。
就一个特例而言，采用迭代解码通道的读路径延迟可能比一个扇区的时间来得短些、或相等、或更长，其中扇区是盘片上分隔开来存储用户信息的最小单位。当前路径延迟主要产生于扇区之间。例如，读解码路径延迟发生在扇区之间的间隙处，而写编码路径延迟发生在每个扇区的引导部。然而随着路径延迟增加，扇区之间盘片空间的未用部分也增加，导致存储空间的浪费。
为了处理这个缺点，可采用长等待时间的接口来解除从控制器电路到读/写通道电路的数据传输的耦合(或者控制器功能和读/写通道功能之间的耦合，如果它们是由物理上单一集成芯片实现的话)，乃至解除读/写通道电路(或功能)跟盘片间数据传输的耦合。长等待接口对时钟定时和数据总线的要求不同于传统的通道跟控制器间接口的那些要求，须处理许多不同的定时问题。
本发明的各实施例就是要处理这类问题和别的问题，提供比先前技术优越的办法。
【发明内容】
本发明的各实施例说明了通道跟控制器间接口的各种配置。在一个实施例中，跨接口的符号宽度是固定的，其时钟速率也固定。在别的实施例中，符号宽度可变，时钟速率也变化，依据为接口符号宽度的大小和通道的操作。
例如在一个实施例中，符号宽度的变化依据用户位宽度，还依据控制器内的特定功能。在别的实施例中，符号宽度设在固定的位宽度，或固定在某一大小，依据特定的纠错码符号宽度(诸如里德·所罗门编码的符号宽度)。
时钟也可变，依据可为用户数据的位数、纠错码符号的位数、接口符号的位数，乃至可依据盘片时钟定时的速度。当然，在这些实施例中也可变化时钟周期，以便对控制器和通道里用以变换数据的各种功能块造成的数据位的增加或减少作调控。
附图简述
图1说明符合本发明一个实施例的硬盘驱动器。
图2-1和2-2说明盘片磁道的格式。
图3的方框图说明传统硬盘驱动器的控制器和读/写通道。
图4的方框图说明硬盘驱动器的控制器和读/写通道具有各种完全不同功能的情形。
图5为硬盘驱动器的控制器和读/写通道的一种方框图，图6的各部份分别说明各种配置的通道跟控制器间接口相应的一系列时钟信号。
图7的方框图说明另一种配置的通道跟控制器间接口。
图8为另一种方框图说明别种配置的通道跟控制器间接口。
示例实施例的详细描述
图1说明一种实施例的硬盘驱动器存储设备100。硬盘驱动器100包含具有存储表面106的盘片叠126，它好比一层层的材料(例如磁性材料或光学可读材料)。盘片叠126包含一叠多个盘片，其中每个都可被读/写组件112存取，读/写组件112包含换能器或数据头110。主轴马达127带动盘片叠126里的各盘片转动，其方向由箭头107所示。各盘片126转动中，读/写组件112访问了盘片叠126中各存储表面106上的不同转动部位。读/写组件112在盘片表面作径向运动，如箭头122所指方向，以便访问盘片表面的不同磁道(或径向位置)。读/写组件112的这种动作可用包含音圈马达(VCM)118的伺服系统来提供。音圈马达118包含绕轴120转的转子116，图示VCM 118还包含支撑读/写头组件112的臂114。
硬盘驱动器100如图示包含控制电路130，以控制驱动器100的操作，并传输进/出驱动器100的数据。
图2-1和2-2示出任一磁盘106上的数据磁道的格式。图2-1显示数据磁道的一部分。在数据磁道上分布着一系列伺服脉冲300。在每二个伺服脉冲间有一系列扇区302。也应注意，扇区302有时可被分隔开在伺服脉冲300的两侧。图示间隙304用来分隔伺服脉冲与扇区，和作扇区彼此之间的分隔。
图2-2更详细解说单一扇区302。扇区302包含引导部306，同步标记308，编码的用户数据区310，和一EDC和ECC区312(EDC为检错码，ECC为纠错码)。引导部306图示为一锁相环区，它让锁相振荡器锁住盘片记录的信号。同步标记308指示引导部306的结束和编码的用户数据区310的开始。用户数据可按各种编码规则进行编码(例如游程长度码等)，再将编码过的数据写到盘片上的310区。检错码和纠错码信息附到用户数据后面，被写到312区。
图3给出用先前技术的硬盘驱动器的方框图，它的控制器314和读/写道电路316位于主计算机318和盘片叠126中一个盘片106之间。控制器314包含数据缓存器320和格式生成器322，后者包含ECC生成器324。读/写通道电路316包含时钟生成器电路326，游程长度限制编码器328和奇偶生成器330。
在操作时，用户数据从主机318送到缓存器320。格式生成器322从缓存器320取出数据，计算出EDC和ECC信息并附加到用户数据后，然后将用户数据和EDC/ECC数据一起经通道跟控制器间接口332传到读/写通道316。在准备将数据传过接口332时，格式生成器322将数据打包使能按特定要求的格式将数据录到盘片上，例如图2-1和2-2所示。数据一旦经接口332传到读/写通道316后，就由RLL编码器320编码，并由奇偶生成器330加上奇偶信息，最后才将数据写到盘片106上。
图示接口332包含数据信号334和控制信号336。在图示的一个实施例中，控制信号包含一个由时钟生成器电路326产生的时钟信号，如图示它的速度配合到能定时将串列数据写入或读出盘片106。控制信号336如图示也包含别的控制将数据写入或读出盘片106的控制信号，如图示它们包括读门信号、写门信号、以及可能有同步找到信号。在一个实施例中，时钟信号和数据信号用来在控制器314和读/写通道316之间往返传输数据。时钟信号、写门信号、读门信号、以及可能有的同步找到信号也都用于在读/写通道316跟盘片106间传输数据。
在图3所示先前技术的实施例，读/写通道316里的数据管线基本上有固定长度，在管线内数据移动速率相同于它们在时钟定时下通过数据接口332的速度。于是在写操作中，先从缓存器320取出数据，由格式生成器322格式化为所需的磁道格式定时方式(如图2-1和2-2所示)，由时钟定时通过接口332，在读/写通道编码后写到盘片106上。数据传输和编码的这一序列以同步方式发生，数据处理流程中每个功能块造成的延迟或等待都比较小。在读操作时，从盘片来的信号流经读/写通道316、接口332、和控制器314同步地转换回到用户信息，每步的延迟等待也很小，有可能与写操作时不同。
图4为长等待接口400的部分的方框图。其中有几项的标号与图3所示相同。但是，长等待接口400支持包含了大通道数据缓存器402的读/写通道316。因为控制器314和读/写通道316都含有缓存器(320和402)，长等待接口400可让通道跟控制器接口与通道跟盘片之间的数据传输彼此独立，可能用不同的传输率，就是说缓存器402的引进使得接口具有了一种数据流节制的机制，不同于传统接口的固定时钟规律。
如图示长等待接口400也能工作在一系列不同模式。长等待接口模式有二子集：一是直接模式，另一种是置换模式。在直接长等待接口模式中，纠错码功能是由驻在控制器314里的格式生成器322里的ECC生成器324来执行的，而游程长度编码功能由位于读/写通道316里的RLL编码器328来执行的。在置换模式中，RLL和ECC功能(以及相应的ECC生成器324和RLL编码器328)都是在控制器314内安装和执行的。图4显示RLL编码器328的两处虚线框，表示它既可放在控制器314，也可放在读/写通道316，取决于特定的操作模式。
反向兼容模式允许控制器314操作在传统的、非长等待接口通道。这种模式也有二子集：直接模式和置换模式。它们与上段讨论过的直接和置换子集相同。
在自然操作模式，假定接口是具有RLL/ECC置换模式的长等待接口。还假定RLL跟通道字长彼此无关。这引出另一个定义。“通道字”这个术语在这里的意思为：在通道316中迭代或奇偶码生成器操作的位数的最小增量。这里假定了所用迭代码具有大的码字，它等于此最小增量的整数倍数。
本发明包含对接口400的配置的各种实施例，分别增强这些模式的运作。
图5解说第一种配置。图5中RLL编码器328置于控制器314中的格式生成器322内。数据总线334的大小可变，图示在数据传输操作时为8或9位。图示数据总线的物理大小为可变范围最大值(此例为9位的宽度)。还应注意，如将RLL编码器328放在读/写通道316里，则数据总线334宽度可固定为8位。
对读和写操作都从读/写通道电路316里的时钟生成器326导出接口时钟。图示接口时钟周期可为8个通道位(这用来计时将8位串列数据从读/写通道316传到盘片106上)或更多通道位。图示时钟的基本周期为8个通道位，对于接口符号宽度为9位的每个周期时(即对于每个周期有9位传过数据总线)，接口时钟周期被拉宽一个通道位；对于读/写通道316里的奇偶码生成器330在信号路径上插入或移出的每个通道奇偶位，接口时钟周期也被拉宽一个通道位。
数据总线宽度在8和9数据位之间变动的规律，取决于控制器314里的RLL编码器328执行的编码率。图示此规律也是可编程设置在读/写通道316内，以匹配控制器的编码率，并对序列中每个接口符号，强制两个功能块314和316对接口宽度的要求须相同。
图6-1显示一个解释性的接口时钟信号404。在每个接口时钟周期内，数据总线334上传输若干数据位。在时钟信号404的第一和第二时钟周期，数据总线宽8位。在其第三时钟周期，数据总线宽9位。这里显示的规律为每三个时钟周期出现一次9位数据传输，图示这个规律是和根据所用编码率来预定的周期规律相符合的。因为格式生成器322负责对数据的打包、解包、并传送过接口402，所以由格式生成器来执行预定的规律，从而相应的开关数据总线。
图6-1还显示了通道时钟信号408，它对应于读/写通道316跟盘片106间交换串列位数据的时钟频率。图示接口时钟信号404的第一周期等于通道时钟408的8周，后面的第二和第三周期每个都被拉宽为通道时钟408的9周。每当数据总线334宽9位，接口时钟周期必需拉宽通道时钟408的一周。此外，每当读/写通道316里的奇偶码生成器330对数据流加进或移出一个通道奇偶位时，接口时钟周期必需拉宽通道时钟408的一周，除了这一时钟拉宽外，还连带有一个9位的数据传过数据总线334。
图6-2解说通道时钟信号408、接口时钟信号404、和数据总线334的宽度的相互关系。在此实施例，格式生成器322被编程为计数介质符号(字节数)，以便准确表达用介质字节数为单位的磁道格式。
然而，因读/写通道电路316对要写到盘片106上的数据附加奇偶位和/或RLL位，还因进入和离开读/写通道电路316的数据位传输率相等，所以在写操作时用户数据将积累在读/写通道电路316里。于是，这一配置需将缓存器402放在读/写通道316里(见图7)。这个方法让控制器在两次写转移间有更多时间来建立下一扇区。
本发明另一实施例类似于图7所示，除了时钟定时有不同。通道跟控制器间接口410的符号宽度也固定为8位。对读和写操作，仍都从读/写通道316里的时钟生成器326导出接口时钟。然而，在本实施例的接口时钟信号的周期为8或更多通道位。图示其基本周期为8通道位，但每当读/写通道316里的奇偶码生成器330在信号路径里加入或移出一个通道奇偶位时，以及在控制器314里或在读/写通道316里的RLL编码器328在数据路径里每次加入或移出一个RLL位时，接口时钟周期都拉宽一个通道位(参见图6-3的时钟信号404)。这种时钟定时方法使得格式生成器322和控制器314能经编程让其时钟定时相对用户数据字节数。通道跟盘片接口和通道跟控制器接口二者数据传输率的差别仍然由读/写通道316里的速度匹配缓存器402来调控。
因为读/写通道电路316对要写到盘片106上的数据加入位数，也因为接口时钟和通道时钟彼此相对固定而接口时钟对应8个通道位，这就意味着通道跟控制器接口的数据率高于通道跟盘片接口的数据率。于是，这就要求在读/写通道316里装置缓存器402。这就让控制器在两次写转移间有更多时间来建立下一扇区。
图8解说另一种通道跟控制器接口420的实施例，它也符合本发明另一实施例。与前面图中类似项目的标号也相似。可见控制器314和读/写通道316的配置，使得直接ECC/RLL模式或置换ECC/RLL模式都能用，在读/写通道316须装缓存器402。在接口420里，数据总线334宽度固定，但它固定在控制器314的格式生存器322里的ECC生成器324产生的ECC符号的宽度。图示这种宽度可为8、10或12位。图示物理总线宽度满足ECC符号的最大宽度。
如前述实施例，对读和写模式都从读/写通道316里的时钟生成器326导出接口时钟，它的周期可变。图示其基本周期为8个通道位，但每当读/写通道316里的奇偶码生成器330在信号路径里加入或移出一个通道奇偶位时，以及在控制器314里或在读/写通道316里的RLL编码器328在信号路径里每次加入或移出一个RLL位时，接口时钟周期都拉宽一个道位(参见图6-4)。这种时钟定时方法使控制器314里的格式生成器322能经编程让其计数用户数据字节数。通道跟盘片接口和通道跟控制器接口二者数据传输率的差别仍然由速度匹配缓存器402来调控。
本实施例中，由于格式生成器的主要功能是对数据加ECC信息，这就大为降低了格式生成器的复杂性。在图示的实施例中，ECC技术是公知的里德·所罗门技术，于是数据总线334的宽度为里德·所罗门符号可能的最大宽度。
本发明另一种实施例与图8所示类似，只有时钟定时不同。此例数据总线334宽度固定为控制器的ECC符号的宽度。对读和写模式仍如图示都从时钟生成器326导出接口时钟。但是接口时钟的周期不被拉宽，此接口时钟周期宽度的通道位数等于ECC符号宽度的位数。换言之，如果ECC符号为8、10或12位宽，则接口时钟周期分别为8、10或12个通道时钟位(参见图6-5)。这种时钟定时方式让控制器到通道的数据传输发生的单位无需再做数位调整。通道跟盘片接口和通道跟控制器接口二者数据传输率的差别仍然由速度匹配缓存器402来调控。
本发明还有一个实施例类似于图7，其数据总线宽度固定，接口时钟也有类似的基本周期。但接口时钟周期可拉宽。图示数据总线固定宽8位，这也是物理总线宽度。对读和写模式仍都从读/写通道316里的时钟生成器326导出接口时钟，它的周期为8或更多个通道位。图示其基本周期为8道位，但当读/写通道电路316在数据位流中加进或移出每个RLL码、奇偶码或冗余码的道位时，接口时钟周期都会被拉宽一个道位。这一接口时钟定时让控制器的磁道格式生成器322编程到接口的字节数。于是通道跟盘片接口和通道跟控制器接口二者的数据率就一致了，让反向兼容模式容易实施。图示通道316作为时钟源接入和退出读数据恢复模式以及/或者转接同步标记检测时都能拉宽接口时钟周期。而在读、写、空闲过程平均时钟频率是相同的，以便格式计数目的。
由此可见本发明提供了几种不同的实施例，或者说不同的通道跟控制器接口的配置模式，其中数据总线宽度和时钟定时配置成能适应一种或多种不同操作模式。
本发明包含硬盘驱动器100中的通道跟控制器间接口(CCIF)402、410、420，驱动器中的盘片106用于在写操作中接收数据，在读操作中提供数据存取。按照通道跟盘片的(CM)时钟408给出的位传输率，数据串列地沿数据路径传入或传出盘片106。硬盘驱动器100还包含硬盘驱动器控制器314和读/写(R/W)通道316。
一种实施例里，接口402、410、420包含数据总线334(在它上面传输接口符号)，和接口时钟404(从CM时钟导出且具有可变周期)，周期的变化取决于读/写通道316对沿数据路径的数据加进或移出的位数。
一种实施例里，接口时钟404、406对应于CM时钟周期408的整数倍，每当读/写通道316对数据加进或移出一位时，接口时钟404、406被拉宽一个CM时钟周期。
在另一实施例中，读/写通道316包含奇偶码生成器330，它产生奇偶位或冗余位，每当奇偶码生成器330对数据加进或移出一位时，接口时钟404、406被拉宽一个CM时钟周期。
在另一实施例中，读/写通道316包含编码器328，它在读和写操作时对数据分别加进数位或移出数位，每当数据被加进或移出一位时，接口时钟404、406被拉宽一个CM时钟408的周期。
在另一实施例，控制器314根据正在传输的数据产生纠错码(ECC)符号，而数据总线334宽度固定为ECC符号312的宽度。在另一实施例，接口时钟周期404根据ECC符号宽度来固定。
还有一个实施例中，硬盘驱动器控制器接收到的数据的单位为用户字节宽度，这里数据总线的宽度就固定到该用户字节宽度。还有一个实施例中，控制器314里的格式生成器322依据沿数据路径执行的冗余及编码功能来生成相应宽度的接口符号，而数据总线334也固定到接口符号的宽度。
在别的实施例中，硬盘驱动器控制器314包含编码器328，读/写通道316包含数据路径上的速度匹配缓存器402。
在另一实施例，驱动器控制器314包含编码器328，数据总线334宽度可变，该宽度变化取决于编码器328的编码率。数据总线334宽度的变化遵循控制器314根据编码器328的编码率确定的规律。
在一种实施例中，每次当数据总线334按规律改变宽度时，接口时钟406变化一个CM时钟周期。
在另一种实施例中，盘片106上数据存储为介质符号，而接口符号的宽度固定在一种介质符号宽度。在另一种实施例里，接口时钟周期固定为CM时钟周期的几倍，该倍数根据所需传输的介质符号的介质符号宽度来确定。
前面的叙述业已阐明本发明各种实施例的许许多多特点和优点，以及本发明各种实施例的结构、功能细节，即便如此，本说明书所发表的内容仅为解说性的，在本发明的原理范围内，细节可能有变化，特别在部件的结构和安排等方面，正如所附权利要求书用以表达的那些条款的广泛而一般的含义所充分表明的。例如，取决于接口的特殊应用，特殊的元件可以变动，而在主要功能上仍维持相同，并不离开本发明的范围和精神。