《一种功率二极管及其制备方法.pdf》由会员分享，可在线阅读，更多相关《一种功率二极管及其制备方法.pdf（16页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104051546A43申请公布日20140917CN104051546A21申请号201410243184422申请日20140603H01L29/861200601H01L29/06200601H01L21/329200601H01L21/26520060171申请人无锡昕智隆电子科技有限公司地址214000江苏省无锡市滨湖区景宜路16号972发明人王宇澄王根毅吴宗宪74专利代理机构北京轻创知识产权代理有限公司11212代理人杨立54发明名称一种功率二极管及其制备方法57摘要本发明涉及一种功率二极管及制备方法，其结构为自下而上依次包括底层电极、衬底层、N型外延层和顶部电极。
2、，顶部电极为功率二极管的正极，底层电极为功率二极管的负极；其中N型外延层上部横向间隔开设有至少两个沟槽，两个相邻沟槽之间的N型外延层与顶部电极之间设有MOS沟道；本发明器件为硅材料器件，其可通过现有硅材料半导体集成电路生产工艺实现；不会引入特殊金属材料，与现有半导体生产工艺兼容；本发明通过沟槽下注入的P区域增强的器件反向耐压能力；器件加反向电压时，沟槽下P耗尽区扩展并连接到一起，夹断了反向电流通道，提高了器件耐压；本发明正向工作时通过寄生的MOSFET导电，减小器件正向开启电压。51INTCL权利要求书2页说明书7页附图6页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书7。
3、页附图6页10申请公布号CN104051546ACN104051546A1/2页21一种功率二极管，其自下而上依次包括底层电极1、衬底层2、N型外延层3和顶部电极4，顶部电极4为功率二极管的正极，底层电极1为功率二极管的负极；其特征在于，其中N型外延层3上部横向间隔开设有至少两个沟槽5，两个相邻沟槽5之间的N型外延层3与顶部电极4之间设有PBODY区6；所述PBODY区6的横截面呈底部为弧线的“凹”形，其中“凹”形上部的两个凸起部分为PBODY区6的边缘，边缘靠内侧的部分为一定厚度的NSD层7，“凹”形向内凹陷的平面与顶部电极相接触，NSD层7的侧面与顶部电极4相接触；所述沟槽5内表面均匀生长。
4、有栅氧化层8，所述栅氧化层8在沟槽顶部开口处横向向两侧延伸形成延伸段，延伸段的栅氧化层8覆盖在N外延层3在沟槽5与PBODY区6之间的凸起部分，沟槽5内填充多晶硅9，多晶硅9的横截面呈“T”形，“T”形头高于N型外延层3顶面，“T”形头的两肩横向宽度大于沟槽5的横向开口宽度，“T”形与PBODY区6接近的一侧边缘与NSD层7的边缘纵向平齐。2根据权利要求1所述的一种功率二极管，其特征在于，所述凹槽5底部与N外延层3的接触处还设有P区10，所述P区10横截面为半径大于沟槽底部弧线半径的圆弧面。3根据权利要求1或2所述的一种功率二极管，其特征在于，所述P区和PBODY区内部注入物为硼。4一种功率二。
5、极管的制备方法，其特征在于，具体包括以下步骤步骤1采用N型硅片作为衬底层；步骤2根据器件的耐压需求，在衬底层上生长一定厚度及电阻率的N型外延层；步骤3在N型外延层表面先生长一层二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层，对掩蔽层和二氧化硅进行光刻形成两个蚀刻到N型外延层内的凹槽，对凹槽进行硼注入，构成P保护环；步骤4去除光刻胶构成的掩蔽层，对N型外延层表面的二氧化硅和硼保护环上沉积一定厚度的二氧化硅层；步骤5在二氧化硅层上涂一层光刻胶，利用光刻胶将二氧化硅层腐蚀出至少两个开口，去掉光刻胶后，利用二氧化硅层对开口的限制对开口进一步进行深度腐蚀，使开口深入N型外延层形成沟槽，在沟槽底部注入硼，形。
6、成沟槽底部的P区，具有沟槽的一端为二极管的有源区；步骤6对沟槽周围需要制备器件的区域进行基于光刻胶的有源区刻蚀，刻蚀后去除光刻胶，热生长一定厚度的二氧化硅构成栅氧化层；步骤7在栅氧化层上沉积一定厚度的掺杂多晶硅，将沟槽填平后，对多晶硅整体进行回刻，使有源区表面多晶硅的厚度达到标准要求；步骤8采用POLY光刻版进行光刻和显影，依次对两个沟槽之间进行多晶硅腐蚀和栅氧腐蚀构成凹槽，并沉积光刻胶以光刻胶作为掩蔽层对凹槽进行硼注入，形成PBODY区，通过离子散射形成MOS沟道；步骤9沉积光刻胶，以光刻胶为掩蔽对MOS沟道上表面注入N型杂质形成N区，然后利用光刻胶对N区中心部位进行蚀刻，蚀刻深度大于N区深。
7、入到MOS沟道，剩余的N区构成NSD层，去除光刻胶；权利要求书CN104051546A2/2页3步骤10对PBODY区和NSD层进行快速热处理，实现PBODY区和NSD层的激活；步骤11对二极管正面包括有源区和二氧化硅层的全部表面整体进行金属化，构成金属电极引线；步骤12对衬底层进行研磨减薄，对减薄后的衬底层上溅射金属构成金属电极引线，完成功率二极管的制备。5根据权利要求4所述的一种功率二极管的制备方法，其特征在于，所述步骤11的金属化具体包括刻蚀二氧化硅层、溅射金属，并采用METAL光刻版刻蚀金属，形成金属引线。6根据权利要求5所述的一种功率二极管的制备方法，其特征在于，所述步骤3中生长的二。
8、氧化硅厚度为100A500A，并采用PRING光刻版进行光刻；所述步骤4中的沉淀的二氧化硅层厚度为1000A6000A，并对硼保护环进行高温推结。7根据权利要求6所述的一种功率二极管的制备方法，其特征在于，所述步骤6中栅氧化层为厚度为20A500A的二氧化硅；所述步骤7中多晶硅的厚度为2000A9000A，回刻后最终有源区表面多晶硅的厚度为800A2000A。8根据权利要求7所述的一种功率二极管的制备方法，其特征在于，所述衬底层可采用体硅、碳化硅、砷化镓、磷化铟或者锗硅半导体材料制备。9根据权利要求8所述的一种功率二极管的制备方法，其特征在于，所述步骤3中硼离子注入能量为50KEV80KEV，。
9、剂量为1E13CM21E14CM2；所述步骤5中硼离子注入能量为30KEV80KEV，剂量为1E12CM21E15CM2；所述步骤8中硼离子注入能量为30KEV60KEV，剂量为1E12CM21E14CM2；所述步骤9中砷离子注入能量为20KEV50KEV，剂量为1E15CM21E16CM2。10根据权利要求49任一项所述的一种功率二极管的制备方法，其特征在于，所述步骤5中沟槽深度为03UM2UM，宽度为015UM05UM。权利要求书CN104051546A1/7页4一种功率二极管及其制备方法技术领域0001本发明涉及一种功率二极管及其制备方法，属于半导体制造技术领域。背景技术0002传统的整。
10、流二极管主要有PN结二极管和肖特基二极管两类。PN结二极管正向压降VF较大，反向恢复时间TRR较长，但是PN结二极管的稳定性较好，能工作于高电压；肖特基二极管是以贵金属如金、银、钛等与半导体接触，以形成异质结势垒而制成的半导体器件，其在低电压时具有绝对优势其正向压降小，反向恢复时间短，在高速领域具有广泛的应用。但是肖特基二极管存在以下不足00031、反向泄漏电流相对较高，且不稳定。特别是其漏电流会随着温度的升高二增加，漏电流的增加又会使得整流器温度升高。降低了其在应用中的稳定性及可靠性。00042、为了满足不同器件正向导通压降的需求，通常会选择不同种类的金属，会相应增加之中工艺的复杂性，同时使。
11、用贵金属制造成本高，且容易照成重金属污染，与CMOS标准工艺难以兼容。0005为了提高二极管性能，国内外已经提出了结势垒控制整流器JBSJBSJUNCTIONBARRIERCONTROLLEDSCHOTTKYRECTIER，混合PIN/肖特基整流器MPSMPSMERGEDPIN/SCHOTTKYRECTIER，MOS控制二极管MCDMCDMOSCONTROLLEDDIODE等器件。0006肖特基二极管为了满足不同器件正向导通压降的需求，通常会选择不同种类的金属，会相应增加之中工艺的复杂性，同时使用贵金属制造成本高，且容易照成重金属污染，与CMOS标准工艺难以兼容。0007SUPERPOWERR。
12、ECTIERS是一种发展迅速、应用广泛的电力电子器件，它是利用VDMOS开关速度快、电流密度大的优点优化的新器件，具有低正向压降、短反向恢复时间和低漏电流等特点。广泛应用于DCDC转换器、UPS不间断电源、汽车电子、便携电子、马达传动系统及其它能量转换装置。发明内容0008本发明所要解决的技术问题是，针对现有技术成本高、效率低、耗时间等不足，提供一种具有低开启正向降压，高反向耐压，并且在性能上可取代肖特基器件的功率二极管。0009本发明解决上述技术问题的技术方案如下一种功率二极管，其自下而上依次包括底层电极、衬底层、N型外延层和顶部电极，顶部电极为功率二极管的正极，底层电极为功率二极管的负极；。
13、其中N型外延层上部横向间隔开设有至少两个沟槽，两个相邻沟槽之间的N型外延层与顶部电极之间设有PBODY区；0010所述PBODY区的横截面呈底部为弧线的“凹”形，其中“凹”形上部的两个凸起部分为PBODY区的边缘，边缘靠内侧的部分为一定厚度的NSD层，“凹”形向内凹陷的平面与顶部电极相接触，NSD层的侧面与顶部电极相接触；0011所述沟槽内表面均匀生长有栅氧化层，所述栅氧化层在沟槽顶部开口处横向向两说明书CN104051546A2/7页5侧延伸形成延伸段，延伸段的栅氧化层覆盖在N外延层在沟槽与PBODY区之间的凸起部分，沟槽内填充多晶硅，多晶硅的横截面呈“T”形，“T”形头高于N型外延层顶面，。
14、“T”形头的两肩横向宽度大于沟槽的横向开口宽度，“T”形与PBODY区接近的一侧边缘与NSD层的边缘纵向平齐。0012本发明的有益效果是本发明器件为硅材料器件，其可通过现有硅材料半导体集成电路生产工艺实现，而无需任何特殊加工工艺；不会引入特殊金属材料，与现有半导体生产工艺兼容；本发明通过沟槽下注入的P例如硼区域增强的器件反向耐压能力。器件加反向电压时，沟槽下P耗尽区扩展并连接到一起，夹断了反向电流通道，提高了器件耐压；本发明正向工作时通过寄生的MOSFET金氧半场效晶体管导电，减小器件正向开启电压。0013在上述技术方案的基础上，本发明还可以做如下改进。0014进一步，所述凹槽底部与N外延层的。
15、接触处还设有P区，所述P区横截面为半径大于沟槽底部弧线半径的圆弧面。0015进一步，所述P区和PBODY区内部注入物为硼。0016本发明的结构就是通过多晶硅和薄栅氧结构形成的MOS管，N、P阱和N外延形成了器件的少子势垒，从而可形成MOS沟道。该MOS可以看作是器件寄生MOS结构。对于该MOS结构，N为源极，NSUB漏极。因此，本发明结构同时具有MOS结构和PN结二极管，且MOS和PN结为并联状态。0017本发明在正向工作状态，由于有MOS沟道的存在，在合适的栅氧厚度的条件下，当外加正向电压小于06V时，使得电流能通过MOS沟道而到达N区，使得该器件得到比一般PN结更低的正向导通电压；此时由于。
16、PN结还未开启，PN结少子注入还未发生；在大正向浪涌出现时，PN结会被开启，大量浪涌电流从PN结通过，从而保护了器件。0018本发明在反向工作状态，沟槽下P耗尽区扩展并连接到一起，夹断了反向电流通道，该区域分担了大部分的反向耐压，整体提高了器件耐压水平。0019本发明所要解决的技术问题是，针对现有技术成本高、效率低、耗时间等不足，提供一种具有低开启正向降压，高反向耐压，并且在性能上可取代肖特基器件的功率二极管及其制备方法。0020本发明解决上述技术问题的技术方案如下一种功率二极管的制备方法，具体包括以下步骤0021步骤1采用N型硅片作为衬底层；0022步骤2根据器件的耐压需求，在衬底层上生长一。
17、定厚度及电阻率的N型外延层；0023步骤3在N型外延层表面先生长一层二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层，对掩蔽层和二氧化硅进行光刻形成两个蚀刻到N型外延层内的凹槽，对凹槽进行硼注入，构成P保护环；0024步骤4去除光刻胶构成的掩蔽层，对N型外延层表面的二氧化硅和硼保护环上沉积一定厚度的二氧化硅层；0025步骤5在二氧化硅层上涂一层光刻胶，利用光刻胶将二氧化硅层腐蚀出至少两个开口，去掉光刻胶后，利用二氧化硅层对开口的限制对开口进一步进行深度腐蚀，使开口说明书CN104051546A3/7页6深入N型外延层形成沟槽，在沟槽底部注入硼，形成沟槽底部的P区，具有沟槽的一端为二极管的有源区；0。
18、026步骤6对沟槽周围需要制备器件的区域进行基于光刻胶的有源区刻蚀，刻蚀后去除光刻胶，热生长一定厚度的二氧化硅构成栅氧化层；0027步骤7在栅氧化层上沉积一定厚度的掺杂多晶硅，将沟槽填平后，对多晶硅整体进行回刻，使有源区表面多晶硅的厚度达到标准要求；0028步骤8采用POLY光刻版进行光刻和显影，依次对两个沟槽之间进行多晶硅腐蚀和栅氧腐蚀构成凹槽，并沉积光刻胶以光刻胶作为掩蔽层对凹槽进行硼注入，形成PBODY区，通过离子散射形成MOS沟道；0029步骤9沉积光刻胶，以光刻胶为掩蔽对MOS沟道上表面注入N型杂质形成N区，然后利用光刻胶对N区中心部位进行蚀刻，蚀刻深度大于N区深入到MOS沟道，剩余。
19、的N区构成NSD层，去除光刻胶；0030步骤10对PBODY区和NSD层进行快速热处理，实现PBODY区和NSD层的激活；0031步骤11对二极管正面包括有源区和二氧化硅层的全部表面整体进行金属化，构成金属引线；0032步骤12对衬底层进行研磨减薄，对减薄后的衬底层上溅射金属构成金属引线，完成功率二极管的制备。0033本发明的有益效果是本发明器件为硅材料器件，其可通过现有硅材料半导体集成电路生产工艺实现，而无需任何特殊加工工艺；不会引入特殊金属材料，与现有半导体生产工艺兼容；本发明通过沟槽下注入的P例如硼区域增强的器件反向耐压能力。器件加反向电压时，沟槽下P耗尽区扩展并连接到一起，夹断了反向电。
20、流通道，提高了器件耐压；本发明正向工作时通过寄生的MOSFET金氧半场效晶体管导电，减小器件正向开启电压。0034在上述技术方案的基础上，本发明还可以做如下改进。0035进一步，所述步骤11的金属化具体包括刻蚀二氧化硅层、溅射金属例如铝或铝硅合金等，并采用METAL光刻版刻蚀金属，形成金属引线。0036进一步，所述步骤3中生长的二氧化硅厚度为100A500A，并采用PRING光刻版进行光刻；0037所述步骤4中的沉淀的二氧化硅层厚度为1000A6000A，并对硼保护环进行高温推结。0038进一步，所述步骤6中栅氧化层为厚度为20A500A的二氧化硅；0039所述步骤7中多晶硅的厚度为2000A。
21、9000A，回刻后最终有源区表面多晶硅的厚度为800A2000A。0040进一步，所述衬底层可采用体硅、碳化硅、砷化镓、磷化铟或者锗硅等半导体材料制备。0041进一步，所述步骤3中硼离子注入能量为50KEV80KEV，剂量为1E13CM21E14CM2；所述步骤5中硼离子注入能量为30KEV80KEV，剂量为1E12CM21E15CM2；所述步骤8中硼离子注入能量为30KEV60KEV，剂量为1E12CM21E14CM2；所述步骤9中砷离子注入能量为20KEV50KEV，剂量为1E15CM21E16CM2。说明书CN104051546A4/7页70042进一步，所述步骤5中沟槽深度为03UM2。
22、UM，宽度为015UM05UM。附图说明0043图1为本发明所述的一种功率二极管横截面结构图；0044图2为本发明所述的一种功率二极管的制备方法流程图；0045图3A3I为本发明所述的一种功率二极管的制备工艺流程示意图。0046附图中，各标号所代表的部件列表如下00471、底层电极，2、衬底层，3、N型外延层，4、顶部电极，5、沟槽，6、MOS沟道，7、NSD层，8、栅氧化层，9、多晶硅，10、P区。具体实施方式0048以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。0049如图1所示，本发明所述的一种功率二极管，其自下而上依次包括底层电极1、衬底。
23、层2、N型外延层3和顶部电极4，顶部电极4为功率二极管的正极，底层电极1为功率二极管的负极；其中N型外延层3上部横向间隔开设有至少两个沟槽5，两个相邻沟槽5之间的N型外延层3与顶部电极4之间设有PBODY区6；0050所述PBODY区6的横截面呈底部为弧线的“凹”形，其中“凹”形上部的两个凸起部分为PBODY区的边缘，边缘靠内侧的部分为一定厚度的NSD层7，“凹”形向内凹陷的平面与顶部电极相接触，NSD层7的侧面与顶部电极4相接触；0051所述沟槽5内表面均匀生长有栅氧化层8，所述栅氧化层8在沟槽顶部开口处横向向两侧延伸形成延伸段，延伸段的栅氧化层覆盖在N外延层在沟槽与PBODY区6之间的凸起。
24、部分和PBODY区6的边缘上；沟槽内填充多晶硅9，多晶硅9的横截面呈“T”形，“T”形头高于N型外延层3顶面，“T”形头的两肩横向宽度大于沟槽5的横向开口宽度，“T”形多晶硅9与PBODY区6接近的一侧边缘与NSD层7的边缘纵向平齐。0052所述凹槽5底部与N外延层3的接触处还设有P区10，所述P区10横截面为半径大于沟槽5底部弧线半径的圆弧面。0053所述P区10和PBODY区6内部注入物为硼。0054如图2所示，本发明所述的一种功率二极管的制备方法，具体包括以下步骤0055步骤1采用N型硅片作为衬底层；0056步骤2根据器件的耐压需求，在衬底层上生长一定厚度及电阻率的N型外延层；0057步。
25、骤3在N型外延层表面先生长一层二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层，对掩蔽层和二氧化硅进行光刻形成两个蚀刻到N型外延层内的凹槽，对凹槽进行硼注入，构成P保护环；0058步骤4去除光刻胶构成的掩蔽层，对N型外延层表面的二氧化硅和硼保护环上沉积一定厚度的二氧化硅层；0059步骤5在二氧化硅层上涂一层光刻胶，利用光刻胶将二氧化硅层腐蚀出至少两个开口，去掉光刻胶后，利用二氧化硅层对开口的限制对开口进一步进行深度腐蚀，使开口说明书CN104051546A5/7页8深入N型外延层形成沟槽，在沟槽底部注入硼，形成沟槽底部的P区，具有沟槽的一端为二极管的有源区；0060步骤6对沟槽周围需要制备器件的区。
26、域进行基于光刻胶的有源区刻蚀，刻蚀后去除光刻胶，热生长一定厚度的二氧化硅构成栅氧化层；0061步骤7在栅氧化层上沉积一定厚度的掺杂多晶硅，将沟槽填平后，对多晶硅整体进行回刻，使有源区表面多晶硅的厚度达到标准要求；0062步骤8采用POLY光刻版进行光刻和显影，依次对两个沟槽之间进行多晶硅腐蚀和栅氧腐蚀构成凹槽，并沉积光刻胶以光刻胶作为掩蔽层对凹槽进行硼注入，形成PBODY区，通过离子散射形成MOS沟道；0063步骤9沉积光刻胶，以光刻胶为掩蔽对MOS沟道上表面注入N型杂质形成N区，然后利用光刻胶对N区中心部位进行蚀刻，蚀刻深度大于N区深入到MOS沟道，剩余的N区构成NSD层，去除光刻胶；006。
27、4步骤9沉积光刻胶，以光刻胶为掩蔽对MOS沟道上表面注入N型杂质如磷或砷等形成N区，然后利用光刻胶对N区中心部位进行蚀刻，蚀刻深度大于N区深入到MOS沟道，剩余的环形N区构成NSD层，去除光刻胶；0065步骤10对PBODY区和NSD层进行快速热处理，实现PBODY区和NSD层的激活；0066步骤11对二极管正面包括有源区和二氧化硅层的全部表面整体进行金属化，构成金属引线；0067步骤12对衬底层进行研磨减薄，对减薄后的衬底层上溅射金属构成金属引线，完成功率二极管的制备。0068所述步骤11的金属化具体包括刻蚀二氧化硅层、溅射金属例如铝或铝硅合金等，并采用METAL光刻版刻蚀金属，形成金属引线。
28、。0069所述步骤3中生长的二氧化硅厚度为100A500A，并采用PRING光刻版进行光刻；0070所述步骤4中的沉淀的二氧化硅层厚度为1000A6000A，并对硼保护环进行高温推结。0071所述步骤6中栅氧化层为厚度为20A500A的二氧化硅；0072所述步骤7中多晶硅的厚度为2000A9000A，回刻后最终有源区表面多晶硅的厚度为800A2000A。0073所述衬底层可采用体硅、碳化硅、砷化镓、磷化铟或者锗硅等半导体材料制备。0074所述步骤3中硼离子注入能量为50KEV80KEV，剂量为1E13CM21E14CM2；所述步骤5中硼离子注入能量为30KEV80KEV，剂量为1E12CM21。
29、E15CM2；所述步骤8中硼离子注入能量为30KEV60KEV，剂量为1E12CM21E14CM2；所述步骤9中砷离子注入能量为20KEV50KEV，剂量为1E15CM21E16CM2。0075所述步骤5中沟槽深度为03UM2UM，宽度为015UM05UM。0076本发明所述的一种功率二极管的指标方法包括下列工艺步骤0077参见图3A0078步骤1衬底硅片准备采用N型硅衬底，其晶向为；0079步骤2外延根据器件耐压需求外延生长一定厚度及电阻率的N型层；说明书CN104051546A6/7页90080步骤3制备PRING在外延表面先长一层厚度为100A500A的二氧化硅，采用PRING光刻版进行。
30、光刻，以光刻胶作为掩蔽层进行硼注入，形成PRING终端保护环；0081参见图3B0082步骤4高温推结去除光刻胶后淀积厚度为1000A6000A的二氧化硅层，并对PRING进行高温推结；0083参见图3C0084步骤5沟槽腐蚀利用光刻胶将表面二氧化硅层腐蚀出开口，去胶后利用氧化层的阻挡进行沟槽腐蚀，腐蚀完后在沟槽底部做硼注入，形成沟槽底部的P区；0085参见图3D0086步骤6制备栅氧化层在需要制作器件的区域采用ACTIVE光刻版进行有源区刻蚀，去除光刻胶后，热生长20A500A二氧化硅层做为栅氧化层；0087参见图3E0088步骤7制备多晶硅栅极在氧化层上淀积一层厚度2000A9000A的掺。
31、杂多晶硅，然后进行多晶硅整体回刻，最终使有源区表面多晶硅厚度为800A2000A；0089参见图3F0090步骤8制备PBODY采用POLY光刻版进行光刻、显影，先后进行多晶硅腐蚀，栅氧腐蚀，以光刻胶作为掩蔽层进行硼注入，形成PBODY区，通过离子散射形成MOS沟道；0091参见图3G0092步骤9制备NSD利用光刻胶作为掩蔽层，注入N型杂质，例如磷或砷，形成N区，然后利用光刻胶挖孔，孔深度超过N注入区，形成NSD层，完成后去除光刻胶；0093步骤10注入激活对前述掺杂层进行快速热处理，激活注入形成的PBODY和N区；0094参见图3H0095步骤11正面金属化在整个器件上先后经过刻蚀氧化层、。
32、溅射金属例如铝或铝硅合金，并采用METAL光刻版刻蚀金属，形成金属引线；0096参见图3I0097步骤12背面减薄及金属化对器件背面进行研磨减薄，之后溅射金属形成金属引线，完成功率二极管的制备。0098本发明共采用5张光刻版，按照版号的顺序依次为PRING光刻版、TRENCH光刻版、ACTIVE光刻版、POLY光刻版、METAL光刻版。0099本发明进行的主要离子注入过程有PRING硼注入，TRENCH硼注入，PBODY硼注入，NSD磷注入。0100本发明包括一次高温推结的热过程高温推结热过程形成PRING保护环，并在此基础上生长一层氧化硅；一次快速热处理过程在完成PBODY、NSD注入后进行。
33、，激活注入杂质，也可在每次注入后进行一次快速热处理。0101本发明可以采用体硅、碳化硅、砷化镓、磷化铟或锗硅等半导体材料制作；0102本发明步骤4中氧化层淀积和无氧高温推结热过程合并为有氧高温推结热过程以节约成本。0103相对传统器件，本发明优点对比如表1所示说明书CN104051546A7/7页100104PN结整流管肖特基整流管本发明器件正向电压高低低反向漏电流低高低击穿电压范围高中高浪涌可靠性高低高耐热性高低高开关速度,1/TRR低高高0105表1本发明与传统器件性能对比0106本发明独一无二的将两种传统整流器的优点整合到一起。该技术的主要特点有01071极低的导通损耗即使是高压器件，工。
34、作在大电流情况下。01082低的漏电流即使是较大电流的器件，工作在高温情况下。01093宽动态工作范围。01104相对于肖特基器件，具有强抗浪涌特性。01115具有极高的可靠性。0112以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。说明书CN104051546A101/6页11图1说明书附图CN104051546A112/6页12图2说明书附图CN104051546A123/6页13图3A图3B说明书附图CN104051546A134/6页14图3C图3D图3E说明书附图CN104051546A145/6页15图3F图3G说明书附图CN104051546A156/6页16图3H图3I说明书附图CN104051546A16。