P沟道电可擦可编程只读存储器的编程方法 【技术领域】
本发明涉及一种半导体组件的操作方法。特别是，本发明涉及一种P沟道电可擦可编程只读存储器(EEPROM)的编程方法。
背景技术
由于电可擦可编程只读存储器(EEPROM)可在无电源供应时保存资料、存取速度快、质量轻容量大、以及存取装置体积小等优点，故已渐渐成为携带式记忆媒体的主流产品之一。早期的EEPROM是由N型晶体管所构成，并以沟道热电子注入法(Channel Hot Electron Injection，CHEI)进行编程。不过，由于沟道热电子注入法的电子注入效率很低，所以近来有很多人提出P沟道EEPROM的结构，其是以频带间穿隧热电子注入法(Ban d-To-Band Tunneling Hot Electron Injection，BTBTHEI)进行编程，其优点是电子注入效率比沟道热电子注入法高出约两个数量级，因而加快编程的速度。
图1是传统BTBTHEI方法编程P沟道EEPROM的示意图，该P沟道EEPROM包含N井100、浮置闸110、控制闸120、选择闸130、P型源极区140、P型漏极区150，以及与位线耦接的P型掺杂区160。此编程操作是在位线/P型掺杂区160上施加负电压Vd，并在选择闸130上施加负电压Vsg以打开其下部的沟道，使得负电压传到漏极区150上。同时在控制闸120上施加高正电压Vcg，以在浮置闸110下靠近漏极区150处引发频带间穿隧热电子效应，并将热电子吸引到浮置闸110中。并且，该传统方法中源极区140处于浮置状态。
然而，不论是以CHEI编程的N沟道EEPROM还是以BTBTHEI编程的P沟道EEPROM，均存在操作电压不易降低的问题。如图3示出了在不同的位线电压Vd下以传统BTBTHEI方法编程P沟道EEPROM时，记忆胞的启始电压随编程时间的变化，其中控制闸电压Vcg固定为7V。如图3所示，为产生足够的频带间穿隧热电子，以在要求的时间内完成编程操作，位线的负电压Vd必须高达-7V，而不能降低到-5V或-3V。因此，为避免产生击穿漏电(punch-through leakage)，选择闸130的沟道长度的缩减空间非常有限。
并且，为增加热电子的数量及热电子注入的比例，用以加速编程的进行，选择闸130的负电压Vsg常须高达-8V～-9V，且控制闸120的正电压Vcg常须高达8V～9V，因此其耗电量较高。
【发明内容】
为解决上述问题，本发明提出一种P沟道EEPROM地编程方法。该方法是利用源极区、漏极区与N井所构成的寄生双载子晶体管(parasitic BJT)的弹回(snapback)特性产生大量的热电子，以提高BTBTHEI的效率。
本发明的P沟道EEPROM的编程方法并不使源极区浮置，而是在其上施加一正电压或一编程电流，所造成的顺向偏压足以开启由源极区、漏极区与N井所构成的寄生双载子晶体管。另外，此方法亦将N井接地，在控制闸上施加正电压，并在漏极区上施加一负电压，此负电压所造成的逆向偏压足以导致源极区与漏极区间产生电子流，以注入浮置闸中。
由于本发明是利用EEPROM寄生双载子晶体管的弹回特性，所以能产生大量的热电子。因此，位元线、选择闸与控制闸所需电压都可降低，因而可以减少耗电量。另外，由于位线的电压降低，故选择闸下的沟道长度得以缩减，因而可以增加读取电流的大小，并有利于此种双晶体管(2T)组件的缩小化。此外，本发明更可以以源极编程电流的大小来控制编程程度，因而电流大小较易稳定控制，所以本发明也适用于多位准记忆胞(Multi-level Cell、MLC)的编程，此点将于下文中详述。
为让本发明上述和其它目的、特征、和优点能更明显易懂，下文特举一优选实施方案，并结合附图，作详细说明如下：
【附图说明】
图1是传统BTBTHEI方法编程P沟道EEPROM的示意图。
图2是本发明以寄生双载子晶体管弹回(snapback)特性编程P沟道EEPROM的示意图。
图3示出了在不同的位线电压Vd下，使用传统BTBTHEI方法编程P沟道EEPROM时，记忆胞启始电压随编程时间的变化，其中控制闸电压Vcg固定为7V。
图4示出了在不同的位线电压Vd下，使用本发明方法编程P沟道EEPROM时，记忆胞启始电压随编程时间的变化，其中控制闸电压Vcg固定为7V。
【具体实施方式】
图2是本发明以寄生双载子晶体管弹回(snapback)特性编程的P沟道EEPROM的示意图。
如图2所示，该P沟道EEPROM包含N井100、浮置闸110、控制闸120、选择闸130、P型源极区140、P型漏极区150，以及与位线耦接的P型掺杂区160。该编程操作是在控制闸120上施加例如为5V～6V的正电压Vcg，将N井接地(即N井的电压Vb＝0)，并在源极区140上施加正电压或编程电流Is。该编程电流Is例如为50μm，依实际应用可由数nA至数μA，并按其大小需要而作调整，以在耗电量与编程速度之间取得平衡。换言之，增加Is即可加快编程的速度，但耗电量则会上升；反之，减少Is虽可降低耗电量，但却会降低编程的速度。
施加在源极区140上的正电压或编程电流Is所造成的顺向偏压足以开启由源极区140、漏极区150与N井100所构成的寄生双载子晶体管，其中源极区140作为射极(emitter)、N井作为基极(base)，和漏极区150作为集极(collector)。另外，位线/P型掺杂区160上可施加负电压Vd，其值例如为-3V～-5V。选择闸130上可施加负电压Vsg，其值例如为-4V～-6V，以开启选择闸130下方的沟道，并将P型掺杂区的负电压传到漏极区150上。该负电压所造成的逆向偏压足以导致源极区140和漏极区150间产生大量的电子流，并将被漏极区150接面的空乏区的高电场加速而成为热电子，其中有一部分会被控制闸120上所施加的高正电压吸引进入浮置闸110中。
另外，在上述条件下，编程的时间例如可定为数十微秒(μs)。以上各编程条件系列示于下表1中，并以传统BTBTHEI编程方法的条件相比较。
表1Vd源极(Vs)VcgVsg Vb编程时间 编程速度决 定因素传统-6V～-7V浮置8V～9V-8V～-9V 0～10μs Vd本发明-3V～-5V顺向偏压5V～6V-4V～-6V 0～10μs Is
接着，图4示出了在不同的位线电压Vd下使用本发明的方法编程P沟道EEPROM时，记忆胞启始电压随编程时间的变化，其中控制闸电压Vcg固定为7V，且所用源极电流Is为50μA，并依实际应用例如可由数nA至数μA。如图4所示，当Vd值为-3V时，其产生效果甚至超过传统方法中在Vd＝-5V时的效果；而当Vd为-5V时，其效果更可与传统方法中Vd＝-7V时的效果相比。由此可见，使用本发明的编程方法时，可以采用较低的位线电压Vd。
此外，当编程时间固定时，增加(或减少)源极电流Is即可增加(或减少)注入浮置闸的热电子量，亦即增加(或减少)沟道启始电压上升的幅度。由于源极电流Is比位线电压Vd更容易作稳定控制，所以当源极电流Is具有可调变的机制时，本发明方法即可用来使多位准记忆胞(MLC)编程，以使其具有一特定位准启始电压。
由于本发明是利用EEPROM寄生双载子晶体管的弹回特性，所以能产生大量的热电子。因此，位元线、选择闸与控制闸所需电压皆可降低，因而可以减少耗电量。另外，由于位线电压降低，故选择闸下的沟道长度得以缩减，因而可增加读取电流的大小，并有利于此种双晶体管(2T)组件的缩小化。再者，由于本发明可以以源极电流大小来控制编程的程度，而源极电流大小较易作稳定控制，所以也适用于多位准记忆胞(Multi-level Cell、MLC)的编程操作。
虽然本发明已按上述优选实施方案揭示，但并不限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可作任何修改与润饰。因此本发明保护范围当按随附的权利要求范围的限定为准。