一种多重冗余控制器的时钟同步控制系统及方法.pdf

本发明公开了一种多重冗余控制器的时钟同步控制系统及方法，多重冗余系统包含至少两个相互独立的时钟同步系统。时钟同步系统包括：处理器，时钟同步模块，时钟诊断模块和系统监测模块。处理器与所述时钟同步模块连接，时钟同步模块发送同步信号和时钟信号，并且接收来自其他时钟同步系统的同步信号。时钟诊断模块对本时钟同步系统和其他时钟同步系统的时钟信号进行诊断，然后发送相应的状态信号到时钟同步模块。系统监测模块与时钟同步模块和时钟诊断模块连接，并且对时钟同步模块和时钟诊断模块进行监测。时钟同步方法是时钟同步模块依据同步信号、状态信号和优先级信息完成逻辑判断，使所有时钟同步系统完成时钟同步。

1.  一种多重冗余控制器的时钟同步控制系统，其特征在于：该系统包括控制器和与控制器的数目相同的时钟同步系统组成，所述的时钟同步系统均设置于各控制器内，各控制器通过同步信号线、时钟信号线相互通信连接；所述时钟同步系统包括：时钟同步模块、处理器、时钟诊断模块和系统监测模块，其中：
所述的时钟同步模块输出信号包括同步信号、时钟信号，其输出信号端连接同步信号线、时钟信号线，输入信号端连接时钟诊断模块，同时，与所述的处理器和系统检测模块通信连接；
所述的时钟诊断模块输出信号为状态信号，其输出信号端连接时钟同步模块，输入信号端连接时钟信号线，同时，与所述的系统检测模块通信连接。

2.  根据权利要求1所述的多重冗余控制器的时钟同步控制系统，其特征在于：所述时钟同步模块包括：信号发生单元、信号捕捉单元、时钟检测单元和协处理器，其中：
所述信号发生单元，输出本地控制器的同步信号和时钟信号，输出信号分别连接到所述的同步信号线、时间信号线；
所述信号捕捉单元，其连接所述的同步信号线，捕捉包括本地控制器在内的各控制器同步信号，连接所述时钟诊断模块，获取该时钟诊断模块输出的包括本地控制器在内的各控制器状态信息；
所述时钟检测单元连接所述的同步信号线，获取包括本地控制器在内的各控制器同步信号；
所述协处理器与所述的信号发生单元、信号捕捉单元、时钟检测单元通信连接；
所述时钟诊断模块包括：时钟诊断单元和状态信号发生单元，其中：
所述时钟诊断单元，其输入信号端连接所述的时钟信号线获取包括本地控制器在内的各控制器时钟信号，输出端与状态信号发生单元连接；
所述状态信号发生单元，输出包括本地控制器在内的各控制器状态信号，其输出信号端连接所述的时钟同步模块的信号捕捉单元，所述的状态信号标记各控制器时钟为“正常”或“异常”；
所述系统监测模块包括：输出回检单元和功能检测单元，其中：
所述输出回检单元，其输入信号端连接所述的时钟诊断模块和所述的时钟同步模块，获取时钟诊断模块发出的状态信号和时钟同步模块接收的状态信号，输出端连接所述时钟同步模块，输出回检结果为“一致”或“不一致”；
所述功能检测单元，是针对所述时钟诊断模块的自动检测单元，其控制连接所述的时钟诊断模块，控制信号为时钟诊断模块运行“正常”或“异常”。

3.  一种权利要求1所述的多重冗余控制器的时钟同步控制系统的时钟同步控制方法，其特征在于：该时钟同步控制方法的步骤如下：
1）多重冗余控制系统启动后，处理器对协处理器按照各控制器优先逻辑顺序写入本地控制器的优先级等级；
2）时钟同步模块输出同步信号给包括本地控制器在内的各控制器的时钟同步系统中的时钟同步模块；输出时钟信号给包括本地控制器在内的各控制器中的时钟同步系统中的时钟诊断模块；
3）时钟诊断模块对接收到的来自包括本地控制器在内的各控制器中的时钟同步系统的时钟信号进行诊断，诊断输出各控制器时钟同步系统的状态信号，并将状态信号输出给本时钟同步系统的时钟同步模块，所述的状态信息标记各控制器时钟为“正常”或“异常”；
4）系统监测模块在时钟诊断模块工作时，对时钟诊断模块运行进行监测，如果时钟诊断模块功能异常，系统监测模块强制时钟诊断模块输出所有的状态信号置为异常，并进入下步骤；如果时钟诊断模块功能正常，系统自动将步骤3诊断的状态信息带入下一步骤；
5）系统检测模块对诊断模块发出的状态信号和时钟同步模块接收的状态信号的一致性进行比较，如果不一致，系统监测模块强制时钟同步模块将其接收到出错的状态信号置为异常，进入下一步骤；如果一致，系统自动将时钟同步模块接收的状态信号带入下一步骤；
6）时钟同步模块所包括的信号捕捉单元捕捉来自包括本地控制器在内的各控制器中的时钟同步系统的同步信号和来自时钟诊断模块的状态信号，传输给时钟同步模块的协处理器；协处理器根据同步信号触发中断信号，使处理器执行周期任务；
7）时钟同步模块所包括的时钟检测单元捕捉来自包括本地控制器在内的各控制器中的时钟同步系统的同步信号的周期，传输给时钟同步模块的协处理器；
8）协处理器分析接收到同步信号的周期，当诊断某个时钟同步系统周期为异常，而收到其状态信号是正常，协处理器强制将该时钟同步系统的状态信号置为异常；
9）协处理器根据经步骤8）处理后的各时钟同步系统的状态信息进行基准源选择，基准源选择方式依照各控制器优先逻辑顺序选择最高优先级时钟同步系统的同步信号为基准信号，并将各时钟同步系统的状态信息上传处理器；
10）协处理器对比本地的同步信号和基准源的同步信号的周期，如果周期误差大于最大可允许误差，调整本地信号发生单元参数，使本地同步信号的周期与基准源同步信号的周期一致，返回步骤2）；如周期误差小于最大可允许误差，系统进行下一步骤；
11）协处理器比较本地的同步信号和基准源的同步信号的相位是否一致，如果本地同步信号和基准同步信号的相位误差大于最大可允许误差，系统调整本地信号发生单元参数进行相位调整，使本地同步信号的与基准源同步信号的相位一致，系统返回步骤2）；如果相位一致，系统直接返回步骤2。

4.  根据权利要求3所述的多重冗余控制器的时钟同步控制系统的时钟同步控制方法，其特征在于：所述各控制器优先逻辑顺序是指本系统对各控制器分配统一顺序编码，各控制器在选择基准源参照时，自动优先选择排列在前且其时钟同步系统的状态信号为正常的控制器。

5.  根据权利要求3所述的多重冗余控制器的时钟同步控制系统的时钟同步控制方法，其特征在于：步骤11）所述相位调整是指：在本地时钟同步系统在进入相位调整时，微调本地时钟同步系统的同步信号周期，当本地同步信号和基准同步信号的相位一致后，恢复本地同步信号周期。

6.  根据权利要求3或4或5所述的多重冗余控制器的时钟同步控制系统的时钟同步控制方法，其特征在于：所述状态信号由高、低电平表示，持续高电平视状态信号为正常，低电平视状态信号为异常。

一种多重冗余控制器的时钟同步控制系统及方法
技术领域
本发明涉及一种时钟同步控制系统及方法，特别涉及一种用于多重冗余系统的时钟同步控制系统及方法。
背景技术
由于工业现场环境的不确定因素较多，所以对工业控制系统的可靠性和安全性都有着非常高的要求。在提高系统可靠性和安全性方面，避错和容错是两种关键性技术。避错即避免出错，即采用正确的设计和质量控制方法尽量避免将错误引进系统，也即使用高可靠性器件等。但由于高可靠性器件的指标受工艺技术，成本等影响，且无论采用何种技术，如何控制制造工艺都不可能避免故障的发生，所以对系统可靠性提升潜力有限。容错技术即容忍故障，通过增加适当的设计余量和替换工作方式等消除产品故障的影响，使产品在其组成部分发生有限的故障时，仍然能够正常工作。而冗余是实现产品容错的一种重要手段。冗余技术主要是通过在产品中针对规定任务增加更多的功能通道，以保证在有 限数量的通道失效的情况下，产品仍然能够完成规定任务。常用的是双重化冗余和三重化冗余。而在搭建多重化冗余平台时，最重要的是两个功能，一个是数据同步，一个是时钟同步。
时钟同步理论中，一般将时钟同步分为两类：紧耦合时钟同步和松散耦合时钟同步。紧耦合时钟同步是指在同一个时钟控制下，所有的CPU的执行时钟完全同步，此种方法可以给各冗余模块提供理想的同步时钟，但极易产生共模故障；松散耦合时钟同步，是指各系统采用各自的时钟，通过系统间的互相反馈调节实现周期性的时钟同步，这种方法能有效抑制共模故障，但实现复杂。
从实现手段上时钟同步也可分为两种：软件实现和硬件实现。软件实现比较灵活，适用性、兼容性较好，但是由于在各个系统间的通信上存在先天的、不可避免的较大延迟，同步效果不佳。硬件实现由于采用物理上的直接连接通信，通信上的误差可几乎忽略，同步速度快，同步效果好，抗干扰能力强。
发明内容
为了克服现有技术的缺陷，本发明的目的是提供一种多重冗余控制器的时钟同步控制系统及方法，本发明糅合紧耦合时钟同步和松散耦合时钟同步的理论，以软硬件结合的方式实现了一种应用于多重冗余系统的时钟同步方法。
本发明的目的通过以下技术方案实现：
一种多重冗余控制器的时钟同步控制系统，其特征在于：该系统包括控制器和与控制器的数目相同的时钟同步系统组成，所述的时钟同步系统均设置于各控制器内，各控制器通过同步信号线、时钟信号线相互通信连接；所述时钟同步系统包括：时钟同步模块、处理器、时钟诊断模块和系统监测模块，其中：
所述的时钟同步模块输出信号包括同步信号、时钟信号，其输出信号端连接所述的同步信号线、时钟信号线，输入信号端连接时钟诊断模块，同时，与所述的处理器和系统检测模块通信连接；
所述的时钟诊断模块输出信号为状态信号，其输出信号端连接所述时钟同步模块，输入信号端连接所述的时钟信号线，同时，与所述的系统检测模块通信连接。
所述时钟同步模块包括：信号发生单元、信号捕捉单元、时钟检测单元和协处理器，其中：
所述信号发生单元，输出本地控制器的同步信号和时钟信号，输出信号分别连接到所述的同步信号线、时间信号线；
所述信号捕捉单元，其连接所述的同步信号线，捕捉包括本地控制器在内的各控制器同步信号，连接所述时钟诊断模块，获取该时钟诊断模块输出的包括本地控制器在内的各控制器状态信息；
所述时钟检测单元连接所述的同步信号线，获取包括本地控制器在内的各控制器同步信号；
所述协处理器与所述的信号发生单元、信号捕捉单元、时钟检测单元通信连接。
所述时钟诊断模块包括：时钟诊断单元和状态信号发生单元，其中：
所述时钟诊断单元，其输入信号端连接所述的时钟信号线获取包括本地控制器在内的各控制器时钟信号，输出端与状态信号发生单元连接；
所述状态信号发生单元，输出包括本地控制器在内的各控制器状态信号，其输出信号端连接所述的时钟同步模块的信号捕捉单元，所述的状态信号标记各控制器时钟为“正常”或“异常”。
所述系统监测模块包括：输出回检单元和功能检测单元，其中：
所述输出回检单元，其输入信号端连接所述的时钟诊断模块和所述的时钟同步模块，获取时钟诊断模块发出的状态信号和时钟同步模块接收的状态信号，输出端连接所述时钟同步模块，输出回检结果为“一致”或“不一致”；
所述功能检测单元，是针对所述时钟诊断模块的自动检测单元，其控制连接所述的时钟诊断模块，控制信号为时钟诊断模块运行“正常”或“异常”。
多重冗余控制器的时钟同步控制系统的时钟同步控制方法的步骤如下：
1）多重冗余控制系统启动后，处理器对协处理器按照本系统各控制器优先逻辑顺序写入本地控制器的优先级等级；
2）时钟同步模块输出同步信号给包括本地控制器在内的各控制器的时钟同步系统中的时钟同步模块；输出时钟信号给包括本地控制器在内的各控制器中的时钟同步系统中的时钟诊断模块；
3）时钟诊断模块对接收到的来自包括本地控制器在内的各控制器中的时钟同步系统的时钟信号进行诊断，诊断输出各控制器时钟同步系统的状态信号，并将状态信号输出给本时钟同步系统的时钟同步模块，所述的状态信息标记各控制器时钟为“正常”或“异常”；
4）系统监测模块在时钟诊断模块工作时，对时钟诊断模块运行进行监测，如果时钟诊断模块功能异常，系统监测模块强制时钟诊断模块输出所有的状态信号置为异常，并进入下步骤；如果时钟诊断模块功能正常，系统自动将步骤3诊断的状态信息带入下一步骤；
5）系统检测模块对诊断模块发出的状态信号和时钟同步模块接收的状态信号的一致性进行比较，如果不一致，系统监测模块强制时钟同步模块将其接收到出错的状态信号置为异常，进入下一步骤；如果一致，系统自动将时钟同步模块接收的状态信号带入下一步骤；
6）时钟同步模块所包括的信号捕捉单元捕捉来自包括本地控制器在内的各控制器中的时钟同步系统的同步信号和来自时钟诊断模块的状态信号，传输给时钟同步模块的协处理器；协处理器根据同步信号触发中断信号，使处理器执行周期任务；
7）时钟同步模块所包括的时钟检测单元捕捉来自包括本地控制器在内的各控制器中的时钟同步系统的同步信号的周期，传输给时钟同步模块的协处理器；
8）协处理器分析接收到同步信号的周期，当诊断某个时钟同步系统周期为异常，而收到其状态信号是正常，协处理器强制将该时钟同步系统的状态信号置为异常；
9）协处理器根据经步骤8处理后的各时钟同步系统的状态信息进行基准源选择，基准源选择方式依照各控制器优先逻辑顺序选择最高优先级时钟同步系统的同步信号为基准信号，并将各时钟同步系统的状态信息上传处理器；
10）协处理器对比本地的同步信号和基准源的同步信号的周期，如果周期误差大于最大可允许误差，调整本地信号发生单元参数，使本地同步信号的周期与基准源同步信号的周期一致，返回步骤2；如周期误差小于最大可允许误差，系统进行下一步骤；
11）协处理器比较本地的同步信号和基准源的同步信号的相位是否一致，如果本地同步信号和基准同步信号的相位误差大于最大可允许误差，系统调整本地信号发生单元参数进行相位调整，使本地同步信号的与基准源同步信号的相位一致，系统返回步骤2；如果相位一致，系统直接返回步骤2。
所述本系统各控制器优先逻辑顺序是指本系统对各控制器分配统一顺序编码，各控制器在选择基准源参照时，自动优先选择排列在前且其时钟同步系统的状态信号为正常的控制器。
所述相位调整是指：在本地时钟同步系统在进入相位调整时，微调本地时钟同步系统的同步信号周期，当本地同步信号和基准同步信号的相位一致后，恢复本地同步信号周期。
所述状态信号由高、低电平表示，持续高电平视状态信号为正常，低电平视状态信号为异常。
所述多重冗余系统在完成基准选择后就已经进入同步状态，后续的周期和相位调整是为基准因异常而切换时，不对多重冗余系统造成干扰而服务的。
本发明用于多重冗余控制器的时钟同步控制，多重冗余控制器包括二个及以上的控制器，时钟同步控制系统由与控制器的数目相同的时钟同步系统组成，时钟同步系统均设置于各控制器内，各控制器通过同步信号线、时钟信号线相互通信连接。
处理器在接收到各时钟同步系统的状态后，会根据时钟同步系统的正常和异常状态的数量来执行：正常输出，故障申报或导向安全，可确保系统的可用性和安全性。
本发明的优点是：本发明的控制系统的时钟同步过程基本由协处理器来完成，大大减轻了处理器负担，使处理器更高效运行。且由于技术本身糅合了紧耦合时钟同步和松散耦合时钟同步的理论，其不仅为各同步模块提供了理想的同步时钟，使所有CPU工作在同一时钟节拍下，而且有效的抑制了共模故障的发生。从实现方式来说，本发明的软硬件结合的方式，使其不仅具有硬件方式的同步速度快，精度高的优点，也具有软件方式的灵活性，适用性和兼容性等优点。
附图说明
图1是本发明涉及的多重冗余系统中三重冗余系统的结构示意图。
图2是本发明涉及的时钟同步系统的一种结构示意图。
图3是本发明涉及的时钟同步系统的另一种结构示意图。
图4是本发明涉及的时钟同步系统使用三重冗余系统一种结构示意图。
图5是本发明的同步信号相位调整的一种波形示意图。
图6是本发明的工作流程图。
具体实施方式
为了更清楚地说明本发明实施例，下面结合附图对实施例作简单地介绍，附图用于阐述基本原理，从而仅仅阐述对于理解基本原理所需的方面。附图未按比例绘出。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供的控制系统和时钟同步方法应用于多重冗余系统中，该多重冗余系统是指包含两个或两个以上相互独立的控制器，且每个控制器包含一个时钟同步系统，本实施例以三重冗余系统为例进行介绍。
请参见图1，其示出了本发明在三重冗余系统中的整体结构示意图，其中每一个控制器（即控制器1、控制器2、控制器3）都包含一个独立的时钟同步系统，每个时钟同步系统的组成，请参见图2。控制器之间的时钟同步过程中会有同步信号和时钟信号的交互传输，以此来完成控制器之间的时钟同步。多重冗余系统的数据同步是通过各控制器之间的数据同步总线来完成的，本发明仅涉及多重冗余控制器的时钟同步控制系统及方法，所以就不多做阐述了。
请参见图2，其示出了本发明的时钟同步系统的结构示意图，包括：时钟同步模块101、时钟诊断模块102、系统监测模块103和处理器104。
时钟同步模块101，用于接收所有时钟同步系统的同步信号，并且以最高优先级时钟同步系统的同步信号为基准进行时钟调整，然后再发送本地同步信号。优先级等级最初由处理器启动时写入，在运行过程中一直选用最高优先级的时钟同步系统为基准，当最高优先级的时钟同步系统发生异常时，选择下一优先级的时钟同步系统为基准。时钟同步系统的状态判断，依据时钟诊断模块发送的状态信号进行。时钟信号是时钟同步模块以固有频率发送给本地时钟同步系统的和其他时钟同步系统的时钟诊断模块，以此来确保时钟同步模块工作正常。
本实施例中，时钟同步模块的结构示意图请参见图3，其包括：信号发生单元201，信号捕捉单元202，时钟检测单元203和协处理器204。
信号发生单元201，用于产生同步信号和时钟信号。时钟信号是由信号发生单元以固定时钟频率输出，频率的确定与控制周期有关。同步信号的初始频率也是由控制周期确定的，但当冗余系统中的基准源确定后，各个时钟同步系统的同步信号会与基准源的同步信号进行同步。
信号捕捉单元202，用于捕捉状态信号和来自所有时钟同步系统的同步信号的下降沿，并将相关数据上传给协处理器。本实施例中，信号捕捉单元捕捉的是控制器1、控制器2和控制器3的状态信号和同步信号的下降沿。信号捕捉单元是以计数时钟的方式不停的计数，当发现同步信号的下降沿时，会将当前的计数值保存。而对于状态信号，其持续高电平视为正常，低电平视为异常，且会通过协处理器上传给处理器。
时钟检测单元203，用于对各时钟同步系统输出的同步信号的周期进行检测，并将相关信息保存。本实施例中，时钟检测单元检测的是控制器1、控制器2和控制器3同步信号。其工作原理与信号捕捉单元202类似，以计数时钟的方式记录同步信号的两个下降沿之间的周期计数，并保存计数值。
协处理器204，用于对时钟同步模块的信号发生单元201、信号捕捉单元202和时钟检测单元203所记录的信息进行逻辑判断，完成优选逻辑和同步逻辑，并向处理器上传各时钟同步系统的状态信息和触发周期任务中断。
其中，优选逻辑是指所有时钟同步系统都遵循控制器1（正常）> 控制器2（正常）>控制器3（正常），也即当控制器1的时钟同步系统是正常，基准信号源将一直是控制器1。当控制器1的时钟同步系统异常时，控制器2成为基准信号源，当控制器1和控制器2的时钟同步系统都异常时，控制器3成为基准信号源。但是，当所有的控制器的时钟同步系统都异常时，将不再进行优选逻辑。当控制器由异常恢复到正常后，等保护时间过后，优先级也将恢复。
在执行优选逻辑前，协处理器204还会对捕捉到的状态信号和同步信号的周期进行检测。状态信号的检测是指判断其是否是由异常变为正常的，如果是协处理器204将会将此状态信号代表的时钟同步系统置为静默，以确保系统不会产生因高优先级的时钟同步系统的恢复所导致的系统抖动。置为静默的时钟同步系统，是强制使其状态置为异常，在经过最大同步时间（系统同步所需的最长时间）后，恢复为正常的状态。同步信号的周期的检测是指判断同步信号的周期是否异常，如果诊断为异常而接收到的状态信号是正常，协处理器也会强制将该时钟同步系统的状态信号置为异常。
同时，当协处理器204完成优选逻辑后，同步逻辑开始执行。首先协处理器204会根据时钟检测单元保存的各时钟同步系统的同步信号的周期计数，当两者之间误差大于容忍值时，调整本地时钟同步系统的信号发生单元的同步信号产生参数，使本地同步信号和基准源的同步信号的周期一致。当两者之间误差小于容忍值时，进入相位调整模式。
进一步，当进入相位调整模式后，协处理器204会根据信号捕捉单元202保存的各时钟同步系统的同步信号的下降沿计数，对比本地同步信号和基准源的同步信号，来完成本地同步信号与基准源的同步信号的同步，请参见图5，其描述了同步信号的相位调整的一种波形示意图。根据图5所示，相位调整分两种情况：（1）当本地同步信号和基准同步信号的周期都为10，且本地同步信号落后于基准同步信号时，修改本地同步信号周期为9（修改幅度小于同步信号周期误差容忍值），几个周期后，当本地同步信号和基准同步信号的下降沿对齐时，恢复本地同步信号的周期为10，此时本地同步信号与基准同步信号完成了同步。（2）当本地同步信号和基准同步信号的周期都为10，且本地同步信号超前于基准同步信号时，修改本地同步信号周期为11（修改幅度小于同步信号周期误差容忍值），几个周期后，当本地同步信号和基准同步信号的下降沿对齐时，恢复本地同步信号的周期为10，此时本地同步信号与基准同步信号完成了同步。
时钟诊断模块102，用于对各时钟同步系统发送来的时钟信号进行诊断，并且根据诊断结果（正常或异常），通过发送状态信号告知时钟同步模块各时钟同步系统的状态。
本实施例中，时钟诊断模块的结构示意图请参见图3，其包括：时钟诊断单元205和状态信号发生单元206。
时钟诊断单元205，用于对接收到的来自各时钟同步系统的时钟信号进行诊断。其工作原理与时钟检测单元203相同，但实现方式和设备略有不同。时钟诊断单元对接收到的来自各时钟同步系统的时钟信号以计数时钟的方式进行周期记录，并与本地预存的周期计数进行比较。当误差大于最大允许误差时，视为此时钟同步系统异常；当误差小于最大允许误差时，视为此时钟同步系统正常。最后将诊断结果传给状态信号发生单元206。
状态信号发生单元206，用于根据各时钟同步系统的时钟信号的诊断结果，发送各时钟同步系统的状态信号给本时钟同步系统的时钟同步模块101。其输出信号为持续高电平或持续低电平；持续高电平表示状态信号所代表的时钟同步系统正常，反之，持续低电平表示状态信号所代表的时钟同步系统异常。但当系统监测模块103检测到时钟诊断模块102发生异常，状态信号发生单元206会将所有发出的状态信号置为低电平。
系统监测模块103，用于检测时钟诊断模块102的功能和保证时钟同步模块101接收到的状态信号与时钟诊断模块102发送的状态信号保持一致。
本实施例中，系统监测模块103的结构示意图请参见图3，其包括：输出回检单元207和功能检测单元208。
输出回检单元207，用于检测时钟诊断模块102发出的状态信号和时钟同步模块101接收的状态信号是否一致。当时钟诊断模块102发出的状态信号和时钟同步模块101接收的状态信号不一致时，输出回检单元207会强制使此状态信号置为异常。反之，当时钟诊断模块102发出的状态信号和时钟同步模块101接收的状态信号一致时，则不做处理。
功能检测单元208，用于检测时钟诊断模块102的工作状态。当检测到时钟诊断模块102功能出现异常时，功能检测单元208会强制使所有状态信号置为异常。
处理器104，用于获取时钟同步模块101发送的中断信号以执行周期任务，并且会接收时钟同步模块101上传的各时钟同步系统的状态。当所有的时钟同步系统都正常时，处理器正常执行周期任务；当有1个时钟同步系统异常时，处理器正常执行周期任务，并触发警告故障指示；当有2个时钟同步系统异常时，处理器正常执行周期任务，并触发危险故障指示；当所有时钟同步系统异常时，处理器不再执行周期任务，系统进入安全模式。
请参见图6，其示出了本发明的工作流程示意图，也即本发明涉及的时钟同步方法的具体步骤，进一步阐述如下：
步骤601，各控制器上电启动，完成初始化，使时钟同步系统开始工作，处理器104对时钟同步模块101写入本地优先级等级，进入步骤602。
步骤602，时钟同步模块101发出同步信号和时钟信号，进入步骤603。
步骤603，时钟诊断模块102通过系统监测模块103发送的功能检测结果信息判断本身是否正常，如果时钟诊断模块102正常，；如果时钟诊断模块102异常，进入步骤605。
步骤604，时钟诊断模块102检测接收到的来自各时钟同步系统的时钟信号是否正常。如果时钟信号正常，进入步骤606；如果时钟信号异常，进入步骤607
步骤605，时钟诊断模块102输出所有状态信号异常，而且系统监测模块102也会强制使所有状态信号置为异常，以防止时钟诊断模块102异常导致输出出错，进入步骤608。
步骤606，时钟诊断模块102输出状态为正常的状态信号，进入步骤608。
步骤607，时钟诊断模块102输出状态为异常的状态信号，进入步骤608。
步骤608，系统监测模块103的输出回检单元对时钟诊断模块102发出的状态信号和时钟同步模块101接收到的状态信号进行一致性检测。如果时钟诊断模块102发出的状态信号和时钟同步模块101接收到的状态信号不一致，进入步骤609；如果时钟诊断模块102发出的状态信号和时钟同步模101块接收到的状态信号一致，进入步骤610。
步骤609，系统监测模块103将强制使出错状态信号置为异常，进入步骤610。
步骤610，检测是否捕捉到状态信号，并将信息保存，进入步骤611。
步骤611，检测状态信号是否发生了由异常变为正常的跳变。如果状态信号确实由异常变为正常，进入步骤612；如果状态信号不是由异常变为正常，进入步骤613。
步骤612，使此由异常变为正常的状态信号所代表的时钟同步系统进入静默模式，进入步骤613。
步骤613，检测是否捕捉到同步信号的下降沿和检测同步信号的周期，并将信息保存；协处理器以同步信号的下降沿触发处理器周期任务中断；进入步骤614。
步骤614，检测同步信号的周期的检测结果是否与状态信号表述一致。如果同步信号的周期检测的结果与状态信号的表述不一致，进入步骤615；如果同步信号的周期检测的结果与状态信号的表述一致，进入步骤616。
步骤615，协处理器204将强制使同步信号周期异常的时钟同步系统的状态信号置为异常，进入步骤616。
步骤616，协处理器204开始执行优选逻辑，以完成基准源的选择，进入步骤617。
步骤617，协处理器204开始执行同步逻辑，判断本地同步信号的周期是否与基准源的同步信号的周期一致。如果本地同步信号的周期与基准源的同步信号的周期的误差大于容忍值，进入步骤618；如果本地同步信号的周期与基准源的同步信号的周期的误差小于容忍值，进入步骤619。
步骤618，修改本地同步信号参数，使其周期与基准源的同步信号的周期一致，进入步骤602。
步骤619，判断本地同步信号的相位是否与基准源的同步信号的相位一致。如果本地同步信号的相位与基准源的同步信号的相位的误差小于容忍值，进入步骤602；如果本地同步信号的相位与基准源的同步信号的相位的误差大于容忍值，进入步骤620。
步骤620，进入相位调整模式，进入步骤602。
请参见图4，其示出了本发明的时钟同步系统使用三重冗余系统一种结构示意图，并且标示出了各时钟同步系统之间的信号交互情况，在此不再多做阐述。
综上所述，本发明实施例公开了一种应用于多重冗余系统的时钟同步方法，其结合紧耦合和松散耦合时钟同步的理论，以软硬件结合的实施方式，实现了具有同步速度快，精度高，灵活性高且能提供各冗余模块理想同步时钟的时钟同步方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。