鳍式场效应晶体管的形成方法.pdf

一种鳍式场效应晶体管的形成方法，包括：提供衬底，衬底上具有第一鳍部；形成横跨第一鳍部的栅极，栅极覆盖部分第一鳍部的顶部和侧壁；形成覆盖衬底和栅极的保护层；在保护层上形成图案化的掩膜层，图案化的掩膜层露出第一鳍部位置处的保护层；在同一工艺中去除覆盖第一鳍部位置处的保护层和图案化的掩膜层，形成图案化的保护层，图案化的保护层露出第一鳍部及其上的栅极；加热衬底，之后以图案化的保护层为掩膜，对栅极两侧第一鳍部进行离子注入，形成源极和漏极；去除图案化的保护层。采用本发明方法实现了经过离子注入后的第一鳍部中的非晶态硅的含量有所减小或非晶态硅层有所减薄的目的，进而提高了后续形成的第一鳍式场效应晶体管的性能。

1.  一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述衬底上具有第一鳍部；
形成横跨所述第一鳍部的栅极，所述栅极覆盖部分所述第一鳍部的顶部和侧壁；
形成覆盖所述衬底和栅极的保护层；
在所述保护层上形成图案化的掩膜层，所述图案化的掩膜层露出所述第一鳍部位置处的保护层；
在同一工艺中去除覆盖所述第一鳍部位置处的保护层和图案化的掩膜层，形成图案化的保护层，所述图案化的保护层露出所述第一鳍部及其上的栅极；
加热所述衬底，之后以所述图案化的保护层为掩膜，对所述栅极两侧的第一鳍部进行离子注入，形成源极和漏极；
去除所述图案化的保护层。

2.  如权利要求1所述的形成方法，其特征在于，形成覆盖所述衬底和栅极的保护层之前还包括下列步骤：
在所述半导体衬底上形成与第一鳍部相邻的第二鳍部，所述第一鳍部用于形成第一类型晶体管，第二鳍部用于形成第二类型晶体管；
所述栅极还横跨所述第二鳍部，覆盖部分所述第二鳍部的顶部和侧壁；
形成覆盖所述衬底、第一鳍部、第二鳍部和栅极的保护层；
在所述保护层上形成图案化的掩膜层，所述图案化的掩膜层露出所述第一鳍部位置处的保护层，覆盖所述第二鳍部位置处的保护层；
去除覆盖所述第一鳍部位置处的保护层和图案化的掩膜层，形成图案化的保护层，所述图案化的保护层露出所述第一鳍部及其上的栅极，覆盖所述第二鳍部及其上的栅极；
加热所述衬底，以所述图案化的保护层为掩膜，对所述栅极两侧的第一鳍部进行离子注入，形成源极和漏极；
去除图案化的保护层。

3.  如权利要求1所述的形成方法，其特征在于，所述保护层的材料为非晶碳，所述图案化的掩膜层材料为光刻胶。

4.  如权利要求3所述的形成方法，其特征在于，所述形成保护层的方法为沉积或旋涂。

5.  如权利要求3所述的形成方法，其特征在于，所述图案化的掩膜层与所述保护层的厚度比为0.45:1～0.9:1。

6.  如权利要求3所述的形成方法，其特征在于，去除覆盖所述第一鳍部位置处的保护层和图案化的掩膜层的方法为等离子体干法刻蚀。

7.  如权利要求3所述的形成方法，其特征在于，去除图案化的保护层的方法为等离子体干法刻蚀。

8.  如权利要求6或7所述的形成方法，其特征在于，所述干法刻蚀的刻蚀气体包含氧气。

9.  如权利要求6或7所述的形成方法，其特征在于，所述干法刻蚀的刻蚀气体为二氧化硫和氧气的混合气体，所述二氧化硫与所述氧气的体积比为1:10～10:1。

10.  如权利要求1所述的形成方法，其特征在于，所述加热所述衬底，所述加热温度大于等于300摄氏度。

11.  如权利要求2所述的形成方法，其特征在于，所述第一类型晶体管为NMOS鳍式场效应晶体管，所述离子注入为磷离子、砷离子或者锑离子注入。

12.  如权利要求2所述的形成方法，其特征在于，所述第一类型晶体管为PMOS鳍式场效应晶体管，所述离子注入为硼离子或者镓离子注入。

鳍式场效应晶体管的形成方法
技术领域
本发明涉及半导体领域，尤其涉及鳍式场效应晶体管的形成方法。
背景技术
随着半导体产业向更低的技术节点的发展，渐渐开始从平面CMOS晶体管向三维FinFET（3D鳍式场效应晶体管）器件结构的过渡。FinFET中，栅极结构至少可以从两侧对沟道进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应。而且相对其它器件具有更好的与现有的集成电路生产技术的兼容性。
现有的鳍式场效应晶体管（FinFET）的结构，请参照图1，包括：半导体衬底10；位于半导体衬底10上的掩埋氧化层（BOX，Buried Oxide）11；在所述掩埋氧化层11上形成有凸起结构，所述凸起结构为FinFET的鳍（Fin）部12，鳍部12沿X方向延伸；栅极结构，沿Y方向（其中，X方向垂直于Y方向）横跨在鳍部12上，所述栅极结构覆盖鳍部12的顶部和侧壁，栅极结构包括栅介质层（未示出）和位于栅介质层上的栅极13。鳍部12的顶部以及两侧的侧壁与栅极结构相接触的部分均为沟道区，FinFET相当于具有多个栅极，有利于增大驱动电流，改善器件性能。
现有技术中的鳍式场效应晶体管的形成方法如下：
在所述半导体衬底10上形成有鳍部12。接着，形成栅极13，横跨在鳍部12上，并且鳍部12的顶部及侧壁与栅极13接触。然后，形成图案化的光刻胶，所述图案化的光刻胶露出鳍部12及其上的栅极部分，最后，对栅极13两侧的鳍部12进行离子注入形成源极和漏极。
但是，现有技术中的鳍式场效应晶体管（FinFET）的性能比较差。
发明内容
本发明解决的问题是现有技术中的鳍式场效应晶体管的性能比较差。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：
提供半导体衬底，所述衬底上具有第一鳍部；
形成横跨所述第一鳍部的栅极，所述栅极覆盖部分所述第一鳍部的顶部和侧壁；
形成覆盖所述衬底和栅极的保护层；
在所述保护层上形成图案化的掩膜层，所述图案化的掩膜层露出所述第一鳍部位置处的保护层；
在同一工艺中去除覆盖所述第一鳍部位置处的保护层和图案化的掩膜层，形成图案化的保护层，所述图案化的保护层露出所述第一鳍部及其上的栅极；
加热所述衬底，之后以所述图案化的保护层为掩膜，对所述栅极两侧的第一鳍部进行离子注入，形成源极和漏极；
去除所述图案化的保护层。
可选的，形成覆盖所述衬底和栅极的保护层之前还包括下列步骤：
在所述半导体衬底上形成与第一鳍部相邻的第二鳍部，所述第一鳍部用于形成第一类型晶体管，第二鳍部用于形成第二类型晶体管；
所述栅极还横跨所述第二鳍部，覆盖部分所述第二鳍部的顶部和侧壁；
形成覆盖所述衬底、第一鳍部、第二鳍部和栅极的保护层；
在所述保护层上形成图案化的掩膜层，所述图案化的掩膜层露出所述第一鳍部位置处的保护层，覆盖所述第二鳍部位置处的保护层；
去除覆盖所述第一鳍部位置处的保护层和图案化的掩膜层，形成图案化的保护层，所述图案化的保护层露出所述第一鳍部及其上的栅极，覆盖所述第二鳍部及其上的栅极；
加热所述衬底，以所述图案化的保护层为掩膜，对所述栅极两侧的第一鳍部进行离子注入，形成源极和漏极；
去除图案化的保护层。
可选的，所述保护层的材料为非晶碳，所述图案化的掩膜层材料为光刻 胶。
可选的，所述形成保护层的方法为沉积或旋涂。
可选的，所述图案化的掩膜层与所述保护层的厚度比为0.45:1～0.9:1。
可选的，去除覆盖所述第一鳍部位置处的保护层和图案化的掩膜层的方法为等离子体干法刻蚀。
可选的，去除图案化的保护层的方法为等离子体干法刻蚀。
可选的，所述干法刻蚀的刻蚀气体包含氧气。
可选的，所述干法刻蚀的刻蚀气体为二氧化硫和氧气的混合气体，所述二氧化硫与所述氧气的体积比为1:10～10:1。
可选的，所述加热所述衬底，所述加热温度大于等于300摄氏度。
可选的，所述第一类型晶体管为NMOS鳍式场效应晶体管，所述离子注入为磷离子、砷离子或者锑离子注入。
可选的，所述第一类型晶体管为PMOS鳍式场效应晶体管，所述离子注入为硼离子或者镓离子注入。
与现有技术相比，本发明的技术方案具有以下优点：
形成图案化的保护层，所述图案化的保护层露出第一鳍部及其上的栅极。加热所述衬底，对栅极两侧的第一鳍部进行高温离子注入形成源极和漏极时，第一鳍部内的非晶态硅的含量有所减小或者使得第一鳍部内的非晶态硅层的厚度有所减薄。此时，如果直接采用图形化的掩膜层覆盖衬底其他部分，图案化的掩膜层会随着温度的增加，流动性增强，从而无法确保在进行离子注入的工艺过程中，被图案化的掩膜层覆盖的衬底其他部分不会被离子注入，严重时，图案化的掩膜层会熔化，熔化后的图案化掩膜层会污染衬底，从而影响后续半导体器件的形成。而本发明采用对温度不敏感的图案化的保护层覆盖衬底其他部分，露出第一鳍部及其上的栅极。衬底温度升高时，保护层不会产生流动，甚至不会熔化，因此对栅极两侧的第一鳍部进行离子注入时可以防止衬底的其他部分被离子注入，进而防止了衬底的其他部分不会被熔化的掩膜层污染。从而实现了经过离子注入后的第一鳍部中的非晶态硅的含 量有所减小或非晶态硅层有所减薄的目的，进而提高了后续形成的第一鳍式场效应晶体管的性能。
附图说明
图1是现有技术中的鳍式场效应晶体管的立体结构示意图；
图2是本发明具体实施例中的具有第一鳍部和第二鳍部的半导体衬底的立体结构示意图；
图3至图5是沿图2的AA方向形成的第一类型鳍式场效应晶体管的剖面结构示意图；
图6是随离子注入温度的升高，第一鳍部中的非晶化硅层厚度曲线示意图。
具体实施方式
现有技术中的鳍式场效应晶体管（FinFET）的性能比较差的原因如下：
形成栅极结构后，对栅极结构两侧的鳍部进行离子注入形成源极和漏极时，离子注入过程会使得鳍部12中的单晶态硅转化为非晶态硅，随着离子注入过程的持续，非晶态硅层的厚度会大幅度增加，严重时，会使得鳍部12内部都变为非晶态硅。与单晶态硅相比，非晶态硅的晶粒大小不均匀，排列杂乱无章，因此，由非晶态硅组成的鳍部阻值比较大。另外，由非晶态硅组成的鳍部阻值或其他物理性质也较难确定，从而使得后续形成的鳍式场效应晶体管的整个物理性能较难控制，从而使形成的鳍式场效应晶体管的性能比较差。而且，随着半导体工艺的发展，为了提高栅极结构对沟道的控制能力，鳍部会越来越薄，因此上述缺陷对于越来越薄的鳍部影响会越明显。
因此，本发明提供一种鳍式场效应晶体管的形成方法。可以提高后续形成的鳍式场效应晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。具体如下：
参考图2，执行步骤S11，提供半导体衬底，所述衬底上具有第一鳍部201和第二鳍部202，所述第一鳍部用于形成第一类型晶体管，所述第二鳍部用于 形成第二类型晶体管，所述第一类型与第二类型相反。
其中，半导体衬底的具体形成方法如下：提供硅层200。其他实施例中，还可以提供包括Ⅲ-Ⅴ族元素化合物层（如砷化镓、磷化铟、氮化镓等）、碳化硅、锗硅、绝缘体上硅锗或其叠层结构，或金刚石层，或者本领域技术人员公知的其他半导体层，然后，在硅层200的顶部形成图案化的光刻胶，所述图案化的光刻胶定义第一鳍部前体和第二鳍部前体的位置，以图案化的光刻胶为掩膜，刻蚀部分厚度的硅层200，形成第一鳍部前体和第二鳍部前体。第一鳍部前体和第二鳍部前体沿X方向延伸。其中，第一鳍部前体用于形成第一鳍部，第一鳍部用于形成第一类型晶体管，第二鳍部前体用于形成第二鳍部，第二鳍部用于形成第二类型晶体管。接着，去除图案化的光刻胶。
形成第一鳍部前体和第二鳍部前体后，在硅层200上形成低于第一鳍部前体和第二鳍部前体的绝缘层203。形成绝缘层203后，第一鳍部201和第二鳍部202也就形成了。其中，绝缘层203用于将第一鳍部201和第二鳍部202进行隔离，所述绝缘层203的材料为氧化硅。所述绝缘层203的形成方法为本领域技术人员熟知技术，在此不再赘述。
其他实施例中，半导体衬底还可以为绝缘体上硅（SOI），包括：底部硅层、位于底部硅层上的绝缘层、位于绝缘层上的顶部硅层（未示出）。其中，所述绝缘层为氧化层，起到半导体器件之间的绝缘作用。刻蚀顶部硅层至暴露绝缘层形成第一鳍部和第二鳍部。
接着，继续参考图2，执行步骤S12，形成横跨所述第一鳍部201和第二鳍部202的栅极204，所述栅极204覆盖部分所述第一鳍部201的顶部和侧壁，第二鳍部202的顶部和侧壁。
本实施例中，栅极204沿Y方向（其中，X方向垂直于Y方向）横跨在第一鳍部201和第二鳍部202上。所述栅极204的材料为多晶硅。但不限于多晶硅，也可以为本领域技术人员所知的其他材料。形成栅极204的方法，可以使用化学气相沉积，具体工艺为本领域技术人员所熟知，不再详述。本实施例中，在栅极204和衬底之间还具有栅介质层（图未示）。
接着，结合参考图2和图3，执行步骤S13，形成覆盖所述衬底、第一鳍 部201、第二鳍部202和栅极204的保护层205。
本实施例中，保护层205的材料为非晶碳（amorphous carbon）。形成保护层205的方法为沉积或旋涂，厚度为500埃～2000埃。保护层205的材料之所以是非晶碳，原因如下：后续加热衬底的步骤中，非晶碳的流动性不会增加或者非晶碳不会发生熔化。当然，其他实施例中，保护层也可以是满足上述条件的其他的本领域技术人员熟知材料。
接着，继续参考图2和图3，执行步骤S14，在所述保护层205上形成图案化的掩膜层206，所述图案化的掩膜层206露出所述第一鳍部201位置处的保护层205，覆盖所述第二鳍部202位置处的保护层205。
本实施例中，图案化的掩膜层206为光刻胶。图案化的掩膜层206覆盖第二鳍部202位置处的保护层205，同时露出所述第一鳍部201位置处的保护层205，这时，位于第一鳍部201及其上的栅极204被露出，位于第二鳍部202及其上的栅极204被覆盖。形成图案化的掩膜层206的方法可以为现有的光刻技术，纳米喷印成像技术（NIL，nano injection lithography）、纳米压印技术（nano-imprint）中一种、两种或三种。
接着，参考图2至图4，执行步骤S15，在同一工艺中去除覆盖所述第一鳍部201位置处的保护层205和图案化的掩膜层206，形成图案化的保护层207，所述图案化的保护层207露出所述第一鳍部201及其上的栅极204，覆盖所述第二鳍部202及其上的栅极。
本实施例中，去除覆盖所述第一鳍部201位置处的保护层205和图案化的掩膜层206的方法为等离子体干法刻蚀。由于非晶碳与光刻胶的刻蚀选择比很接近，因此，等离子体干法刻蚀去除覆盖第一鳍部201位置处的保护层205的过程中，覆盖在保护层205上的图案化的掩膜层206同时也会被刻蚀。但是，本实施例中，去除覆盖第一鳍部201位置处的保护层205后，必须将覆盖在保护层205上的图案化的掩膜层206去除干净。原因如下：后续加热衬底的步骤中，如果在图案化的保护层207上具有残留的图案化的掩膜层206，残留的所述掩膜层206的流动性会随衬底温度的升高而快速增加，甚至会熔化，会造成衬底的污染，从而影响后续的半导体器件的形成。
因此，本实施例中，若想实现同时去除覆盖第一鳍部201位置处的保护层205和覆盖在保护层205上图案化的掩膜层206的目的。需要满足以下条件：图案化的掩膜层206与保护层205的厚度比为0.45:1～0.9:1。其中，同时去除覆盖第一鳍部201位置处的保护层205和覆盖在保护层205上图案化的掩膜层206工艺为等离子体干法刻蚀，具体条件为：所述刻蚀气体包含氧气，氧气的流量为100～5000sccm，激发功率为100～2000W，偏置功率为0～500W，刻蚀温度为35～250℃，刻蚀时间为5s～200s。本实施例中，刻蚀气体具体为二氧化硫和氧气的混合气体，所述二氧化硫与所述氧气的体积比为1:10～10:1。在其他实施例中，刻蚀气体也可以为氯气和氧气的混合气体、氧气和氮气的混合气体。
本实施例中，刻蚀去除覆盖第一鳍部201位置处的保护层205后，会出现两种情况：第一种情况是：图案化的掩膜层206会被恰好完全刻蚀。第二种情况是：除了图案化的掩膜层206被完全刻蚀外，覆盖第二鳍部202位置处的保护层205也会被少量过刻蚀，也就是说，图案化的保护层207会被少量过刻蚀。即使是第二种情况发生，在后续的离子注入的过程中，剩余厚度的图案化的保护层207也能够保护其下的第二鳍部202不被离子注入。
本实施例中，图案化的掩膜层206与保护层205的厚度比之所以为0.45:1～0.9:1，是因为：图案化的掩膜层206与保护层205的厚度比如果太大，等离子体干法刻蚀工艺去除保护层205后，图案化的掩膜层206仍有残留，后续加热衬底及对第一鳍部201进行离子注入时，残留的图案化的掩膜层206的流动性随衬底的加热温度的增加而变大，甚至会熔化，对半导体衬底造成污染，影响后续器件的形成。图案化的掩膜层206与保护层205的厚度比如果太小，等离子体干法刻蚀工艺去除保护层205后，对图案化的掩膜层206过刻蚀太严重，从而使得图案化的掩膜层206下面的保护层205的厚度减薄太多。后续加热衬底及对第一鳍部201进行离子注入时，形成的图案化的保护层太薄不足以很好的保护第二鳍部202不被离子注入。
接着，继续参考图4，执行步骤S16，加热所述衬底，之后以所述图案化的保护层207为掩膜，对所述栅极204两侧的第一鳍部201进行离子注入，形成源极和漏极。
本实施例中，加热衬底的温度为大于等于300摄氏度，也就是说对栅极两侧的第一鳍部201进行离子注入时的温度为大于等于300摄氏度。之所以将衬底加热至300摄氏度之上，原因如下：
参考图6，图6是随离子注入温度的升高，第一鳍部中的非晶化硅层厚度曲线示意图，曲线A为注入能量为20KeV、注入剂量为1E15/cm2的磷（P）离子注入曲线；曲线B为注入能量为20KeV、注入剂量为1E15/cm2的硼（B）离子注入曲线；曲线C为注入能量为20KeV、注入剂量为1E15/cm2的砷（As）离子注入曲线。通过这三条曲线可以看出，随着离子注入温度的升高，也就是半导体衬底温度的升高，第一鳍部中的非晶化层厚度是减薄的。尤其当离子注入的温度为300摄氏度或以上时，第一鳍部中的非晶化层的厚度几乎为零。因此，在300摄氏度或以上对第一鳍部201进行离子注入时，第一鳍部201内部的单晶态硅很少会或几乎不会转化为非晶态硅。从而使得离子注入后的第一鳍部201的阻值减小，而且第一鳍部201的阻值容易确定。进而提高了后续形成的第一鳍式场效应晶体管的性能。
当然，其他实施例中，当衬底的加热温度为300摄氏度以下时，也可以减薄第一鳍部中的非晶化层厚度。而且随着温度的升高，减薄第一鳍部中的非晶化层的厚度越大。
需要说明是：现有技术中，第一类型晶体管的源极和漏极的方法如下：常温下，采用图案化的掩膜层覆盖第二鳍部及其上的栅极。然后对栅极两侧的第一鳍部直接进行离子注入。本实施例中，在现有技术提供的条件下，如果直接加热衬底至300摄氏度或300摄氏度以上，图案化的掩膜层直接被熔化，从而无法确保被图案化的掩膜层覆盖的第二鳍部不被离子注入。另外，熔化的图案化的掩膜层会污染衬底，从而使得在该衬底上形成的器件性能不高。
因此，本实施例中，参考图4，加热衬底至300摄氏度或300摄氏度以上，对所述栅极两侧的第一鳍部201进行离子注入形成源极和漏极时，采用图案化的保护层207保护其覆盖的位置不被注入。也就是说，图案化的保护层207对温度不敏感，不会随衬底温度的升高而流动性增加，更不会熔化，能够很好的保护其覆盖的第二鳍部202及其上栅极204不被离子注入。
本实施例中，如果第一类型晶体管为NMOS鳍式场效应晶体管，对栅极204两侧的第一鳍部201注入的离子为磷离子、砷离子或者锑离子。第二类型晶体管可以为PMOS鳍式场效应晶体管，当然，在其他实施例中，第二类型晶体管可以为NMOS鳍式场效应晶体管。如果第一类型晶体管为PMOS鳍式场效应晶体管，对栅极204两侧的第一鳍部201注入的离子为硼离子或者镓离子，第二类型晶体管为NMOS鳍式场效应晶体管，当然，在其他实施例中，第二类型晶体管可以为PMOS鳍式场效应晶体管。
最后，结合参考图4和图5，执行步骤S17，去除所述图案化的保护207。
本实施例中，去除图案化的保护层207的方法为等离子体干法刻蚀，具体工艺与去除覆盖第一鳍部201位置处的保护层205和覆盖在保护层205上图案化的掩膜层206的去除工艺相同。具体条件为：所述刻蚀气体包含氧气，氧气的流量为100～5000sccm，激发功率为100～2000W，偏置功率为0～500W，刻蚀温度为35～250℃，刻蚀时间为5s～200s。
去除图案化的保护层207后，此时，形成了第一类型晶体管。接着，可以参考形成第一类型晶体管的方法，对栅极204两侧的第二鳍部202进行离子注入形成第二类型晶体管的源极和漏极，进而形成第二类型晶体管。
其他实施例中，如果半导体衬底上除了具有第一鳍部外，还具有其他半导体器件，形成第一类型晶体管的方法与上一实施例的区别如下：保护层覆盖整个衬底时，还包括覆盖衬底上的所述其他半导体器件，接着，在所述保护层上形成图案化的掩膜层，所述图案化的掩膜层露出所述第一鳍部位置处的保护层。后续形成第一类型晶体管的方法可以参考上一实施例。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。