存储器系统和包括所述存储器系统的用户装置.pdf

提供了一种存储器系统和包括所述存储器系统的用户装置。在一个实施例中，方法包括：接收用于从存储器的存储器区域读取数据的读取请求；确定存储器区域的标识符是否存储在特性表的多个条目中的一个条目中。所述多个条目中的每个条目与不同范围的至少一个存储器区域特性相关联，并且所述多个条目中的每个条目与不同的读取条件信息相关联。所述方法还包括：如果所述确定步骤确定存储器区域的标识符存储在特性表的多个条目中的一个条目中，则获得与存储了存储器区域的标识符的条目相关联的读取条件信息；控制存储器使用获得的读取条件信息从存储器区域读取数据。

权利要求书
1.  一种从存储器读取的方法，包括：
接收用于从存储器的存储器区域读取数据的读取请求；
确定存储器区域的标识符是否存储在特性表的多个条目中的一个条目 中，其中，所述多个条目中的每个条目与不同范围的至少一个存储器区域特 性相关联，并且所述多个条目中的每个条目与不同的读取条件信息相关联；
如果所述确定步骤确定所述存储器区域的标识符存储在特性表的多个条 目中的一个条目中，则获得与存储了所述存储器区域的标识符的条目相关联 的读取条件信息；
控制存储器使用获得的读取条件信息从存储器区域读取数据。

2.  如权利要求1所述的方法，还包括：
随着存储器区域的存储器区域特性的改变，将所述存储器区域的标识符 移动到特性表中的多个条目中的一个不同的条目。

3.  如权利要求1所述的方法，其中，存储器区域特性是自存储器区域被 最后编程后的持续时间。

4.  如权利要求1所述的方法，其中，存储器区域特性是存储器区域被最 后编程的时间。

5.  如权利要求1所述的方法，其中，读取条件信息包括用于进行读取操 作的驱动电压。

6.  如权利要求1所述的方法，其中，读取条件信息包括用于进行读取操 作的感测条件信息。

7.  如权利要求6所述的方法，其中，感测条件信息包括位线开发时间、 位线预充电时间和感测界限中的至少一个。

8.  如权利要求1所述的方法，还包括：
如果所述确定步骤确定所述存储器区域的标识符未存储在特性表中，则 控制存储器基于默认的读取条件信息从存储器区域读取数据。

9.  如权利要求1所述的方法，其中，所述存储器区域的标识符是与存储 器区域相关联的物理地址。

10.  如权利要求1所述的方法，其中，存储器区域是页、块、多个块和 芯片之一。

11.  如权利要求1所述的方法，还包括：
基于以下项中的至少一个选择性地改变特性表中的多个条目的数量：与 存储器区域相关联的字线的位置、与存储器区域相关联的编程和擦除周期计 数、存储器内的存储器区域的位置、存储器区域中的存储器单元的类型、以 及存储器区域中的存储器单元的阈值电压分布的期望宽度。

12.  如权利要求1所述的方法，还包括：
基于以下项中的至少一个选择性地改变与特性表中的多个条目中的至少 一个条目相关联的存储器区域特性的范围：与存储器区域相关联的字线的位 置、与存储器区域相关联的编程和擦除周期计数、存储器内的存储器区域的 位置、存储器区域中的存储器单元的类型、以及存储器区域中的存储器单元 的阈值电压分布的期望宽度。

13.  如权利要求1所述的方法，还包括：
当存储器区域的存储器区域特性不再落入与所述多个条目相关联的存储 器区域特性的范围中的任何范围内时，从特性表移除标识符。

14.  如权利要求1所述的方法，还包括：
基于存储器区域的存储器区域特性，将所述存储器区域的标识符存储在 特性表的多个条目中的一个条目中。

15.  如权利要求14所述的方法，还包括：
响应于对存储器区域的编程操作，执行所述存储步骤。

16.  如权利要求14所述的方法，还包括：
确定存储器区域的存储器单元条件是否使存储器区域适合读取条件管 理；
如果确定存储器区域适合读取条件管理，则执行所述存储步骤。

17.  如权利要求16所述的方法，其中，基于与存储器区域相关联的字线 的位置，确定存储器区域是否适合读取条件管理。

18.  如权利要求16所述的方法，其中，基于与存储器区域相关联的编程 和擦除周期计数，确定存储器区域是否适合读取条件管理。

19.  如权利要求16所述的方法，其中，基于存储器内的存储器区域的位 置，确定存储器区域是否适合读取条件管理。

20.  如权利要求16所述的方法，其中，基于存储器区域中的存储器单元 的阈值电压分布的宽度，确定存储器区域是否适合读取条件管理。

21.  如权利要求16所述的方法，其中，基于存储器区域中的存储器单元 的类型，确定存储器区域是否适合读取条件管理。

22.  如权利要求21所述的方法，其中，如果存储器中的存储器单元的类 型是多级，则确定存储器区域适合读取条件管理，如果存储器中的存储器单 元的类型是单级，则确定存储器区域不适合读取条件管理。

23.  如权利要求1所述的方法，其中，存储器是垂直NAND。

24.  如权利要求1所述的方法，其中，存储器的存储器单元是电荷撷取 型。

25.  一种管理读取条件信息的方法，包括：
将存储器区域的标识符存储在特性表的多个条目中的一个条目中，其中， 所述多个条目中的每个条目与不同范围的至少一个存储器区域特性相关联， 并且所述多个条目中的每个条目与不同的读取条件信息相关联；
所述存储步骤基于存储器区域的存储器区域特性，将所述存储器区域的 标识符存储在所述多个条目中的一个条目中。

26.  如权利要求25所述的方法，还包括：
随着存储器区域的存储器区域特性的改变，将所述存储器区域的标识符 移动到特性表中的多个条目中的一个不同的条目。

27.  如权利要求25所述的方法，其中，存储器区域特性是自存储器区域 被最后编程后的持续时间。

28.  如权利要求27所述的方法，还包括：
响应于对存储器区域的编程操作，执行所述存储步骤。

29.  如权利要求25所述的方法，其中，存储器区域特性是存储器区域被 最后编程的时间。

30.  如权利要求29所述的方法，还包括：
响应于对存储器区域的编程操作，执行所述存储步骤。

31.  如权利要求25所述的方法，其中，读取条件信息包括用于进行读取 操作的驱动电压。

32.  如权利要求25所述的方法，其中，读取条件信息包括用于进行读取 操作的感测条件信息。

33.  如权利要求32所述的方法，其中，感测条件信息包括位线开发时间、 位线预充电时间和感测界限中的至少一个。

34.  如权利要求25所述的方法，其中，所述存储器区域的标识符是与存 储器区域相关联的物理地址。

35.  如权利要求25所述的方法，其中，存储器区域是页、块、多个块和 芯片之一。

36.  如权利要求25所述的方法，还包括：
基于以下项中的至少一个选择性地改变特性表中的多个条目的数量：与 存储器区域相关联的字线的位置、与存储器区域相关联的编程和擦除周期计 数、存储器内的存储器区域的位置、存储器区域中的存储器单元的类型、以 及存储器区域中的存储器单元的阈值电压分布的期望宽度。

37.  如权利要求25所述的方法，还包括：
基于以下项中的至少一个选择性地改变与特性表中的多个条目中的至少 一个条目相关联的存储器区域特性的范围：与存储器区域相关联的字线的位 置、与存储器区域相关联的编程和擦除周期计数、存储器内的存储器区域的 位置、存储器区域中的存储器单元的类型、以及存储器区域中的存储器单元 的阈值电压分布的期望宽度。

38.  如权利要求25所述的方法，还包括：
当存储器区域的存储器区域特性不再落入与所述多个条目相关联的存储 器区域特性的范围中的任何范围内时，从特性表移除标识符。

39.  如权利要求25所述的方法，还包括：
确定存储器区域的存储器单元条件是否使存储器区域适合读取条件管 理；
如果确定存储器区域适合读取条件管理，则执行所述存储步骤。

40.  如权利要求39所述的方法，其中，所述确定步骤基于与存储器区域 相关联的字线的位置，确定存储器区域是否适合读取条件管理。

41.  如权利要求39所述的方法，其中，所述确定步骤基于与存储器区域 相关联的编程和擦除周期计数，确定存储器区域是否适合读取条件管理。

42.  如权利要求39所述的方法，其中，所述确定步骤基于存储器内的存 储器区域的位置，确定存储器区域是否适合读取条件管理。

43.  如权利要求39所述的方法，其中，所述确定步骤基于存储器区域中 的存储器单元的阈值电压分布的宽度，确定存储器区域是否适合读取条件管 理。

44.  如权利要求39所述的方法，其中，所述确定步骤基于存储器区域中 的存储器单元的类型，确定存储器区域是否适合读取条件管理。

45.  如权利要求44所述的方法，其中，如果存储器中的存储器单元的类 型是多级，则所述确定步骤确定存储器区域适合读取条件管理，如果存储器 中的存储器单元的类型是单级，则所述确定步骤确定存储器区域不适合读取 条件管理。

46.  如权利要求25所述的方法，其中，存储器是垂直NAND。

47.  如权利要求25所述的方法，其中，存储器的存储器单元是电荷撷取 型。

48.  一种存储器控制器，包括：
缓冲器，被配置为存储特性表，所述特性表包括多个条目，所述多个条 目中的每个条目与不同范围的至少一个存储器区域特性相关联，并且所述多 个条目中的每个条目与不同的读取条件信息相关联；
处理器，被配置为接收用于从存储器的存储器区域读取数据的读取请求， 确定存储器区域的标识符是否存储在特性表的多个条目中的一个条目中，如 果所述确定操作确定所述存储器区域的标识符存储在特性表的多个条目中的 一个条目中，则获得与存储了所述存储器区域的标识符的条目相关联的读取 条件信息，以及控制存储器使用获得的读取条件信息从存储器区域读取数据。

49.  如权利要求48所述的存储器控制器，其中，处理器被配置为基于存 储器区域的存储器区域特性将所述存储器区域的标识符存储在特性表中的多 个条目中的一个条目中。

50.  如权利要求48所述的存储器控制器，其中，处理器被配置为响应于 编程操作而执行所述存储操作。

51.  一种存储器控制器，包括：
缓冲器；
处理器，被配置为将存储器区域的标识符存储在特性表的多个条目中的 一个条目中，其中，所述特性表存储在缓冲器中，所述多个条目中的每个条 目与不同范围的至少一个存储器区域特性相关联，并且所述多个条目中的每 个条目与不同的读取条件信息相关联，并且所述处理器被配置为基于存储器 区域的存储器区域特性将所述存储器区域的标识符存储在所述多个条目中的 一个条目中。

52.  如权利要求51所述的存储器控制器，其中，处理器还被配置为响应 于编程操作而执行所述存储操作。

说明书存储器系统和包括所述存储器系统的用户装置
本申请要求于2013年12月4日在韩国知识产权局提交的第 10-2013-0150114号韩国专利申请和于2014年8月22日提交的第14/466,187 号美国专利申请的优先权，所述专利申请的全部内容通过引用合并于此。
技术领域
这里描述的本发明构思涉及一种半导体存储器装置，更具体地讲，涉及 一种非易失性存储器装置和/或用于控制该非易失性存储器装置的存储器控 制器。
背景技术
通常，半导体存储器被认为是数字逻辑系统设计(诸如从卫星到消费电 子的基于计算机和微处理器的应用)的最重要的微电子组件。因此，包括通 过扩展到更高密度和更快速度的工艺改进和技术发展的半导体存储器的制造 上的进步有助于建立用于其他数字逻辑系列的性能标准。
半导体存储器装置可表征为易失性随机存取存储器(RAM)或非易失性 存储器装置。在RAM中，通过诸如在静态随机存取存储器(SRAM)中设置 双稳态触发器的逻辑状态或者通过如在动态随机存取存储器(DRAM)中对 电容器充电来存储逻辑信息。在任一情况下，只要施加了电力就可读出和存 储数据，而当电力断开时数据会丢失，因此，这些存储器被称作易失性存储 器。
诸如掩膜只读存储器(MROM)、可编程只读存储器(PROM)、可擦除 可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)的 非易失性存储器能够甚至在电力断开时也存储数据。非易失性存储器数据存 储模式可根据使用的制造技术而是永久的或可重复编程的。非易失性存储器 用于计算机、航空、电信和消费者电子行业的各种各样的应用中的程序和微 代码存储。单芯片易失性以及非易失性存储器存储模式的组合也可用于诸如 非易失性SRAM(nvSRAM)的装置中以在需要快速、可编程非易失性存储 器的系统中使用。另外，已经发展了几十个专用存储器架构，其中，包含用 于优化其特定应用任务的性能的一些额外逻辑电路。
电荷撷取闪存(CTF)技术现正被应用于非易失性存储器装置。CTF技 术是用于实现非易失性NOR和NAND闪存的半导体存储器技术。CTF技术 与传统的浮栅MOSFET技术的不同之处在于，CTF技术使用氮化硅膜来存储 电子，而不是浮栅结构的掺杂的多晶硅类型。这种方法允许存储器制造商降 低制造成本的五种方式：(1)需要更少的工艺步骤形成电荷存储节点；(2) 可使用更小的工艺尺寸(从而减小芯片尺寸和成本)；(3)可在单个闪存单元 上存储多个比特；(4)提高的可靠性；(5)由于电荷撷取不易受隧道氧化层 中的点缺陷而导致更高的产率。
发明内容
至少一个实施例涉及一种从存储器读取的方法。
在一个实施例中，所述方法包括：接收用于从存储器的存储器区域读取 数据的读取请求；确定存储器区域的标识符是否存储在特性表的多个条目中 的一个条目中。所述多个条目中的每个条目与不同范围的至少一个存储器区 域特性相关联，并且所述多个条目中的每个条目与不同的读取条件信息相关 联。所述方法还包括：如果所述确定步骤确定存储器区域的标识符存储在特 性表的多个条目中的一个条目中，则获得与存储了存储器区域的标识符的条 目相关联的读取条件信息；控制存储器使用获得的读取条件信息从存储器区 域读取数据。
至少一个实施例涉及一种管理读取条件信息的方法。
在一个实施例中，所述方法包括：将存储器区域的标识符存储在特性表 的多个条目中的一个条目中。所述多个条目中的每个条目与不同范围的至少 一个存储器区域特性相关联，并且所述多个条目中的每个条目与不同的读取 条件信息相关联。所述存储步骤基于存储器区域的存储器区域特性，将存储 器区域的标识符存储在所述多个条目中的一个条目中。
至少一个实施例涉及一种存储器控制器。
在一个实施例中，所述存储器控制器包括：缓冲器，被配置为存储特性 表。所述特性表包括多个条目。所述多个条目中的每个条目与不同范围的至 少一个存储器区域特性相关联，并且所述多个条目中的每个条目与不同的读 取条件信息相关联。所述存储器控制器还包括：处理器，被配置为接收用于 从存储器的存储器区域读取数据的读取请求，确定存储器区域的标识符是否 存储在特性表的多个条目中的一个条目中，如果所述确定操作确定存储器区 域的标识符存储在特性表的多个条目中的一个条目中，则获得与存储了存储 器区域的标识符的条目相关联的读取条件信息，以及控制存储器使用获得的 读取条件信息从存储器区域读取数据。
在另一实施例中，所述存储器控制器包括：缓冲器；以及处理器，被配 置为将存储器区域的标识符存储在特性表的多个条目中的一个条目中，其中， 所述特性表存储在缓冲器中。所述多个条目中的每个条目与不同范围的至少 一个存储器区域特性相关联，并且所述多个条目中的每个条目与不同的读取 条件信息相关联，并且所述处理器被配置为基于存储器区域的存储器区域特 性将存储器区域的标识符存储在所述多个条目中的一个条目中。
附图说明
从下面参照以下附图进行的描述，上述和其他目的和特征将变得清楚， 其中，除非另外指出，否则相同的参考标号在各个图中始终表示相同的部件， 其中：
图1是示意性示出电荷撷取闪存单元的垂直结构的示图；
图2是示出由于快速电荷损耗现象而导致的CTF单元的阈值电压的变化 的示图；
图3是示出根据快速电荷损耗现象变化的阈值电压分布的示图；
图4是示意性示出根据本发明构思的实施例的存储器系统的框图；
图5是示意性示出根据本发明构思的实施例的在图4中示出的存储器控 制器的时标表(time mark table)的示图；
图6是示意性示出根据本发明构思的实施例的在图4中示出的存储器控 制器的框图；
图7是示意性示出根据本发明构思的实施例的在图4中示出的存储介质 的框图；
图8A是示意性示出根据本发明构思的实施例的存储器系统的写入流程 的示图；
图8B是示意性示出根据本发明构思的实施例的存储器控制器的编程控 制方法的流程图；
图8C示出了示意性示出根据本发明构思的实施例的存储器控制器的编 程控制方法的流程图；
图9示出随时间改变的时标表的示例；
图10是示意性示出根据本发明构思的实施例的存储器系统的读取流程 的示图；
图11是示意性示出根据本发明构思的实施例的存储器控制器的读取控 制方法的流程图；
图12是示出由于快速电荷损耗现象变化的CTF单元的阈值电压的曲线 图；
图13是示意性示出根据本发明构思的实施例的存储器块的三维结构的 透视图；
图14是示意性示出在图13中示出的存储器块的等效电路的电路图；
图15是示意性示出根据本发明构思的实施例的计算系统的框图；
图16是示意性示出根据本发明构思的实施例的固态驱动器的框图；
图17是示意性示出使用图16中的固态驱动器的存储器的框图；
图18是示意性示出使用图16中的固态驱动器的存储服务器的框图；
图19是示意性示出根据本发明构思的实施例的嵌入式存储器的框图；
图20是示意性示出根据本发明构思的实施例的通信装置的框图；
图21是示意性示出应用了根据本发明构思的实施例的固态驱动器装置 的系统的示图；
图22是示意性示出根据本发明构思的实施例的存储卡的框图；
图23是示意性示出根据本发明构思的实施例的数字静态相机的框图；
图24是示意性示出应用了图22中的存储卡的各种系统的示图。
具体实施方式
将参照附图详细描述实施例。然而，本发明构思可以以多种不同形式实 施，并且不应被解释为仅受限于所示出的实施例。相反，提供这些实施例作 为示例使得本公开将是彻底和完整的，并且这些实施例将把本发明构思的构 思完全传达给本领域技术人员。因此，针对本发明构思的一些实施例，不描 述公知的处理、元件和技术。除非另外标注，否则相同的参考标号在整个附 图和撰写的说明书中表示相同的元件，并因此将不重复描述。在附图中，为 了清楚，可夸大层和区域的尺寸和相对尺寸。
将理解，虽然在此可使用术语“第一”、“第二”、“第三”等来描述各种 元件、组件、区域、层和/或部件，但是这些元件、组件、区域、层和/或部件 不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部件 与另一元件、组件、区域、层或部件区分开来。因此，在不脱离本发明构思 的教导的情况下，以下讨论的第一元件、组件、区域、层或部件可被命名为 第二元件、组件、区域、层或部件。
为了易于描述，在此可使用诸如“在…之下”、“在…下面”、“下面”、 “在…下方”、“在…上面”、“上面”等的空间相对术语，以描述如附图中示 出的一个元件或特征与其它元件或特征的关系。将理解，空间相对术语意在 包含除了附图中描绘的方位以外的装置在使用或操作中的不同方位。例如， 如果附图中的装置被翻转，则被描述为“在其它元件或特征下面”或“在其 它元件或特征之下”或“在其它元件或特征下方”的元件将被导向为“在所 述其它元件或特征上面”。因此，示例性术语“在…下面”和“在…下方”可 包含上面和下面两个方位。装置可位于其它方位(旋转90度或处于其它方 位)，并且在此使用的空间相对描述符将被相应地解释。此外，还将理解，当 层被称为在两个层“之间”时，该层可以是该两个层之间仅有的层，或还可 以存在一个或更多个中间层。
在此使用的术语仅用于描述特定实施例的目的，而不意在限制本发明构 思。如这里所使用的，除非上下文另外清楚地指出，否则单数形式也意在包 括复数形式。还将理解，当在本说明书中使用时，术语“包括”和/或“包含” 指定所叙述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一 个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合的存 在或添加。如这里所使用的，术语“和/或”包括关联列出项中的一个或更多 个的任何组合和所有组合。此外，术语“示例性”意在表示示例或说明。
将理解，当元件或层被称为“在”另一元件或层“上”、“连接到”另一 元件或层、“耦接到”另一元件或层或者与另一元件或层“相邻”时，该元件 或层可直接在该另一元件或层上、直接连接到该另一元件或层、直接耦接到 该另一元件或层或者与该另一元件或层直接相邻，或者可存在中间元件或层。 相反，当元件被称为“直接在”另一元件或层“上”、“直接连接到”另一元 件或层、“直接耦接到”另一元件或层或者“紧邻”另一元件或层时，不存在 中间元件或层。
除非另外定义，否则在此使用的所有术语(包括技术术语和科学术语) 具有与本发明构思所属领域的普通技术人员通常理解的意义相同的意义。还 将理解，诸如在通用字典中定义的术语应被解释为具有与在现有技术的背景 和/或本说明书中的意思一致的意思，而不应被解释为理想化或过于形式化的 意义，除非这里明确地如此表述。
图1是示意性示出电荷撷取闪存单元的垂直结构的示图。
参照图1，电荷撷取闪存单元(下文中称为“CTF单元”)具有用于存储 信息的信息存储层1。信息存储层1包括依次堆叠在沟道2上的第一氧化物 膜11、氮化物膜12和第二氧化物膜13。这里，氮化物膜12可用作电荷撷取 层。通过将编程电压施加到CTF单元的控制栅极3并将预定电压(例如，0V) 施加到沟道2来对CTF单元进行编程。沟道2可以是半导体材料(例如，硅)。 在偏压条件下，沿从控制栅极3到沟道2的方向形成电场；因此，电荷通过 电场从沟道2移动到电荷撷取层12。从而，CTF单元在该偏压条件下被编程。 通过将预定电压(例如，0V或高于0V的电压)施加到CTF单元的控制栅极 3并将擦除电压(例如，大约20V)施加到沟道2来对CTF单元进行擦除。 当在该偏压条件下沿从基极(bulk)到控制栅极的方向形成电场时，CTF单 元被擦除。
在图1中，通过编程在电荷撷取层12中撷取的电荷的位置是示例性的。 要理解，它们的位置根据CTF单元的特性而变化。随着时间流逝，通过编程 在电荷撷取层12中撷取的电荷会由于诸如电荷重排、到沟道2中的损耗(参 见图1中沿竖直方向示出的箭头)、通过氮化物膜12的迁移(参见图1中沿 水平方向示出的箭头)等的各种现象而减少。这被称为快速电荷损耗现象(fast  charge loss phenomenon)。如果发生了快速电荷损耗现象，则CTF单元的阈值 电压可变低。此外，可发生关于被编程的CTF单元的阈值电压分布的下降 (dropping)和散布(spreading)。
图2是示出由于快速电荷损耗现象而导致的CTF单元的阈值电压的变化 的示图。图3是示出根据快速电荷损耗现象变化的阈值电压分布的示图。
在图2中，水平轴表示在执行编程操作后经过的时间，垂直轴表示被编 程的CTF单元的阈值电压。CTF单元可紧接在编程操作完成后具有目标阈值 电压(例如，等于或高于验证电压的电压)。在编程操作完成后随着时间的流 逝，CTF单元的阈值电压可如图2中所示逐渐地减小。原因是由于上述快速 电荷损耗现象发生而导致电荷撷取层中的撷取电荷的损耗。由此造成的电荷 损耗影响了CTF单元的阈值电压。例如，CTF单元的阈值电压可减小。CTF 单元的阈值电压的变化表示读取失败。如图2中所示，被编程的CTF单元的 阈值电压持续地变化，直到经过了稳定时间t1，而在经过稳定时间t1后，被 编程的CTF单元的阈值电压没有变化。虽然在图2中示出了在经过稳定时间 t1后被编程的CTF单元的阈值电压没有变化的示例，但是在稳定时间t1后， 被编程的CTF单元的阈值电压可能会变化。这里，要注意，本发明构思涉及 由于快速电荷损耗现象而导致的被编程的CTF单元的阈值电压的变化。指示 阈值电压的变化的曲线的形状是示例性的，本发明构思不限于此。
参照图3，紧接在编程操作被执行后，被编程的CTF单元的阈值电压形 成与“21”相应的阈值电压分布(或目标阈值电压分布)。使用读取电压VR1 读取包括在阈值电压分布21中的CTF单元的数据。在这种情况下，CTF单 元的数据被正常读取。在经过稳定时间t1后，被编程的CTF单元的阈值电压 形成与“22”相应的阈值电压分布。如果使用读取电压VR1读取包括在阈值 电压分布22中的CTF单元的数据，则CTF单元的数据可能不会被正常读取。 也就是，会发生读取失败。
如果使用基于在编程操作被执行并且随后经过稳定时间t1后形成的阈值 电压分布22确定的读取电压VR2执行读取操作，则读取操作可被正常执行。 然而，如果在经过稳定时间t1之前执行读取操作，则如上所述，在使用读取 电压VR2的情况下，会发生读取失败。这意味着在编程完成时间和稳定时间 t1之间将被执行的读取操作的读取条件(例如，读取电压)必须改变。稍后 将对此进行更全面地描述。本发明构思涉及控制在编程完成时间和稳定时间 t1之间将被执行的读取操作的读取条件(例如，读取电压或感测条件)。存储 器区域特性是自存储器区域被最后编程后的持续时间。例如，读取操作的读 取条件可基于在CTF单元的编程操作完成后经过的时间(下文中，称为“编 程经过时间”)而改变。自存储器区域被最后编程后的持续时间可对应于编程 经过时间。可通过根据CTF单元的编程经过时间改变读取条件，防止由于快 速电荷损耗现象而导致的读取失败。换言之，可通过根据CTF单元的编程经 过时间改变读取条件，实时地提高或优化用于确定由于快速电荷损耗现象而 变化的CTF单元的阈值电压的读取条件。
图2中示出的阈值电压的变化是示例性的。阈值电压的改变速度和稳定 时间t1可以是不固定的而是可根据各种条件(例如，页、字线、耐久性、编 程模式、擦除模式、读取模式等)改变。阈值电压的改变速度和稳定时间t1 可不限于特定的速度和时间。存储器区域特性是存储器区域被最后编程的时 间。在本发明构思中，考虑阈值电压的改变速度，将编程完成时间和稳定时 间t1之间的时间间隔划分成多个时区。将不同的读取条件分别分配给各个时 区。存储器区域被最后编程的时间可包括编程完成时间和稳定时间。使用时 标表(time mark table)实时地管理关于编程完成后的CTF单元(或包括编程 完成后的CTF单元的页、包括编程完成后的CTF单元的字线、包括编程完成 后的CTF单元的存储器块、包括编程完成后的CTF单元的垫块(mat)(例如， 多个存储器块)或包括编程完成后的CTF单元的芯片)的信息。也就是，这 样的信息可在编程操作完成后存储在时标表中。之后，包括编程完成后的CTF 单元的页(或包括编程完成后的CTF单元的字线、包括编程完成后的CTF 单元的存储器块、包括编程完成后的CTF单元的垫块或包括编程完成后的 CTF单元的芯片)可被称为存储器区域。可管理时标表以选择性地包括被请 求读取的存储器区域的信息。在时标表包括被请求读取的存储器区域的信息 的情况下，可基于存储在时标表中的被请求读取的存储器区域的时区TZ实 时地确定被请求读取的存储器区域的读取条件。从而，可根据确定的读取条 件执行读取操作。因此，可减少或防止由于快速电荷损耗现象而导致的读取 失败。
图4是示意性示出根据本发明构思的实施例的存储器系统的框图。图5 是示意性示出根据本发明构思的实施例的在图4中示出的存储器控制器的时 标表的示图。
参照图4，根据本发明构思的实施例的存储器系统包括存储器控制器 1200和由多比特/多级非易失性存储器装置形成的存储介质1400。存储器控 制器1200可被配置为根据外部请求(例如，写入请求、读取请求、编程经过 时间管理操作等)控制存储介质1400。存储器控制器1200可被配置为在没 有外部请求的情况下根据内部请求(例如，与突然断电相关联的操作、损耗 均衡(wear-leveling)操作、读回收(read reclaim)操作等)控制存储介质1400。 存储介质1400响应于存储器控制器1200的控制而操作，并用于存储数据信 息。存储介质1400可由一个或更多个存储器芯片形成。存储介质1400和存 储器控制器1200可通过一个或更多个通道彼此通信。例如，存储介质1400 可包括NAND闪存装置。要理解，用于实现存储介质1400的存储器装置不 限于NAND闪存装置。具体地，用于实现存储介质1400的存储器装置包括 CTF单元。
存储器控制器1200包括用于管理包括被编程的CTF单元的存储器区域 的编程经过时间的时标表1242。这里，术语“存储器区域”可用于指示页、 字线、存储器块、垫块、芯片等。如图5中所示，时标表1242包括多个时区 条目TZEi，每个时区条目可存储用于识别存储器区域的标识符(例如，物理 地址)。可利用适合于使时标表1242的尺寸最小化的信息来理想地管理包括 在每个时区条目中的存储器区域。在图5中，示出了具有三个时区的时标表 1242。每个时区条目对应于不同范围的经过时间或不同范围的持续时间。要 理解，时标表1242的时区的数量不限于本公开。总的范围可对应于参照图2 描述的稳定时间t1。这里，分别与各个时区相应的每个范围的长度可彼此不 同或彼此相等。可选地，假设分别与各个时区相应的时间范围被划分成第一 组和第二组，则属于第一组的时间范围可彼此不同或彼此相等，属于第二组 的时间范围可彼此不同或彼此相等。此外，属于第一组的时间范围可不同于 属于第二组的时间。然而，分别与各个时区相应的时间范围不限于本公开。
在示例性实施例中，被编程的存储器区域的标识符可根据编程经过时间 在时标表1242内移动。例如，紧接在特定存储器区域被编程后，该特定存储 器区域的标识符可被标记在时区条目TZE1中。在经过与时区TZ1的时间范 围的结束相应的时间后，该特定存储器区域的标识符可移动到时区条目TZE2 中。此时，记录在时区条目TZE1中的该特定存储器区域的标识符可被无效 或消除。在经过与时区TZ2的时间范围的结束相应的时间后，该特定存储器 区域的标识符可移动到时区条目TZE3中。此时，记录在时区条目TZE2中的 该特定存储器区域的标识符可被无效或消除。在经过与时区TZ3的时间范围 的结束相应的时间后，该特定存储器区域的标识符可从时标表1242移除。可 根据该方式管理关于被编程的存储器区域的编程经过时间。
在一个示例实施例中，时区TZi(i是等于或大于2的整数)可具有不同 的读取条件。
参照图4，当接收到读取请求时，存储器控制器1200确定时标表1242 是否包括被请求读取的存储器区域的标识符。在时标表1242包括被请求读取 的存储器区域的标识符的情况下，存储器控制器1200控制存储介质1400根 据与标记了被请求读取的存储器区域的标识符的时区条目相应的读取条件信 息来执行读取操作。与记录了被请求读取的存储器区域的标识符的时区条目 相应的读取条件信息可以以各种方式被提供给存储介质1400。例如，可使用 命令、数据、特定引脚等将读取条件信息提供给存储介质1400。如果时标表 1242不包括被请求读取的存储器区域的标识符，则存储器控制器1200控制 存储介质1400根据默认的读取条件信息(例如，与图2中示出的阈值电压分 布22相应的读取条件)执行读取操作。
存储器控制器1200和非易失性存储器装置1400可构成直接安装在便携 式电子装置的板上的多媒体卡(MMC)或嵌入式MMC(eMMC)。然而，本 发明构思不限于此。
图6是示意性示出根据本发明构思的实施例的在图4中示出的存储器控 制器的框图。参照图6，存储器控制器1200包括作为第一接口的主机接口 1210、作为第二接口的存储器接口1220、中央处理单元(CPU)1230、缓冲 器存储器1240以及错误检测和校正电路1250。
主机接口1210被配置为与外部装置(例如，主机)接口连接，存储器接 口1220被配置为与图4中示出的存储介质1400接口连接。CPU 1230被配置 为控制存储器控制器1200的整体操作。例如，CPU 1230可被配置为操作诸 如闪存转换层(FTL)的固件。FTL可执行多种功能。例如，FTL可包括执 行时标表管理操作、编程经过时间、地址映射操作、读回收操作、错误校正 操作等的多种层。例如，紧接在关于被请求写入的存储器区域的编程操作完 成后，FTL可将编程完成后的存储器区域的标识符记录在时标表1242中。FTL 确定被请求读取的存储器区域的标识符是否包括在时标表1242中，并可基于 该确定来判定被请求读取的存储器区域的读取条件。如此判定的读取条件可 通过存储器接口1220被传送到存储介质1400。
缓冲器存储器1240可用于临时存储将经由主机接口1210从外部装置传 送的数据或将经由存储器接口1220从存储介质1400传送的数据。缓冲器存 储器1240用于存储控制存储介质1400所需的信息(例如，地址映射表等)。 缓冲器存储器1240可由DRAM、SRAM或者DRAM和SRAM的组合形成。 然而，根据本发明构思的缓冲器存储器1240的使用不限于此。缓冲器存储器 1240包括时标表1242。然而，本发明构思不限于将时标表1242存储在缓冲 器存储器1240中。例如，可使用单独的存储器管理时标表1242。可将时标 表1242备份在存储介质1400中。ECC 1250可被配置为对将存储在存储介质 1400中的数据进行编码并对从存储介质1400读出的数据进行解码。
虽然附图中未示出，但是存储器控制器1200还可包括被配置为对将存储 在非易失性存储器装置1400中的数据进行随机化并对从非易失性存储器装 置1400读取的数据进行去随机化的随机化器/去随机化器。随机化器/去随机 化器的示例在第2010/0088574号美国专利公开中被公开，该公开的全部内容 通过引用合并于此。
在示例实施例中，主机接口1210可符合计算机总线标准、存储总线标准、 iFCP外围总线标准之一或者两个或更多个标准的组合。计算机总线标准可包 括S-100总线、Mbus、Smbus、Q-Bus、ISA、Zorro II、Zorro III、CAMAC， FASTBUS、LPC、EISA、VME、VXI、NuBus，TURBOchannel、MCA、Sbus、 VLB、PCI、PXI、HP GSC总线、CoreConnect、InfiniBand、UPA、PCI-X、 AGP、PCIe、英特尔快速通道互联、超传输等。存储总线标准可包括ST-506、 ESDI、SMD、并行ATA、DMA、SSA、HIPPI、USB MSC、FireWire(1394)、 串行ATA、eSATA、SCSI、并行SCSI、串行连接SCSI、光纤信道(Fibre Channel)、 iSCSI、SAS、RapidIO、FCIP等。iFCP外围总线标准可包括苹果桌面总线、 HIL、MIDI、Multibus、RS-232、DMX512-A、EIA/RS-422、IEEE-1284、UNI/O、 1-Wire、I2C、SPI、EIA/RS-485、USB、Camera Link、外部PCIe、Light Peak、 Multidrop Bus等。
图7是示意性示出根据本发明构思的实施例的在图4中示出的存储介质 的框图。
例如，存储介质1400可以是NAND闪存装置。然而，很容易理解，存 储介质1400不限于NAND闪存装置。具体地讲，包括在存储介质1400中的 存储器单元可以是CTF单元。此外，本发明构思的存储介质1400可被实现 为具有三维阵列结构。具有三维阵列结构的非易失性存储器装置可被称为垂 直NAND闪存装置。垂直NAND闪存装置的示例在第2013/0017629号和第 2013/0051146号美国专利公开中被公开，所述公开的全部内容通过引用合并 于此。
参照图7，存储介质1400包括存储器单元阵列1410、地址解码器1420、 电压产生器1430、控制逻辑1440、页缓冲器电路1450以及输入和输出接口 1460。
存储器单元阵列1410可包括布置在行(例如，字线)和列(例如，位线) 的交叉处的存储器单元。连接到同一字线的存储器单元被称为页。每个存储 器单元可存储1比特数据或作为多比特数据的M比特数据(M为2或大于2 的整数)。地址解码器1420由控制逻辑1440控制，并且地址解码器1420执 行对存储器单元阵列1410的行(例如，字线、串选择线、接地选择线、公共 源线(common source line)等)的选择和驱动操作。电压产生器1430由控制 逻辑1440控制，并且电压产生器1430产生每个操作所需要的电压，诸如高 电压、编程电压、读取电压、验证电压、擦除电压、通过电压、体电压(bulk  voltage)等。由电压产生器1430产生的电压可经由地址解码器1420被提供 到存储器单元阵列1410。控制逻辑1440被配置为控制存储介质1400的整体 操作。
页缓冲器电路1450由控制逻辑1440控制，并且页缓冲器电路1450被配 置为从存储器单元阵列1410读取数据以及根据编程数据驱动存储器单元阵 列1410的列(例如，位线)。页缓冲器电路1450可包括分别与位线或位线对 对应的页缓冲器。每个页缓冲器可包括多个锁存器。输入和输出接口1460由 控制逻辑1440控制，并且该接口1460与外部装置(例如，在图6中示出的 存储器控制器1200)连接。虽然在图7中未示出，但是输入和输出接口1460 可包括：被配置为通过期望的(或者可选地，预定)单元选择页缓冲器电路 1450的页缓冲器的列解码器、被配置为接收数据的输入缓冲器、被配置为输 出数据的输出缓冲器等。
控制逻辑1440根据来自存储器控制器1200的读取条件执行读取操作。 可使用命令、地址、数据、声称的特定输入/输出引脚等从存储器控制器1200 提供读取条件。例如，控制逻辑1440控制电压产生器1430改变将提供给被 请求读取的存储器区域的读取电压。如图3中所示，读取电压可在例如与紧 接在编程操作完成后形成的阈值电压分布21相应的读取电压VR1和与经过 稳定时间t1后形成的阈值电压分布22相应的读取电压VR2之间改变。可选 地，控制逻辑1440可控制页缓冲器电路1450改变诸如位线开发时间、位线 预充电时间、感测界限(例如，位线预充电电压和位线截止电压之间的关系) 等的感测条件中的至少一个。感测条件的改变可被视为读取条件的改变。读 取条件不限于本公开。
图8A是示意性示出根据本发明构思的实施例的存储器系统的写入流程 的示图。
参照图8A，在步骤S100，存储器控制器1200从外部装置(例如，存储 器系统1000所连接的主机)接收写入请求。在步骤S110，存储器控制器1200 将编程命令发布到存储介质1400。这里，编程命令可与用于指定被请求写入 的存储器区域的地址和被请求写入的数据一起被传送到存储介质1400。在步 骤S120，存储介质1400将被请求写入的数据存储在被请求写入的存储器区 域中。在编程操作开始后，在步骤S130，存储器控制器1200监视存储介质 1400的编程操作是否结束。这里，可通过检测从存储介质1400输出的信号 (例如，RnB线上的信号)的转换(例如，低到高的转换)来确定存储介质 1400的编程操作是否结束。如果检测到来自存储介质1400的信号(例如， RnB信号)的低到高的转换，则在步骤S140，存储器控制器1200将被请求 写入的存储器区域的信息标记在时标表1242中。之后，写入流程可结束。
在示例实施例中，在写入流程期间，存储器控制器1200可基于稳定时间 t1(参照图2)管理时标表1242。可通过后台操作管理时标表1242。例如， 如参照图4所述，被编程的存储器区域的标识符可根据编程经过时间在时标 表1242内移动。例如，紧接在特定存储器区域MA1被编程后，该特定存储 器区域的标识符可被记录在时区条目TZE1中。在经过与时区TZ1相应的时 间范围后，该特定存储器区域的标识符可移动到时区条目TZE2中。此时， 时区条目TZE1中的该特定存储器区域的标识符可被无效或消除。在经过与 时区TZ2相应的时间范围后，该特定存储器区域的标识符可移动到时区条目 TZE3中。此时，时区条目TZE2中的该特定存储器区域的标识符可被无效或 消除。在经过与时区TZ3相应的时间范围后，该特定存储器区域的标识符可 从时标表1242移除。可根据该方式管理关于被编程的存储器区域的编程经过 时间。
将认识到，由于对于记录在时标表1242中的标识符的编程，存储器控制 器1200中的CPU 1230包括用于测量编程后经过的时间的定时器。CPU 1230 可针对每个记录的标识符启动定时器。可选地，CPU 1230可使用单个定时器， 该定时器开始于具有记录在时标表1242中的标识符的被最早编程的存储器 区域。然后，针对每个后续记录的标识符记录偏移。偏移是存储器区域被编 程时的定时器值。以这种方式，CPU 1230可通过从当前定时器值减去偏移来 确定经过的时间。将认识到，即使被最早记录的标识符也可按这种方式被管 理。
图8B是示意性示出根据本发明构思的实施例的存储器控制器的编程控 制方法的流程图。
参照图8B，根据本发明构思的实施例的存储器控制器1200的编程控制 方法包括：在接收到写入请求(S200)后发布编程命令(S210)；检测存储介 质1400的信号线(例如，RnB)是否从低电平转换到指示编程或写入操作的 完成的高电平(S220)；当存储介质1400的信号线(例如，RnB)从低电平 转换到高电平时，将被请求写入的存储器区域的标识符记录在时标表1242中 (S230)。这里，当存储介质1400的信号线(例如，RnB)未从低电平转换到 高电平时，存储器控制器1200执行与步骤S220相应的操作。编程命令可与 地址和被请求写入的数据一起被发送。
不是在编程操作完成时将标识符记录在时标表1242中，而是可与编程操 作并行地执行记录操作。即，记录操作响应于编程操作(在编程操作后或与 编程操作并行地)发生。
图8C示出了根据另一实施例的将信息记录在时标表(TMT)中的方法 的流程图。如图所示，存储器控制器可在接收到写入请求(S240)后发布编 程命令(S250)。然后，存储器控制器可确定存储器区域的存储器单元条件是 否使存储器区域适合读取条件管理(S260)。如果是，则存储器控制器将被请 求写入的存储器区域的标识符记录在TMT中(S270)。否则，不执行记录。
存储器控制器可基于与存储器区域相关联的字线的位置来确定存储器区 域是否适合读取条件管理。例如，如果字线被定位成朝向存储器区域的边缘 (例如，存储器区域中的第一字线之一或最后字线之一)，则存储器控制器确 定存储器区域适合读取条件管理。存储器控制器可基于与存储器区域相关联 的编程和擦除周期(P/E)计数来确定存储器区域是否适合读取条件管理。例 如，如果P/E计数超过阈值，则存储器控制器可确定存储器区域适合读取条 件管理。存储器控制器基于存储器内的存储器区域的位置来确定存储器区域 是否适合读取条件管理。例如，如果存储器区域位于存储器阵列的边缘，则 存储器控制器确定存储器区域适合读取条件管理。存储器控制器可基于存储 器区域中的存储器单元的阈值电压分布的宽度来确定存储器区域是否适合读 取条件管理。例如，如果阈值电压分布的宽度大于阈值量，则存储器控制器 确定存储器区域适合读取条件管理。存储器控制器可基于存储器区域中的存 储器单元的类型来确定存储器区域是否适合读取条件管理。例如，如果存储 器中的存储器单元的类型是多级(multi-level)，则存储器控制器确定存储器区 域适合读取条件管理，如果存储器中的存储器单元的类型是单级 (single-level)，则存储器控制器确定存储器区域不适合读取条件管理。
在示例实施例中，在后台操作期间，存储器控制器1200可管理时标表 1242。例如，如参照图4所述，被编程的存储器区域的标识符可根据编程经 过时间在时标表1242内移动。
图9示出随时间改变的时标表(TMT)的示例。在图9的示例中，假设 具有标识符(例如，地址)D0、D1、D2和D3的存储器区域在时间0秒、1.2 秒、1.4秒、3秒被编程。此外，图9示出在时间t1＝0秒，ts1＝1.2秒，ts2＝1.4 秒，ts3＝3秒以及ts4＝5秒的TMT。为了便于理解，TMT被示出为包括四个时 区Z0、Z1、Z2和Z3。然而，将理解，可存在多于四个时区或少于四个时区 的情况。此外，时区Z0表示0到0.99秒的经过的时间范围，时区Z1表示1 到1.99秒的经过的时间范围，时区Z2表示2到2.99秒的经过的时间范围， 时区Z3表示3到3.99秒的经过的时间范围。
如图9中所示，在时间ts0＝0秒，存储器控制器将标识符D0存储在TMT 的第一时区Z0中。在时间ts1＝1.2秒，存储器控制器已将标识符D0从第一时 区Z0移动到第二时区Z1，并已将标识符D1存储在第一时区Z0中。在时间 ts2＝1.4秒，存储器控制器将标识符D2存储在第一时区Z0中，但是不移动先 前存储的标识符。因此，标识符D1和D2二者与第一时区Z0相关联。在时 间ts3＝3.0秒，存储器控制器已将标识符D0移动到第四时区Z3，已将标识符 D1和D2移动到第二时区Z1，并已将标识符D3存储在第一时区Z0中。在 时间ts4＝5秒，存储器控制器已将标识符D0从TMT移除，已将标识符D1 移动到第四时区Z3，已将标识符D2移动到第三时区Z2，并已将标识符D3 移动到第二时区Z1。
图10是示意性示出根据本发明构思的实施例的存储器系统的读取流程 的示图。
参照图10，在步骤S300，存储器控制器1200从外部装置(例如，存储 器系统1000所连接的主机)接收读取请求。在步骤S310，存储器控制器1200 确定时标表1242是否包括被请求读取的存储器区域的标识符。在步骤S320， 存储器控制器1200基于确定结果来判定读取条件。也就是，可选择与被请求 读取的存储器区域的标识符所属于的时区条目TZEi相应的读取条件信息。在 步骤S330，存储器控制器1200向存储介质1400提供如此判定的读取条件信 息。可使用命令、地址、数据或特定输入/输出引脚将读取条件信息发送到存 储介质1400。在步骤S340，存储介质1400根据从存储器控制器1200提供的 读取条件信息来执行关于被请求读取的存储器区域的读取操作。在步骤S350， 读取的数据被传送到存储器控制器1200。在步骤S360，存储器控制器1200 将读取的数据提供给外部装置。
在示例实施例中，在读取流程期间，存储器控制器1200可管理时标表 1242。可通过后台操作管理时标表1242。例如，如参照图4所述，被编程的 存储器区域的标识符可根据编程经过时间在时标表1242内移动。例如，紧接 在特定存储器区域MA1被编程后，该特定存储器区域的标识符可被记录在时 区条目TZE1中。在经过与时区TZ1相应的时间范围后，该特定存储器区域 的标识符可移动到时区条目TZE2中。此时，时区条目TZE1中的该特定存储 器区域的标识符可被无效或消除。在经过与时区TZ2相应的时间范围后，该 特定存储器区域的标识符可移动到时区条目TZE3中。此时，时区条目TZE2 中的该特定存储器区域的标识符可被无效或消除。在经过与时区TZ3相应的 时间范围后，该特定存储器区域的标识符可从时标表1242移除。
图11是示意性示出根据本发明构思的实施例的存储器控制器的读取控 制方法的流程图。
参照图11，根据本发明构思的实施例的存储器控制器的读取控制方法包 括：接收读取请求(S400)；确定时标表1242是否包括被请求读取的存储器 区域的信息(S410)；发布包括与被请求读取的存储器区域的标识符所属于的 时区条目TZEi相应的读取条件信息的读取序列(S420)；当时标表1242不包 括被请求读取的存储器区域的标识符时，发布包括默认的读取条件信息的读 取序列(S430)。例如，默认的读取条件信息可以是产生图2中示出的读取电 压VR2的位置。可选地，读取条件信息可以是与读取电压VR2相应的感测 条件。在这种情况下，可使用读取电压VR1。这里，感测条件可包括位线预 充电电压、位线开发时间、位线截止电压、上述项之一或者上述项中的至少 两个的组合。可选地，读取电压和感测条件二者可改变。
在示例实施例中，在后台操作期间，存储器控制器1200可管理时标表 1242。例如，如参照图4所述，被编程的存储器区域的信息可根据编程经过 时间在时标表1242内移动。
图12是示出由于快速电荷损耗现象变化的CTF单元的阈值电压的曲线 图。
CTF单元的阈值电压变化的时间间隔(也就是，编程完成时间和稳定时 间之间的时间间隔)可以变化，不被固定。例如，当1比特数据被存储在CTF 单元中时产生的阈值电压的变化可以不同于当M比特数据(M为2或大于2 的整数)被存储在CTF单元中时产生的阈值电压的变化。换言之，当LSB数 据被存储在CTF单元中时产生的阈值电压的变化可以不同于当MSB数据被 存储在CTF单元中时产生的阈值电压的变化。可选地，当LSB数据被存储在 CTF单元中时产生的阈值电压的变化可以不同于当中间数据被存储在CTF单 元中时产生的阈值电压的变化并且不同于当MSB数据被存储在CTF单元中 时产生的阈值电压的变化。为此，如图12中所示，可选择不同的稳定时间t10 和t20。这意味着与曲线C10相应的时区TZ1a、TZ2a和TZ3a的数量可以不 同于与曲线C20相应的时区TZ1b、TZ2b、TZ3b和TZ4b的数量。可选地， 与曲线C10相应的时区的数量可以等于与曲线C20相应的时区的数量，与曲 线C10相应的时区的时间不同于与曲线C20相应的时区的时间。当N比特数 据(N为1或大于1的整数)被存储在CTF单元中时产生的阈值电压的变化 可根据存储在CTF单元中的数据比特数和CTF单元的耐久性而变化。因此， 可根据一个或更多个因素可变地确定根据本发明构思的时区和稳定时间。例 如，存储器控制器可基于与存储器区域相关联的字线的位置、与存储器区域 相关联的编程和擦除周期计数、存储器内的存储器区域的位置、存储器区域 中的存储器单元的类型和存储器区域中的存储器单元的阈值电压分布的期望 宽度中的至少一个，选择性地改变TMT中的时区或条目的数量。作为另一示 例，存储器控制器可基于与存储器区域相关联的字线的位置、与存储器区域 相关联的编程和擦除周期计数、存储器内的存储器区域的位置、存储器区域 中的存储器单元的类型和存储器区域中的存储器单元的阈值电压分布的期望 宽度中的至少一个，选择性地改变与TMT的至少一个条目或时区相关联的经 过时间的范围。
在示例实施例中，与对应于曲线C10的时区TZ1a、TZ2a和TZ3a相应 的时间的和可对应于稳定时间t10。与对应于曲线C20的时区TZ1b、TZ2b、 TZ3b和TZ4b相应的时间的和可对应于稳定时间t20。分别与各个时区相应 的时间可以彼此不同或彼此相等。可选地，假设分别与各个时区相应的时间 被划分成第一组和第二组，则属于第一组的时间可以彼此不同或彼此相等， 属于第二组的时间可以彼此不同或彼此相等。此外，属于第一组的时间可以 不同于属于第二组的时间。然而，分别与各个时区相应的时间不限于本公开。
在示例实施例中，分别分配到各个时区的读取条件可以彼此不同。可在 经过稳定时间后使用默认的读取条件。
图13是示意性示出根据本发明构思的实施例以及可应用上述实施例的 存储器块的三维结构的透视图。参照图13，存储器块BLK1沿与基底SUB 垂直的方向形成。n+掺杂区域形成在基底SUB中。栅电极层和绝缘层依次沉 积在基底SUB上。电荷存储层形成在栅电极层和绝缘层之间。
如果栅电极层和绝缘层沿垂直方向形成图案，则可形成V形柱。该柱可 经由栅电极层和绝缘层与基底SUB连接。该柱的外部O可由沟道半导体形成， 内部I可由诸如氧化硅的绝缘材料形成。
存储器块BLK1的栅电极层连接到接地选择线GSL、多条字线WL1至 WL8以及串选择线SSL。存储器块BLK1的柱可连接到多条位线BL1至BL3。 在图13中，示出了一个存储器块BLK1具有两条选择线SSL和GSL、八条 字线WL1至WL8以及三条位线BL1至BL3的示例。然而，本发明构思不限 于此。
图14是示意性示出在图13中示出的存储器块的等效电路的电路图。参 照图14，NAND串NS11至NS33可连接在各条位线BL1至BL3和公共源线 (common source line)CSL之间。每个NAND串(例如，NS11)包括串选 择晶体管SST、多个存储器单元MC1至MC8以及接地选择晶体管GST。
串选择晶体管SST连接到各条串选择线SSL1至SSL3。存储器单元MC1 至MC8分别连接到各自相应的字线WL1至WL8。接地选择晶体管GST连 接到接地选择线GSL。在每个NAND串中，串选择晶体管SST可连接到位 线，接地选择晶体管GST可连接到公共源线CSL。
处于同一高度的字线(例如，WL1)可被共同连接，串选择线SSL1至 SSL3可彼此分开。接地选择线GSL可被共同连接。在对包括在NAND串 NS11、NS12和NS13中的与第一字线WL1连接的存储器单元(构成页)进 行编程时，可选择第一字线WL1和第一串选择线SSL1。
图15是示意性示出根据本发明构思的实施例的计算系统的框图。计算系 统可包括处理单元2101、用户接口2202、诸如基带芯片集的调制解调器2303、 存储器控制器2404和存储介质2505。
存储器控制器2404可被配置为与图6中所示的存储器控制器相同或基本 上相同，存储介质2505可由图7中所示的非易失性存储器装置形成。例如， 存储器控制器2404在编程操作时将被请求编程的存储器区域的编程完成时 间存储在时标表TMT中，并且存储器控制器2404在读取操作时确定被请求 读取的存储器区域的信息是否存储在时标表TMT中。当被请求读取的存储器 区域的信息存储在时标表TMT中时，存储器控制器2404控制存储介质2505 根据与被请求读取的存储器区域所属于的时标表TMT的时区相应的读取条 件来执行读取操作。因此，可减少或防止由于快速电荷损耗现象而导致的读 取失败。
由处理单元2101处理的/将由处理单元2101处理的N比特数据(N为1 或大于1的整数)可通过存储器控制器2404存储在存储介质2505中。在计 算系统是移动装置的情况下，电池2606还可被包括在计算系统中以提供操作 电压。虽然在图15中未示出，但是计算系统还可包括应用芯片集、相机图像 处理器(CIS)、移动DRAM等。
图16是示意性示出根据本发明构思的实施例的固态驱动器的框图。
参照图16，固态驱动器(SSD)4000包括存储介质4100和控制器4200。 存储介质4100可经由多个通道连接到控制器4200，其中，每个通道与多个 非易失性存储器共同连接。
控制器4200被配置为与图6中所示的存储器控制器相同或基本上相同， 存储介质4100中的每个非易失性存储器装置由图7中所示的非易失性存储器 装置形成。例如，控制器4200在编程操作时将被请求编程的存储器区域的编 程完成时间存储在时标表TMT中，并且控制器4200在读取操作时确定被请 求读取的存储器区域的信息是否存储在时标表TMT中。当被请求读取的存储 器区域的信息存储在时标表TMT中时，控制器4200控制存储介质4100根据 与被请求读取的存储器区域所属于的时标表TMT的时区相应的读取条件来 执行读取操作。因此，可减少或防止由于快速电荷损耗现象而导致的读取失 败。
图17是示意性示出使用图16中的固态驱动器的存储器的框图，图18 是示意性示出使用图16中的固态驱动器的存储服务器的框图。
根据本发明构思的实施例的SSD 4000可用于形成存储器。如图17中所 示，存储器可包括多个固态驱动器4000，所述多个固态驱动器4000被配置 为与图16中描述的固态驱动器相同。根据本发明构思的实施例的SSD 4000 可用于配置存储服务器。如图18中所示，存储服务器包括多个固态驱动器 4000和服务器4000A，其中，所述多个固态驱动器4000被配置为与图16中 描述的固态驱动器相同。此外，应容易理解，公知的RAID控制器4000B可 被设置在存储服务器中。
图19是示意性示出根据本发明构思的实施例的嵌入式存储器的框图。参 照图19，嵌入式存储器5000可包括至少一个NAND闪存装置5100和控制器 5200。嵌入式存储器5000可支持MMC 4.4(或被称为“eMMC”)标准。
NAND闪存装置5100可以是单数据率(SDR)NAND闪存装置或双数 据率(DDR)NAND闪存装置。在示例实施例中，NAND闪存装置5100可 包括NAND闪存芯片。这里，NAND闪存装置5100可通过将NAND闪存芯 片堆叠在一个封装(例如，FBGA、细间距球栅阵列等)中来实现。
控制器5200可被配置为与图6中所示的存储器控制器相同或基本上相 同，NAND闪存装置5100可由图7中所示的非易失性存储器装置形成。例如， 控制器5200在编程操作时将被请求编程的存储器区域的编程完成时间存储 在时标表TMT中，并且控制器5200在读取操作时确定被请求读取的存储器 区域的信息是否存储在时标表TMT中。当被请求读取的存储器区域的信息存 储在时标表TMT中时，控制器5200控制NAND闪存装置5100根据与被请 求读取的存储器区域所属于的时标表TMT的时区相应的读取条件来执行读 取操作。因此，可减少或防止由于快速电荷损耗现象而导致的读取失败。
控制器5200经由多个通道连接到NAND闪存装置5100。控制器5200 包括至少一个控制器核5210、主机接口5220和NAND接口5230。控制器核 5210控制嵌入式存储器5000的整体操作。主机接口5220被配置为执行控制 器5200和主机之间的MMC接口。NAND接口5230被配置为将NAND闪存 装置5100和控制器5200接口连接。在示例实施例中，主机接口5220可以是 并行接口(例如，MMC接口)。在其他示例实施例中，嵌入式存储器5000 的主机接口5220可以是串行接口(例如，UHS-II、UFS等)。
嵌入式存储器5000可从主机接收供电电压Vcc和Vccq。这里，供电电 压Vcc(大约3.3V)可被提供给NAND闪存装置5100和NAND接口5230， 而供电电压Vccq(大约1.8V/3.3V)可被提供给控制器5200。在示例实施例 中，外部高电压Vpp可被可选择地提供给嵌入式存储器5000。
根据本发明构思的实施例的嵌入式存储器5000可有利地存储大量数据 以及可具有提高的读取特性。根据本发明构思的实施例的嵌入式存储器5000 可应用于小型的低功耗的移动产品(例如，Galaxy S、iPhone等)。
图20是示意性示出根据本发明构思的实施例的通信装置的框图。参照图 20，通信装置6000包括通信单元6100、控制器6200、存储器单元6300、显 示单元6400、触摸屏单元6500和音频单元6600。存储器单元6300包括至少 一个DRAM 6310、至少一个6320和至少一个(或 嵌入式存储器)6330。
控制器6200可被配置为与图6中所示的存储器控制器相同或基本上相 同。
移动装置的详细描述在第2010/0010040号、第2010/0062715号、第 2010/0309237号和第2010/0315325号美国专利公开中被公开，这些专利公开 中的每个公开的全部内容通过引用合并于此。
图21是示意性示出应用了根据本发明构思的实施例的固态驱动器装置 的系统的示图。
如图21中所示，包括根据本发明构思的实施例的数据存储装置的固态驱 动器可应用于主服务器8100。
图22是示意性示出根据本发明构思的实施例的存储卡的框图。
例如，存储卡可以是MMC卡、SD卡、多用途卡、micro-SD卡、记忆 棒、致密SD卡、ID卡、PCMCIA卡、SSD卡、芯片卡、智能卡、USB卡等。
参照图22，存储卡可包括用于与外部装置接口连接的接口电路9221、包 括缓冲器存储器并控制存储卡的操作的控制器9222以及至少一个非易失性 存储器装置9207。控制器9222可以是被配置为控制非易失性存储器装置9207 的写入和读取操作的处理器。控制器9222可经由数据总线和地址总线与非易 失性存储器装置9207和接口电路9221耦接。接口电路9221可经由卡协议(例 如，SD/MMC)与主机接口连接，以在主机和存储卡之间进行数据交换。
控制器9222可被配置为与图6中所示的存储器控制器相同或基本上相 同，非易失性存储器装置9207可由图7中所示的非易失性存储器装置形成。 例如，控制器9222在编程操作时将被请求编程的存储器区域的编程完成时间 存储在时标表TMT中，并且控制器9222在读取操作时确定被请求读取的存 储器区域的信息是否存储在时标表TMT中。当被请求读取的存储器区域的信 息存储在时标表TMT中时，控制器9222控制非易失性存储器装置9207根据 与被请求读取的存储器区域所属于的时标表TMT的时区相应的读取条件来 执行读取操作。因此，可减少或防止由于快速电荷损耗现象而导致的读取失 败。
图23是示意性示出根据本发明构思的实施例的数字静态相机的框图。
参照图23，数字静态相机可包括主体9301、槽9302、镜头9303、显示 单元9308、快门按钮9312、频闪9318等。存储卡9331可插入槽9302中， 存储卡9331可包括如参照图6描述的存储器控制器和如参照图7描述的非易 失性存储器装置。例如，存储器控制器在编程操作时将被请求编程的存储器 区域的编程完成时间存储在时标表TMT中，并且存储器控制器在读取操作时 确定被请求读取的存储器区域的信息是否存储在时标表TMT中。当被请求读 取的存储器区域的信息存储在时标表TMT中时，存储器控制器控制非易失性 存储器装置根据与被请求读取的存储器区域所属于的时标表TMT的时区相 应的读取条件来执行读取操作。因此，可减少或防止由于快速电荷损耗现象 而导致的读取失败。
如果存储卡9331有接触式，则当存储卡9331插入槽9302中时，电路板 上的电路可与存储卡9331电接触。在存储卡9331有非接触式的情况下，存 储卡9331可按照射频方式被存取。
图24是示意性示出应用了图22中的存储卡的各种系统的示图。
参照图24，存储卡9331可应用于视频相机VC、电视TV、音频装置AD、 游戏机GM、电音乐装置EMD、蜂窝电话HP、计算机CP、个人数字助理 (PDA)、录音器VR、PC卡PCC等。
在其他示例实施例中，存储器单元可由具有电荷存储层的各种单元结构 之一形成。具有电荷存储层的单元结构包括使用电荷撷取层的电荷撷取闪存 结构、阵列被堆叠成多层的堆叠闪存结构、源-漏自由闪存结构、钉扎型闪存 结构等。
在其他示例实施例中，存储器装置可具有作为电荷存储层的电荷撷取闪 存结构，该电荷撷取闪存结构在第6,858,906号美国专利和第2004/0169238 和2006/0180851号美国专利公开中被公开，所述专利和专利公开中的每个通 过引用全部合并于此。源-漏自由闪存结构在第673020号韩国专利中被公开， 所述专利的全部内容通过引用合并于此。
根据本发明构思的非易失性存储器装置和/或存储器控制器可根据多种 不同的封装技术中的任何一种被封装。这样的封装技术的示例可包括PoP(层 叠式封装)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、 塑料双列直插式封装(PDIP)、裸片格栅封装(die in waffle pack)、裸片级晶 片形式(die in wafer form)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、 塑料公制方形扁平封装(MQFP)、小外形封装(SOIC)、窄间距小外形封装 (SSOP)、薄型小外形封装(TSOP)、薄型方形扁平封装(TQFP)、系统级 封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、晶片级加工的 堆叠式封装(WSP)等。
尽管已经参照示例实施例描述了本发明构思，但是本领域技术人员将清 楚的是，在不脱离本发明的精神和范围的情况下，可进行各种改变和修改。 因此，应理解，以上实施例不是限制性的，而是说明性的。