存储器装置与控制方法.pdf

本发明公开了一种存储器装置与控制方法。存储器装置包含延迟锁定回路模块、存储器库模块与控制模块。延迟锁定回路模块用来在被控制信号启动后，产生系统时脉信号。存储器库模块用来根据系统时脉信号与读取指令或写入指令，而进行读取或写入多个资料信号。控制模块用来接收至少一条控制指令而产生控制信号，当存储器库模块进入预充电模块模式或待机模式时，控制模块关闭延迟锁定回路模块。该存储器装置可在预充电模式或待机模式中正确操作，并同时节省一定的功率消耗。

权利要求书
1.  一种存储器装置，其特征在于，包含：
延迟锁定回路模块，用来在被控制信号启动后，产生系统时脉信号；
存储器库模块，用来根据所述系统时脉信号与读取指令或写入指令，而进行读取或写入多个资料信号；以及
控制模块，用来接收至少一条控制指令而产生所述控制信号，当所述存储器库模块进入预充电模式或待机模式时，所述控制模块关闭所述延迟锁定回路模块。

2.  如权利要求1所述的存储器装置，其特征在于，所述存储器库模块还包含终端电阻，所述存储器装置还包含：
晶片上终端模块，用来根据终端控制信号调整所述终端电阻的值，所述控制模块还根据终端信号产生所述终端控制信号。

3.  如权利要求2所述的存储器装置，其特征在于，在所述晶片上终端模块调整完所述终端电阻的值后，所述控制模块关闭所述延迟锁定回路模块。

4.  如权利要求2所述的存储器装置，其特征在于，在所述存储器库模块完成读取或写入所述这些资料信号后，所述控制模块关闭所述延迟锁定回路模块。

5.  如权利要求2所述的存储器装置，其特征在于，在调整所述终端电阻的值时，所述晶片上终端模块用来产生第一进程信号，且所述控制模块根据所述第一进程信号关闭所述延迟锁定回路模块。

6.  如权利要求5所述的存储器装置，其特征在于，所述控制模块包含：
读写控制单元，用来根据读取指令或写入指令产生第二进程信号；以及
延迟锁定回路控制单元，用来根据所述第一进程信号、所述第二进程信号与至少一条控制指令产生所述控制信号。

7.  如权利要求1所述的存储器装置，其特征在于，所述延迟锁定回路模块包含：
时脉产生器，用来在被所述控制信号启动后，产生参考时脉信号；以及
延迟锁定回路电路，用来根据所述参考时脉信号产生所述系统时脉信号。

8.  一种存储器装置，其特征在于，包含：
控制模块，用来产生多个内部控制信号，所述这些内部控制信号对应于至少一条控制指令；
存储器库模块，用来根据系统时脉信号与所述这些内部控制信号中的内部读取信号或内部写入信号，而对多个资料信号执行读取操作或写入操作；以及
延迟锁定回路模块，用来在被所述控制模块启动后，产生所述系统时脉信号，
当所述存储器库模块进入预充电模式或待机模式时，在所述读取操作或所述写入操作执行完成前，所述控制模块保持启动所述延迟锁定回路模块。

9.  如权利要求8所述的存储器装置，其特征在于，所述存储器库模块还包含终端电阻，所述存储器装置还包含：
晶片上终端模块，用来根据终端信号而对所述终端电阻进行调整，所述控制模块还用来产生对应于终端指令的所述终端信号。

10.  如权利要求9所述的存储器装置，其特征在于，当所述存储器库模块进入所述预充电模式或所述待机模式时，在对所述终端电阻的调整完成前，所述控制模块保持启动所述延迟锁定回路模块。

11.  一种用于存储器装置的控制方法，其特征在于，包含：
产生控制信号以启动所述存储器装置中的延迟锁定回路电路，以读取或写入多个资料信号；以及
当所述存储器装置进入待机模式或预充电模式时，通过所述控制信号关闭所述延迟锁定回路电路。

12.  如权利要求11所述的控制方法，其特征在于，还包含：
在所述存储器装置中的读取操作或写入操作执行完成后，关闭所述延迟锁定回路电路。

13.  如权利要求11所述的控制方法，其特征在于，还包含：
在所述存储器装置中的终端电阻被调整完成后，关闭所述延迟锁定回路电路。

14.  如权利要求11所述的控制方法，其特征在于，关闭所述延持锁定回路电路的步骤包含：
根据第一进程信号与第二进程信号关闭所述延迟锁定回路电路，
所述第一进程信号用来反映所述存储器装置的终端电阻正在调整，且所述第二进程信号用来反映所述存储器装置正在执行读取操作或写入操作。

15.  如权利要求14所述的控制方法，其特征在于，所述存储器装置包含时脉产生器，所述时脉产生器用来根据所述控制信号产生参考时脉信号，且所述延迟锁定回路电路用来根据所述参考时脉信号产生系统时脉信号，其中关闭所述延迟锁定回路电路的步骤包含：
根据所述第一进程信号与所述第二进程信号而产生所述控制信号，以关闭所述时脉产生器。

说明书存储器装置与控制方法
技术领域
本发明涉及一种集成电路，而且特别涉及一种存储器装置与控制方法。
背景技术
近年来，消费性电子产品(例如手机、平板)对于性能要求越来越高。因此使得对于具有准确的信号时序与高速时脉操作的需求逐渐增强。
存储器装置广泛地使用在各个消费性电子产品中，例如，动态随机存取存储器(DRAM)已经发展为可提供较快的操作时间。动态随机存取存储器通常需伴随着延迟锁定回路电路产生的系统时脉信号而执行读写操作。为了符合高速操作的限制，导致了上述的延迟锁定回路电路的功率消耗增加。然而，当动态随机存取存储器进入某些待机环境时，动态随机存取存储器可在不具有系统时脉信号下而执行部分的操作。在上述的待机环境时，延迟锁定回路电路产生了不必要的功率消耗。
因此，如何能降低延迟锁定回路电路产生的不必要的功率消耗，实属当前重要研发课题之一，亦成为当前相关领域极需改进的目标。
发明内容
为了解决上述的问题，本发明内容公开了一种存储器装置。存储器装置包含延迟锁定回路模块、存储器库模块与控制模块。延迟锁定回路模块用来在被控制信号启动后，产生系统时脉信号。存储器库模块用来根据系统时脉信号与读取指令或写入指令，而进行读取或写入多个资料信号的操作。控制模块用来接收至少一条控制指令而产生控制信号，当存储器库模块进入预充电模块模式或待机模式时，控制模块关闭延迟锁定回路模块。
本发明的另一个方面提供了一种存储器装置。存储器装置包含控制模块、存储器库模块与延迟锁定回路模块。控制模块用来产生多个内部控制信号，多个内部控制信号对应于至少一条控制指令。存储器库模块用来根据系统时脉信号与多个内部控制信号中的内部读取信号或内部写入信号，而对多个资料信号执行读取操作或写入操作。延迟锁定回路模块用来在被控制模块启动后，产生系统时脉信号。当存储器库模块进入预充电模式或待机模式时，在读取操作或写入操作执行完成前，控制模块保持启动延迟锁定回路模块。
本发明的另一个方面提供了一种用于存储器装置的控制方法。该控制方法包含下列步骤：产生控制信号以启动存储器装置中的延迟锁定回路电路，以读取或写入多个资料信号；以及当存储器装置进入待机模式或预充电模式时，通过控制信号关闭延迟锁定回路电路。
综上所述，本发明提供了一种存储器装置与控制方法。该存储器装置可在预充电模式或待机模式中正确操作，并同时节省一定的功率消耗。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图说明如下：
图1为本发明一实施例的一种存储器装置的示意图；
图2为图1所示的存储器装置在各个操作模式中切换的流程图；
图3A为本发明一实施例的存储器库模块的示意图；
图3B为本发明一实施例的一种控制模块的示意图；
图3C为本发明一实施例的一种延迟锁定回路模块的示意图；
图4为本发明一实施例用于图1所示的存储器装置的控制方法的流程图；
图5A为本发明一实施例的图1所示的存储器装置的操作波形图；
图5B为本发明一实施例的图1所示的存储器装置的操作波形图；以及
图5C为本发明一实施例的图1所示的存储器装置的操作波形图。
具体实施方式
下文为实施例配合附图作详细说明，但所提供的实施例并非用来限制本发明所涵盖的范围，而结构操作的描述非用来限制其执行的顺序，任何由元件重新组合的结构，所产生具有同等功效的装置，皆为本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为便于理解，下述说明中相同元件将以相同的符号标示来说明。
在全篇说明书与权利要求书所使用的用词(terms)，除 有特别注明外，通常具有每个用词使用在本领域中、在此公开内容中与特殊内容中的平常意义。某些用来描述本发明公开内容的用词将在以下或在此说明书的别处讨论，以提供给本领域技术人员在有关本发明公开内容的描述上额外的引导。
关于本文中所使用的“约”、“大约”或“大致”一般指数值的误差或范围在百分之二十以内，较好地是在百分之十以内，而更佳地则是在百分之五以内。文中若无明确说明，其所提及的数值皆视作为近似值，例如可如“约”、“大约”或“大致”所表示的误差或范围，或其他近似值。
关于本文中所使用的“第一”、“第二”、…等，并非特别指称次序或顺位的意思，亦非用来限定本发明，其仅仅是为了区别以相同技术用语描述的元件或操作而已。
其次，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于此。
另外，关于本文中所使用的“耦接”或“连接”，均可指二个或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二个或多个元件相互操作或动作。
图1为本发明一实施例的一种存储器装置的示意图。如图1所示，存储器装置100包含延迟锁定回路模块120、存储器库(memory bank)模块140与控制模块160。存储器装置100电性耦接至处理单元100a以执行相应的操作。在一些实施例中，处理单元100a可为中央处理器。
延迟锁定回路模块120用来在被自控制模块160所产生的控制信号VC启动后，产生系统时脉信号VCLK。
存储器库模块140用来根据系统时脉信号VCLK与读取指令或写入指令，而读取或写入多个资料信号。
控制模块160用来接收处理单元100a所发送的多个控制 指令而产生控制信号VC。控制模块160产生多个对应于多个控制指令的内部控制信号，以控制延迟锁定模块120与存储器库模块140。当存储器库模块140进入预充电(precharge)模式或待机(powerdown)模式时，控制模块160可通过设定控制信号VC而关闭延迟锁定回路模块120。如此，存储器装置100的功率消耗可更加减少。
图2为图1所示的存储器装置在各个操作模式中切换的流程图。如图2所示，存储器装置100可在待机模式、启动模式、写入模式或预充电模式中操作。举例而言，表一列出了图2所示的各个操作模式与其相关说明。

表一。
在一些实施例中，控制模块160可包含暂存器(未显示在图1中)。控制模块160可通过参考储存在暂存器中的信息而 产生相应于控制指令的内部控制信号。接着，存储器库模块140可根据内部控制信号而进入图2所示的相应的操作模式。
举例来说，当处理单元100a发送读取指令至控制模块160时，控制模块160会相应地产生内部读取信号VREADi至存储器库模块140。接着，存储器库模块140会进入到读取模式而读取储存在存储器库模块140中的多个资料信号。同样地，相应于写入指令，会具有对应的内部写入信号VWRITEi与写入操作。
下列段落将介绍关于本发明公开的存储器装置100的多个实施例。下列的多个实施例仅为示例，但发明并不仅以下列的实施例所公开的内容为限。
图3A为本发明一实施例的存储器库模块的示意图。如图3A所示，存储器库模块140包含存储器库142、资料汇流排144与终端电阻RT。存储器库142包含具有多个行与列的多个储存单元，以储存多个资料信号。存储器库142经由资料汇流排144电性耦接至终端电阻RT。终端电阻RT用来减少在进行读取或写入操作时产生的信号反射现象，以维持资料信号的完整性。
在此实施例中，如图1所示，存储器装置100还包含晶片上(on-die)终端模块180。晶片上终端模块180用来根据自控制模块160所产生的终端控制信号EODT，而对终端电阻RT的值进行调整。当接收到处理单元100a所发送的终端信号ODT时，控制模块160会产生终端控制信号EODT。在调整终端电阻RT的过程中，晶片上终端模块180会产生第一进程信号VOP。第一进程信号VOP可用来代表反映终端电阻RT正在被进行调整。
晶片上终端模块180可通过发送调整信号RTT以随着系统时脉信号VCLK而执行额定终端(Nominal termination)操 作或动态终端操作(Dynamic termination)，通过对终端电阻RT进行调整。额定终端操作适用于部分的待机操作环境，而动态终端操作则适用于正在进行写入操作的操作环境。当写入操作执行完成后，终端电阻RT的值会回复到在额定终端操作所设置的值。
换句话说，为了在晶片上终端模块180完成调整终端电阻RT后，可将延迟锁定回路模块120关闭。控制模块160还用来根据第一进程信号VOP而产生控制信号VC。
因此，在此实施例中，当存储器库模块140进入待机模式或预充电模式时，在终端电阻RT被调整完成前，该控制模块会保持延迟锁定回路模块120为启动。
图3B为本发明一实施例的一种控制模块的示意图。如图3B所示，控制模块140包含读写控制单元162与延迟锁定回路控制单元164。
读写控制单元162用来根据读取指令或写入指令而产生第二进程信号VBP，前述的内部读取信号VREADi与内部写入信号VWRITEi。第二进程信号VBP可用来反映读取操作或写入操作正在进行中。
延迟锁定回路控制单元164用来根据第一进程信号VOP、第二进程信号VBP与多个内部控制信号(例如：对应于表1的启动指令的内部控制信号ACT或对应于表1的待机指令的内部控制信号PWR)而产生控制信号VC。再者，延迟锁定回路控制单元164还用来根据终端信号ODT产生终端控制信号EODT。
在存储器装置100正随着系统时脉信号VCLK执行读取操作与写入操作时，若此时存储器库模块140处于预充电模式或待机模式，控制模块160会保持延迟锁定回路模块120为启动，直到读取操作或写入操作执行完成。
图3C为本发明一实施例的一种延迟锁定回路模块的示意 图。如图3C所示，延迟锁定回路模块120包含时脉产生器122与延迟锁定回路电路124。
时脉产生器122用来根据控制信号VC与外部时脉信号VCKE产生参考时脉信号VCKREF。时脉产生器122经由控制信号VC启动，并通过参考外部时脉信号VCKE以产生参考时脉信号VCKREF。
延迟锁定回路电路124用来根据参考时脉信号VCKREF产生系统时脉信号VCLK。在一些实施例中，延迟锁定回路电路124可容忍一定的突波(glitch)，因此延迟锁定回路电路124被启动或关闭时，延迟锁定回路电路124仍可在具有突波的情况下正确地进行操作。
在一些实施例中，前述的控制模块160为控制晶片。在一些实施例中，控制模块160可为存放在非暂态的电脑可读取存储媒介的程序代码。换句话说，控制模块160可通过硬件、软件、固件或其中的任意组合实现。举例而言，若操作速度与准确度为主要考量标准，则可使用硬件与/或固件的方式实现。或者，若设计弹性为主要考量标准，则可使用软件的方式实现。
图4为本发明一实施例的用于图1所示的存储器装置的控制方法的流程图。图5A至图5C分别为本发明一实施例的图1所示的存储器装置100的操作波形图。
为了方便说明，图1所示的存储器装置100的操作将通过控制方法400与图5A、图5B图与图5C一并介绍。
控制方法400包含步骤S402与步骤S404，在步骤S402中，产生控制信号VC以启动延迟锁定回路模块120，以读取或写入多个资料信号。
在步骤S404中，当存储器装置100进入待机模式或预充电模式时，通过控制信号VC关闭延迟锁定回路模块120。具 体而言，在步骤S404中，当存储器装置100进入待机模式或预充电模式时，若此时有正在进行中的读取操作、写入操作或对终端电阻进行调整的操作，待其执行完成后，关闭延迟锁定回路模块120。
举例而言，如图5A所示，系统时脉信号VCK可经由控制信号VC(未显示在图5A中)而停止输出，直到处理单元140a在时段T1中发送了启动指令。
在时段T2中，控制模块160接收到写入指令与终端信号ODT。控制模块160据此相应地产生内部写入信号VWRITEi至存储器库模块140，以执行写入操作。
同时，控制模块160还相应地产生终端控制信号EODT，
以启动晶片上终端模块180。在时段T3中，晶片上终端模块180执行动态终端操作，以对终端电阻RT进行调整。
在时段T4中，处理单元100a发送预充电指令，而使存储器库模块140进入预充电模式。由于目前没有正在执行的读取操作或写入操作，控制模块160便将延迟锁定回路模块120关闭，进而关闭系统时脉信号VCLK。如此，在预充电模式中，延迟锁定回路模块120的功率消耗得以节省。
或者，如图5B图所示，在时段T1时，处理单元100a发送预充电指令，以使存储器库模块140进入预充电模式，且系统时脉信号VCLK亦被控制模块160关闭。
在时段T2时，处理单元100a发送待机指令，而使存储器库模块140进入待机模式，此时系统时脉信号VCLK仍然被关闭。
在时段T3时，控制模块接收到终端信号ODT，并相应地开启晶片上终端模块180。晶片上终端模块180执行额定终端操作，以对终端电阻RT进行调整。与此同时，延迟锁定回路模块120被开启以产生系统时脉信号VCLK。在时段T4时，在 终端电阻RT被调整完成后，延迟锁定回路模块120再次被控制模块160关闭，以使存储器装置100在待机模式下可节省更多的功率消耗。
再者，如图5C所示，在时段T1，在接收到启动指令后，系统时脉信号VCLK开启。在时段T2，控制模块160接收到写入指令。存储器库模块140执行写入操作，以写入如图5C所示的资料汇流排144中的资料序列DQ中的资料信号D1、D2、D3与D4。
在时段T3，处理单元100a发送待机指令。然而，先前的写入操作在时段T3中尚未执行完成。因此，控制模块160仍保持延迟锁定回路120为开启，以持续产生系统时脉信号VCLK。在资料信号D4传送完成后，存储器库模块140进入待机模式，且控制模块160随即关闭系统时脉信号VCLK。
在时段T4时，控制模块160接收到终端信号ODT，并启动晶片上终端模块180，以调整终端电阻RT。同时，延迟锁定回路120相应地启动，以产生系统时脉信号VCLK。在终端电阻RT调整完成后，延迟锁定回路120会再次被控制模块160关闭。
在上述图5A、图5B图与图5C所示的各个实施例中，存储器装置100可在待机模式或预充电模式下节省大约2.5毫安培(mA)的功率消耗。
综上所述，本发明提供了一种存储器装置与控制方法。该存储器装置可在预充电模式或待机模式中正确操作，并同时节省一定的功率消耗。
虽然本发明已以实施方式公开如上，然其并非用来限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视后附的权利要求书所界定的范围为准。